JPH04199254A - マイクロコンピュータシステム - Google Patents
マイクロコンピュータシステムInfo
- Publication number
- JPH04199254A JPH04199254A JP31789890A JP31789890A JPH04199254A JP H04199254 A JPH04199254 A JP H04199254A JP 31789890 A JP31789890 A JP 31789890A JP 31789890 A JP31789890 A JP 31789890A JP H04199254 A JPH04199254 A JP H04199254A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- lock
- access
- request
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
分散型アービトレーションを採用するマイクロコンピュ
ータシステムにおけるスプリット方式におけるロック・
アクセス制御方式に関し、スプリット方式におけるロッ
ク・アクセスを円滑に行い、バスの占有時間を極力抑え
てバスのスループットの向上を図ることを目的とし、各
アダプタ毎にバスアービタを備えた分散型アービトレー
ションを採用するマイクロコンピュータシステムのスプ
リット方式におけるロック・アクセス制御方式において
、該バスアービタ内にバス要求信号送出手段を設け、該
バス要求信号送出手段は、ロック指示信号の状態を監視
し、自アダプタからアクセス起動転送の要求を送出でき
る状態か否か判定し、できないときはバス要求信号の送
出を禁止するように構成する。
ータシステムにおけるスプリット方式におけるロック・
アクセス制御方式に関し、スプリット方式におけるロッ
ク・アクセスを円滑に行い、バスの占有時間を極力抑え
てバスのスループットの向上を図ることを目的とし、各
アダプタ毎にバスアービタを備えた分散型アービトレー
ションを採用するマイクロコンピュータシステムのスプ
リット方式におけるロック・アクセス制御方式において
、該バスアービタ内にバス要求信号送出手段を設け、該
バス要求信号送出手段は、ロック指示信号の状態を監視
し、自アダプタからアクセス起動転送の要求を送出でき
る状態か否か判定し、できないときはバス要求信号の送
出を禁止するように構成する。
本発明は分散型アービトレーションを採用するマイクロ
コンピュータシステムのスプリット方式におけるロック
・アクセス制御方式に関する。
コンピュータシステムのスプリット方式におけるロック
・アクセス制御方式に関する。
第４図は従来の分散型アービトレーションを採用するマ
イクロコンピュータシステムの要部構成図である。アダ
プタ＃１、アダプタ＃２は個々にＣＰＵと、バスアービ
タＢＡと、資源Ｒ３を有している。そして、各アダプタ
間はデータバスＤＢ及びバス要求のためのアービトレー
ションバスＡＢで接続されている。各バスアービタＢＡ
はアービトレーションバスＡＢとの間で、バス要求信号
ＢＲ及びロック指示信号ＬＯＣＫを送出する。
イクロコンピュータシステムの要部構成図である。アダ
プタ＃１、アダプタ＃２は個々にＣＰＵと、バスアービ
タＢＡと、資源Ｒ３を有している。そして、各アダプタ
間はデータバスＤＢ及びバス要求のためのアービトレー
ションバスＡＢで接続されている。各バスアービタＢＡ
はアービトレーションバスＡＢとの間で、バス要求信号
ＢＲ及びロック指示信号ＬＯＣＫを送出する。
このようなシステムにおいては、バスのスループットを
如何にして向上させるかが課題である。
如何にして向上させるかが課題である。
即ち、アクセス速度の遅いアダプタに対するアクセスで
は、バスの占有時間を極小に抑えることがバスのスルー
ブツト向上につながることは言うまでもない。
は、バスの占有時間を極小に抑えることがバスのスルー
ブツト向上につながることは言うまでもない。
そして、バスの占有時間を抑えるためには、バス・シー
ケンスとアダプタ内の資源Ｒ３へのアクセスを分離すれ
ば資源Ｒ３へのアクセス速度によらず一定のバス・スル
ーブツトが得られることになる。
ケンスとアダプタ内の資源Ｒ３へのアクセスを分離すれ
ば資源Ｒ３へのアクセス速度によらず一定のバス・スル
ーブツトが得られることになる。
このアクセスを分離する手法の一つとして、従来からい
わゆるスプリット方式がある。このスプリット方式はバ
ス・シーケンスを資源への起動転送と資源からの応答転
送の２つに分離し、２つの転送の中間ではバスを開放し
、これによりバス・スルーブツトを向上させる方式であ
る。
わゆるスプリット方式がある。このスプリット方式はバ
ス・シーケンスを資源への起動転送と資源からの応答転
送の２つに分離し、２つの転送の中間ではバスを開放し
、これによりバス・スルーブツトを向上させる方式であ
る。
例えば、同一のメモリサイクル内で１つのメモリセルの
データを読み出し、更に書き換えまで行うリード・モデ
ィファイ・ライト・オペレーションでは、スプリット方
式により一旦バスが開放されたときにリード・データが
変わってしまう恐れがある。このようなリード・データ
の変化を防止するために、スプリット方式におけるロッ
ク制御ではロック信号を送出して、擬似的にバスが接続
されているようにしている。
データを読み出し、更に書き換えまで行うリード・モデ
ィファイ・ライト・オペレーションでは、スプリット方
式により一旦バスが開放されたときにリード・データが
変わってしまう恐れがある。このようなリード・データ
の変化を防止するために、スプリット方式におけるロッ
ク制御ではロック信号を送出して、擬似的にバスが接続
されているようにしている。
しかしながら、このスプリット方式は従来のバス・シー
ケンスを２回の転送で行うため、ロック・アクセスを行
う場合にはこの方式では不都合が生じる。
ケンスを２回の転送で行うため、ロック・アクセスを行
う場合にはこの方式では不都合が生じる。
即ち、従来のバス・シーケンスにおけるロックアククセ
スは、まず、バス自体のロックはバス・ヒシイー信号を
アサートして他のマスクのバス獲得を阻止することによ
り実施し、アクセス対象のアダプタ内の資源のインター
ロックは、そのバス・シーケンス期間中ロック指示を与
えることで実施している。これは、ロック・アクセスで
はバス・シーケンス中に必ず資源へのアクセスを行うこ
とが前提になっているためである。
スは、まず、バス自体のロックはバス・ヒシイー信号を
アサートして他のマスクのバス獲得を阻止することによ
り実施し、アクセス対象のアダプタ内の資源のインター
ロックは、そのバス・シーケンス期間中ロック指示を与
えることで実施している。これは、ロック・アクセスで
はバス・シーケンス中に必ず資源へのアクセスを行うこ
とが前提になっているためである。
そこで、前述のように、−旦バスを開放してしまうスプ
リット方式では、ロック・アクセスのバス・ロック方式
として、バス上のバス要求信号を、アクセス起動転送に
対するバス要求と、応答転送に対するバス要求とに分け
、ロック指示がなされている場合は新たなアクセス要求
転送を阻止するためにアクセス起動転送に対するバス要
求を受け付けず、応答転送に対するバス要求のみ許可す
る方式により、開放中のバスを使用できるマスクをアク
セス起動転送に対する応答転送を行うもののみに限定し
てバス・ロックを行っている。
リット方式では、ロック・アクセスのバス・ロック方式
として、バス上のバス要求信号を、アクセス起動転送に
対するバス要求と、応答転送に対するバス要求とに分け
、ロック指示がなされている場合は新たなアクセス要求
転送を阻止するためにアクセス起動転送に対するバス要
求を受け付けず、応答転送に対するバス要求のみ許可す
る方式により、開放中のバスを使用できるマスクをアク
セス起動転送に対する応答転送を行うもののみに限定し
てバス・ロックを行っている。
しかし、この方式ではバス要求の信号数が２倍に増える
ことになる。従って、アダプタの実装数が多いシステム
ではバス要求信号も多くなり、そのためバスアービタが
複雑になるという問題があった。
ことになる。従って、アダプタの実装数が多いシステム
ではバス要求信号も多くなり、そのためバスアービタが
複雑になるという問題があった。
なお、上述のロックとは１つの資源を複数で利用する場
合の排他制御を意味し、インターロックとは現在実行中
の処理の終了まで次の処理を待機することを意味する。
合の排他制御を意味し、インターロックとは現在実行中
の処理の終了まで次の処理を待機することを意味する。
本発明の目的は、スプリット方式におけるロック・アク
セスを円滑に行い、バスの占有時間を極力抑えてバスの
スルーブツトの向上を図ることができるロック・アクセ
ス方式を提供することにある。
セスを円滑に行い、バスの占有時間を極力抑えてバスの
スルーブツトの向上を図ることができるロック・アクセ
ス方式を提供することにある。
第１図は本発明の原理構成図である。図示のように、各
アダプタ毎にバスアービタを備えた分散型アービトレー
ションを採用するマイクロコンピュータシステムのスプ
リット方式におけるロック・アクセス制御方式において
、該パスアービタＢＡ内にバス要求信号送出手段Ａを設
け、 該バス要求信号送出手段Ａは、バス上のロック指示信号
の状態を監視し、自アダプタからアクセス起動転送の要
求を送出できる状態か否か判定し、送出できないときは
、バス要求信号の送出を禁止するようにしたことを特徴
とする。
アダプタ毎にバスアービタを備えた分散型アービトレー
ションを採用するマイクロコンピュータシステムのスプ
リット方式におけるロック・アクセス制御方式において
、該パスアービタＢＡ内にバス要求信号送出手段Ａを設
け、 該バス要求信号送出手段Ａは、バス上のロック指示信号
の状態を監視し、自アダプタからアクセス起動転送の要
求を送出できる状態か否か判定し、送出できないときは
、バス要求信号の送出を禁止するようにしたことを特徴
とする。
本発明では、分散型アービトレーションを採用したマイ
クロコンピュータシステムのスプリット方式におけるロ
ック・アクセスの制御において、各バスアービタ内にバ
ス要求信号送出手段Ａにより、各バス要求信号送出元に
おいて、バス上のロック指示信号の状態を監視し、アク
セス起動転送の要求が送出できる状態であるかを判定す
るようにしたものである。
クロコンピュータシステムのスプリット方式におけるロ
ック・アクセスの制御において、各バスアービタ内にバ
ス要求信号送出手段Ａにより、各バス要求信号送出元に
おいて、バス上のロック指示信号の状態を監視し、アク
セス起動転送の要求が送出できる状態であるかを判定す
るようにしたものである。
第２図は本発明によるバス要求信号送出回路の一実施例
構成図である。本回路は第１図に示すような分散型アー
ビトレーションを採用したマイクロコンピュータシステ
ムの各バスアービタ内に設けられる。図中、１はＯＲゲ
ート、２．３はＡＮＤゲート、４はインバータ、５はフ
リップ・フロップである。
構成図である。本回路は第１図に示すような分散型アー
ビトレーションを採用したマイクロコンピュータシステ
ムの各バスアービタ内に設けられる。図中、１はＯＲゲ
ート、２．３はＡＮＤゲート、４はインバータ、５はフ
リップ・フロップである。
本回路では、ＡＮＤゲート３において、自アダプタがロ
ック指示を行っておらず（即ち、ロック指示信号＊ Ｌ
Ｏ’ＣＫの否定）、かつ、フリップ・フロップ人力さ
れるバス上のロック指示信号（ＬＯＣＲ）がアサートさ
れている（即ち、この信号はＡＮＤゲートの入力で否定
される）ときのみ、ＡＮＤゲート３の出力が「ローレベ
ル」となり、この「ローレベル」出力（即ち、ロック指
示を否定）によりＡＮＤゲート２の出力を強制的に「ロ
ーレベル」にして、アダプタからのアクセス起動転送の
要求ＳＲを禁止している。
ック指示を行っておらず（即ち、ロック指示信号＊ Ｌ
Ｏ’ＣＫの否定）、かつ、フリップ・フロップ人力さ
れるバス上のロック指示信号（ＬＯＣＲ）がアサートさ
れている（即ち、この信号はＡＮＤゲートの入力で否定
される）ときのみ、ＡＮＤゲート３の出力が「ローレベ
ル」となり、この「ローレベル」出力（即ち、ロック指
示を否定）によりＡＮＤゲート２の出力を強制的に「ロ
ーレベル」にして、アダプタからのアクセス起動転送の
要求ＳＲを禁止している。
アダプタからの応答転送の要求Ｒ，Ｒについては禁止条
件を付けていないので、ロック・アクセス中（即ち、＊
ＬＯＣＫがアサートされている状態）は、応答転送及び
ロック・アクセスを指示しているアダプタのアクセス起
動転送しかバス上に発生シナい。つまり、他のアダプタ
によるアクセス起動転送からアクセス資源をロックする
ことができる。
件を付けていないので、ロック・アクセス中（即ち、＊
ＬＯＣＫがアサートされている状態）は、応答転送及び
ロック・アクセスを指示しているアダプタのアクセス起
動転送しかバス上に発生シナい。つまり、他のアダプタ
によるアクセス起動転送からアクセス資源をロックする
ことができる。
また、バス要求信号＊ＢＲｎの送出を制御しているため
、バスアービタではバス要求信号がアクセス起動転送の
ものか応答転送のものか区別する必要がない。従って、
ＯＲゲート１によりバス要求信号送出元で論理和をとり
駆動するバス要求信号＊ＢＲｎを、１つにすることが可
能となるので、バス要求信号を増やさずにロック・アク
セスを制御することができる。
、バスアービタではバス要求信号がアクセス起動転送の
ものか応答転送のものか区別する必要がない。従って、
ＯＲゲート１によりバス要求信号送出元で論理和をとり
駆動するバス要求信号＊ＢＲｎを、１つにすることが可
能となるので、バス要求信号を増やさずにロック・アク
セスを制御することができる。
第３図は第２図回路の信号タイミングチャートである。
図中、＊ＬＯＣＫはＡＮＤゲート３に人力する前述のロ
ック指示信号、＊ＢＲ１及び＊ＢＲ２はアダプタ＃１及
び＃２からのバス要求信号である。
ック指示信号、＊ＢＲ１及び＊ＢＲ２はアダプタ＃１及
び＃２からのバス要求信号である。
本図はロック・アクセスの例としてリード・モディファ
イ・ライト・オペレーションを示す。リード・モディフ
ァイ・ライト・オペレーションとは前述のように、同一
メモリサイクルでのリードとライトオペレーションをい
う。
イ・ライト・オペレーションを示す。リード・モディフ
ァイ・ライト・オペレーションとは前述のように、同一
メモリサイクルでのリードとライトオペレーションをい
う。
第１図に示す構成でアダプタ＃′１からアダプタ＃２へ
のオペル−ジョンで最初のリード・アクセス起動転送の
ために＊ＢＲ１をアサートし、バスアービタによるアー
ビトレーションの結果、＊ＢＲ１がバス支配権を獲得し
たならば、アダプタ＃１はリード・アクセス起動転送Ｓ
Ｒを開始し、同時に＊ＬＯＣＫ信号をアサートしてバス
をロックする。
のオペル−ジョンで最初のリード・アクセス起動転送の
ために＊ＢＲ１をアサートし、バスアービタによるアー
ビトレーションの結果、＊ＢＲ１がバス支配権を獲得し
たならば、アダプタ＃１はリード・アクセス起動転送Ｓ
Ｒを開始し、同時に＊ＬＯＣＫ信号をアサートしてバス
をロックする。
アダプタ＃２はリード・アクセス起動転送に対する応答
転送を開始するために＊ＢＲ２をアサートする。この場
合、応答転送の要求ＲＲなのでバス要求信号＊ＢＲｎは
無条件でアサートされる。
転送を開始するために＊ＢＲ２をアサートする。この場
合、応答転送の要求ＲＲなのでバス要求信号＊ＢＲｎは
無条件でアサートされる。
アダ、ブタ＃２はバス支配権を獲得後、応答転送ＲＲを
開始する。この一連の動作でリード・アクセスが終了す
る。
開始する。この一連の動作でリード・アクセスが終了す
る。
アダプタ＃１は引き続きライト・アクセス起動転送を行
うために＊ＢＲ１をアサートする。通常、アクセス起動
転送要求は禁止されるが、アダプタ＃１がロック信号を
アサートしているため、禁止されずに＊ＢＲ１はアサー
トされる。リード・アクセスと同様にア゛ダプタ＃２か
らの応答転送が開始され、この応答転送が完了すると、
リード・モディファイ・ライト・オペレーションも完了
するたｔ１アダプタ＃１は＊ＬＯＣＫをネゲート（否定
）してロック状態を解除する。
うために＊ＢＲ１をアサートする。通常、アクセス起動
転送要求は禁止されるが、アダプタ＃１がロック信号を
アサートしているため、禁止されずに＊ＢＲ１はアサー
トされる。リード・アクセスと同様にア゛ダプタ＃２か
らの応答転送が開始され、この応答転送が完了すると、
リード・モディファイ・ライト・オペレーションも完了
するたｔ１アダプタ＃１は＊ＬＯＣＫをネゲート（否定
）してロック状態を解除する。
上記のように、従来のバス要求信号とロック指示信号だ
けでバス・ロックを行っているので、各アダプタ内にバ
ス要求信号の送出を禁止させるバス要求信号送出回路を
具備すれば、バスアービタは従来どおりにロック指示信
号に関係無くバス要求信号の優先順位のみを判定すれば
よいため、バスアービタの複雑化を抑止することができ
る。
けでバス・ロックを行っているので、各アダプタ内にバ
ス要求信号の送出を禁止させるバス要求信号送出回路を
具備すれば、バスアービタは従来どおりにロック指示信
号に関係無くバス要求信号の優先順位のみを判定すれば
よいため、バスアービタの複雑化を抑止することができ
る。
以上説明したように、本発明によれば、分散型アービト
レーションを採用したマイクロコンピュータシステムの
スプリット方式におけるロック・アクセスの制御を円滑
に行い、バスの占有時間を極力抑えてバスのスループッ
トの向上を図ることができる。
レーションを採用したマイクロコンピュータシステムの
スプリット方式におけるロック・アクセスの制御を円滑
に行い、バスの占有時間を極力抑えてバスのスループッ
トの向上を図ることができる。
第１図は本発明の原理構成図、
第２図は本発明のバス要求信号送出回路の一実施例構成
図、 第３図は本発明の信号タイミングチャート、及び 第４図は従来の構成図である。 （符号の説明） Ａ・・・バス要求信号送出回路、 ＢＡ・・・バスアービタ、 ＤＢ・・・データバス、 ＡＢ・・・アービトレーションバス、 Ｒ３・・・資源、 ＢＲ・・・バス要求信号。 本発明の原理構成図 第１０ 本発明のバス要求信号送出回路の一実施例構成図本発明
の信号タイミングチャート〜
図、 第３図は本発明の信号タイミングチャート、及び 第４図は従来の構成図である。 （符号の説明） Ａ・・・バス要求信号送出回路、 ＢＡ・・・バスアービタ、 ＤＢ・・・データバス、 ＡＢ・・・アービトレーションバス、 Ｒ３・・・資源、 ＢＲ・・・バス要求信号。 本発明の原理構成図 第１０ 本発明のバス要求信号送出回路の一実施例構成図本発明
の信号タイミングチャート〜
Claims (1)
- 【特許請求の範囲】 １、各アダプタ毎にバスアービタを備えた分散型アービ
トレーションを採用するマイクロコンピュータシステム
のスプリット方式におけるロック・アクセス制御方式に
おいて、 該バスアービタ（ＢＡ）内にバス要求信号送出手段（Ａ
）を設け、 該バス要求信号送出手段は、バス上のロック指示信号の
状態を監視し、自アダプタからアクセス起動転送の要求
を送出できる状態か否か判定し、送出できないときは、
バス要求信号の送出を禁止するようにしたことを特徴と
するスプリット方式におけるロック・アクセス制御方式
。 ２、該バス要求信号送出手段は、一方の入力に応答転送
の要求を受けバス要求信号を送出するＯＲゲート（１）
と、アクセス起動転送の要求を受けるＡＮＤゲート（２
）と、ロック指示信号を受けるＡＮＤゲート（３）と、
バス上のロック指示を受けるフリップ・フロップ回路（
５）を備え、 自アダプタがロック指示を行っておらず、バス上のロッ
ク指示がアサートされているときのみ、該ＡＮＤゲート
（３）の出力が「ローレベル」となり、該「ローレベル
」により該ＡＮＤゲート（２）の出力を強制的に「ロー
レベル」にして該アクセス起動転送の要求を禁止するよ
うにした請求項１に記載のロック・アクセス制御方式。 ３、該応答転送の要求は該アクセス起動転送の要求とは
無関係に出力される請求項２に記載のロック・アクセス
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317898A JP2995666B2 (ja) | 1990-11-26 | 1990-11-26 | マイクロコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317898A JP2995666B2 (ja) | 1990-11-26 | 1990-11-26 | マイクロコンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04199254A true JPH04199254A (ja) | 1992-07-20 |
| JP2995666B2 JP2995666B2 (ja) | 1999-12-27 |
Family
ID=18093287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317898A Expired - Fee Related JP2995666B2 (ja) | 1990-11-26 | 1990-11-26 | マイクロコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995666B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850529A (en) * | 1995-08-11 | 1998-12-15 | Kabushiki Kaisha Toshiba | Method and apparatus for detecting a resource lock on a PCI bus |
| US5878239A (en) * | 1995-09-08 | 1999-03-02 | Kabushiki Kaisha Toshiba | Method and apparatus for processing a target retry from a PCI target device to an ISA master devise using a PCI/ISA bridge |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58129564A (ja) * | 1982-01-27 | 1983-08-02 | Hitachi Ltd | インタロツク装置 |
| JPS59216226A (ja) * | 1983-05-25 | 1984-12-06 | Hitachi Ltd | デ−タバス制御方式 |
-
1990
- 1990-11-26 JP JP2317898A patent/JP2995666B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58129564A (ja) * | 1982-01-27 | 1983-08-02 | Hitachi Ltd | インタロツク装置 |
| JPS59216226A (ja) * | 1983-05-25 | 1984-12-06 | Hitachi Ltd | デ−タバス制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850529A (en) * | 1995-08-11 | 1998-12-15 | Kabushiki Kaisha Toshiba | Method and apparatus for detecting a resource lock on a PCI bus |
| US5878239A (en) * | 1995-09-08 | 1999-03-02 | Kabushiki Kaisha Toshiba | Method and apparatus for processing a target retry from a PCI target device to an ISA master devise using a PCI/ISA bridge |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2995666B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5127089A (en) | Synchronous bus lock mechanism permitting bus arbiter to change bus master during a plurality of successive locked operand transfer sequences after completion of current sequence | |
| US5996037A (en) | System and method for arbitrating multi-function access to a system bus | |
| US5442755A (en) | Multi-processor system with lock address register in each processor for storing lock address sent to bus by another processor | |
| JPS59180775A (ja) | 共用資源の割付けを調停する方法 | |
| US6473819B1 (en) | Scalable interruptible queue locks for shared-memory multiprocessor | |
| US5051946A (en) | Integrated scannable rotational priority network apparatus | |
| US6249833B1 (en) | Dual bus processing apparatus wherein second control means request access of first data bus from first control means while occupying second data bus | |
| EP0217350B1 (en) | Data transfer control unit and system | |
| JPS6119062B2 (ja) | ||
| JPH04199254A (ja) | マイクロコンピュータシステム | |
| JP2806672B2 (ja) | ダイレクトメモリアクセス転送制御装置 | |
| US20040019722A1 (en) | Method and apparatus for multi-core on-chip semaphore | |
| US6785755B1 (en) | Grant removal via dummy master arbitration | |
| US6981108B1 (en) | Method for locking shared resources connected by a PCI bus | |
| JPH08153065A (ja) | バス制御回路 | |
| JPS63175964A (ja) | 共有メモリ | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JPH0830549A (ja) | バス制御装置 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JPH04148453A (ja) | アービトレーション制御方式 | |
| JPS62297962A (ja) | メモリの共通領域アクセス制御方式 | |
| JPH0227461A (ja) | データ転送制御装置 | |
| JP2694812B2 (ja) | 調停システム | |
| JPH0542027B2 (ja) | ||
| JPS63214866A (ja) | 共有バス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |