JPH02257249A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 玖丘盈！ 本発明は情報処理システムに関し、特に複数のプロセッ
サと複数の共有バスとからなる情報処理システムにおけ
る共通メモリのアクセス制御に関する。

従ＪＪＬ服 従来、この種の情報処理システムにおいては、２つの共
有バスと、各共有バスにアクセス可能な複数のプロセッ
サと、各共有バスに接続された共通メモリとが設けられ
、複数のプロセッサの一つが共通メモリをアクセスしよ
うとする場合には、他のプロセッサが共通メモリにアク
セスしていないときにのみ共有バスを使用することがで
きるように制御されていた。

このような従来の情報処理システムでは、あるプロセッ
サが共通メモリをアクセスしようとした場合に、他のプ
ロセッサが共通メモリを使用しているとアクセスするこ
とができなかったので、共有バスが二重化されているに
もかかわらず、一つのプロセッサしか共通メモリをアク
セスすることができないという欠点がある。

九匪座１週 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、複数のプロセッサにより共通メモリを同
時にアクセスすることができる情報処理システムの提供
を目的とする。

几匪座璽メ 本発明による情報処理システムは、共通メモリが第１お
よび第２の共有バスを介して複数のプロセッサによりア
クセスされる情報処理システムであって、前記プロセッ
サによりアクセスされる前記共通メモリ上のメモリ領域
を示すメモリ領域情報を保持する第１および第２のメモ
リ領域保持手段と、前記第１および第２のメモリ領域保
持手段に対して前記プロセッサがアクセスしているか否
かを示す状態情報を保持する状態情報保持手段とを設け
、前記状態情報保持手段に保持された前記状態情報が前
記第１および第２のメモリ領域保持手段がアクセスされ
ていないことを示し、前記第１および第２のメモリ領域
保持手段のうち一方に前記メモリ領域情報が保持されて
いるとき、前記第１および第２のメモリ領域保持手段の
うち一方に保持された前記複数のプロセッサのうちの一
つからの前記メモリ領域情報が示すメモリ領域と他のプ
ロセッサによりアクセスされるメモリ領域とが重ならな
ければ、前記色のプロセッサによる前記共通メモリへの
アクセスを可とするようにしたことを特徴とする。

次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、共通メモリ１とプロセッサ２−ｉ（ｉ
＝１．・・・・・・、ｎ）とは夫々共有バス１００．１
０１により接続されているおり、共有バス１００、１０
１を介してプロセッサ２−ｉ各々から共通メモリ１への
アクセスが可能となっている。

共通メモリ１には共有バス１００．１０１を介してアク
セス可能な状態レジスタ１１およびアドレスレジスタ１
２．１３が設けられている。

状態レジスタ１１にはプロセッサ２−ｉから共通メモリ
１へのアクセス要求によりアドレスレジスタ１２．１３
がアクセスされていることを示す情報が保持される。

また、アドレスレジスタ１２．１３にはプロセッサ２−
ｉから共通メモリ１へのアクセス要求により使用される
メモリ領域が保持される。

第２図は第１図の共通メモリ１へのアクセス要求時の動
作を示すフローチャートであり、第３図は第１図の共通
メモリ１への解放要求時の動作を示すフローチャートで
ある。

これら第１図〜第３図を用いて本発明の一実施例の動作
について説明する。

プロセッサ２−１から共通メモリ１へのアクセス要求が
発生すると（第２図ステップ２１）、プロセッサ２−１
は共有バス１００，１０１を介して共通メモリ１の状態
レジスタ１１の内容を読込む（第２図ステップ２２）、
このとき、プロセッサ２−１は図示せぬバス制御部の制
御により共有バス１００．１０１のうちおいている方を
使用する。

プロセッサ２−１は状態レジスタ１１の内容から他のプ
ロセッサ２−２〜２−ｎによりアドレスレジスタ１２．
１３がアクセスされているか否かを判断しく第２図ステ
ップ２３）、アドレスレジスタ１２．１３がアクセスさ
れていれば、そのアクセスが終了するまで該アクセス要
求の処理を待つ。

アドレスレジスタ１２．１３がアクセスされていなけれ
ば、プロセッサ２−１は状態レジスタ１１をセットして
アクセス中とする（第２図ステップ２４）。

その後に、プロセッサ２−１はアドレスレジスタ１２．
１３の内容を読込んで（第２図ステップ２５）、アドレ
スレジスタ１２が使用できるか否かを判断する（第２図
ステップ２６）。

アドレスレジスタ１２が使用可であれば、アドレスレジ
スタ１３が使用できるか否かを判断しく第２図ステップ
２７）、アドレスレジスタ１３も使用可であれば、プロ
セッサ２−１はアドレスレジスタ１２．１３のうち一方
に使用するメモリ領域の上限および下限を書込み（第２
図ステップ２８）、状態レジスタ１１をリセットする（
第２図ステップ２９）。

これにより、共通メモリ１へのアクセスが可となるので
（第２図ステップ３０）、プロセッサ２−１は共有バス
１００，１０１を介して共通メモリ１へのアクセスを開
始する。

アドレスレジスタ１２が使用不可であれば、アドレスレ
ジスタ１３が使用できるか否かを判断しく第２図ステッ
プ３１）、アドレスレジスタ１３が使用可であれば、プ
ロセッサ２−１によって使用されるメモリ領域が他のプ
ロセッサ２−２〜２−ｎによりアドレスレジスタ１２に
書込まれたメモリ領域と重ならないかを判断する（第２
図ステップ３２）。

アドレスレジスタ１２．１３が共に使用不可である場合
には、状態レジスタ１１をリセットしく第２図ステップ
３４）、アドレスレジスタ１２゜１３のうち一方が使用
可となるまで待つ。

プロセッサ２−１によって使用されるメモリ領域と、ア
ドレスレジスタ１２に書込まれたメモリ領域とが重なら
ないときには、プロセッサ２−１は使用するメモリ領域
の上限および下限をアドレスレジスタ１３に書込み（第
２図ステップ３３）、状態レジスタ１１をリセットする
（第２図ステップ２９）。

これにより、共通メモリ１へのアクセスが可となるので
（第２図ステップ３０）、プロセッサ２−１は共有バス
１００．１０１を介して共通メモリ１へのアクセスを開
始する。

プロセッサ２−１によって使用されるメモリ領域と、ア
ドレスレジスタ１２に書込まれたメモリ領域とが重なる
ときには、状態レジスタ１１をリセットしく第２図ステ
ップ３４）、アドレスレジスタ１２に書込まれたメモリ
領域へのアクセスが終了するまで待つ。

アドレスレジスタ１２が使用可で、アドレスレジスタ１
３が使用不可であれば、プロセッサ２−１によって使用
されるメモリ領域が他のプロセッサ２−２〜２−ｎによ
りアドレスレジスタ１３に書込まれたメモリ領域と重な
らないかを判断する（第２図ステップ３５）。

プロセッサ２−１によって使用されるメモリ領域と、ア
ドレスレジスタ１３に書込まれたメモリ領域とが重なら
ないときには、プロセッサ２−１は使用するメモリ領域
の上限および下限をアドレスレジスタ１２に書込み（第
２図ステップ３６）、状態レジスタ１１をリセットする
（第２図ステップ２９）。

これにより、共通メモリ１へのアクセスが可となるので
（第２図ステップ３０）、プロセッサ２−１は共有バス
１００．１０１を介して共通メモリ１へのアクセスを開
始する。

プロセッサ２−１によって使用されるメモリ領域がアド
レスレジスタ１３に書込まれたメモリ領域と重なるとき
には、状態レジスタ１１をリセットしく第２図ステップ
３７）、アドレスレジスタ１３に書込まれたメモリ領域
へのアクセスが終了するまで待つ。

プロセッサ２−１から共通メモリ１へのアクセスが終了
し、プロセッサ２−１において共通メモリ１の解放要求
が発生すると（第３図ステップ４１）、プロセッサ２−
１は共有バス１００．１０１を介して共通メモリ１の状
態レジスタ１１の内容を読込む（第３図ステップ４２）
。

プロセッサ２−１は状態レジスタ１１の内容から他のプ
ロセッサ２−２〜２−ｎによりアドレスレジスタ１２．
１３がアクセスされているか否かを判断しく第３図ステ
ップ４３）、アドレスレジスタ１２．１３がアクセスさ
れていれば、そのアクセスが終了するまで該解放要求の
処理を待つ。

アドレスレジスタ１２．１３がアクセスされていなけれ
ば、プロセッサ２−１は状態レジスタ１１をセットして
アクセス中とする（第３図ステップ４４）。

その後に、プロセッサ２−１は使用しているアドレスレ
ジスタ１２．１３の内容をリセットしてから（第３図ス
テップ４５）、状態レジスタ１１をリセットしく第３図
ステップ４６）、共通メモリ１の解放要求の処理を完了
する（第３図ステップ４７）。

上述のように、アドレスレジスタ１２．１３のうち一方
が使用可のときに、そのアドレスレジスタ１２．１３の
うち一方に書込まれたメモリ領域と、プロセッサ２−ｉ
からのアクセス要求によって使用されるメモリ領域とが
重ならなければ、たとえ共通メモリ１がプロセッサ２−
ｉのうちの一つによってアクセスされていても他のプロ
セッサによってアクセスすることができる。したがって
、共通メモリ１を２つのプロセッサによって同時にアク
セスすることが可能となる。

このように、複数のプロセッサ２−ｉから共通メモリ１
へのアクセス要求が発生したとき、共通メモリ１の状態
レジスタ１１の内容がアドレスレジスタ１２．１３がア
クセスされていないことを示し、アドレスレジスタ１２
．１３のうち一方にメモリ領域が書込まれている場合、
使用するメモリ領域とアドレスレジスタ１２．１３のう
ち一方に書込まれたメモリ領域とが重ならなければ、共
通メモリ１へのアクセスを可とするようにすることによ
って、２つのプロセッサにより共通メモリ１を同時にア
クセスすることが可能となる。

尚、本発明の一実施例では状態レジスタ１１およびアド
レスレジスタ１２．１３を共通メモリ１内に設けたが、
これら状態レジスタ１１およびアドレスレジスタ１２．
１３を共通メモリ１の外部に設けてもよい。

また、本発明の一実施例では２つの共有バス１００．１
０１を介して共通メモリ１へのアクセスが可能な構成に
ついて述べたが、３つ以上の共有バスによってアクセス
可能な場合にも適用できることは明白であり、これらに
限定されない。

１１血遵１ 以上説明したように本発明によれば、複数のプロセッサ
のうちの一つにより共通メモリがアクセスされていると
き、該プロセッサによりアクセスされているメモリ領域
と他のプロセッサによりアクセスされるメモリ領域とが
重ならなければ、他のプロセッサによる共通メモリへの
アクセスを可とするようにすることによって、複数のプ
ロセッサにより共通メモリを同時にアクセスすることが
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロッ・り図、
第２図は第１図の共通メモリへのアクセス要求時の動作
を示すフローチャート、第３図は第１図の共通メモリへ
の解放要求時の動作を示すフローチャートである。 主要部分の符号の説明 １・・・・・・共通メモリ　１００．１０１・・・・・
・共有バス１１・・・・・・状態レジスタ

Claims (1)

【特許請求の範囲】
1. （１）共通メモリが第１および第２の共有バスを介して
   複数のプロセッサによりアクセスされる情報処理システ
   ムであって、前記プロセッサによりアクセスされる前記
   共通メモリ上のメモリ領域を示すメモリ領域情報を保持
   する第１および第２のメモリ領域保持手段と、前記第１
   および第２のメモリ領域保持手段に対して前記プロセッ
   サがアクセスしているか否かを示す状態情報を保持する
   状態情報保持手段とを設け、前記状態情報保持手段に保
   持された前記状態情報が前記第１および第２のメモリ領
   域保持手段がアクセスされていないことを示し、前記第
   １および第２のメモリ領域保持手段のうち一方に前記メ
   モリ領域情報が保持されているとき、前記第１および第
   ２のメモリ領域保持手段のうち一方に保持された前記複
   数のプロセッサのうちの一つからの前記メモリ領域情報
   が示すメモリ領域と他のプロセッサによりアクセスされ
   るメモリ領域とが重ならなければ、前記他のプロセッサ
   による前記共通メモリへのアクセスを可とするようにし
   たことを特徴とする情報処理システム。