JPH03231338A - メモリダンプ領域管理方式 - Google Patents
メモリダンプ領域管理方式Info
- Publication number
- JPH03231338A JPH03231338A JP2027638A JP2763890A JPH03231338A JP H03231338 A JPH03231338 A JP H03231338A JP 2027638 A JP2027638 A JP 2027638A JP 2763890 A JP2763890 A JP 2763890A JP H03231338 A JPH03231338 A JP H03231338A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pseudo
- shared memory
- information processing
- memory dump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 156
- 230000007246 mechanism Effects 0.000 claims abstract description 13
- 230000010365 information processing Effects 0.000 claims description 43
- 238000007726 management method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 1
- 230000004793 poor memory Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリダンプ領域管理方式、特に複数個の情報
処理装置で構成されたシステムにおいて、共通アクセス
領域にメモリダンプを行う場合におけるメモリダンプ領
域管理方式に関する。
処理装置で構成されたシステムにおいて、共通アクセス
領域にメモリダンプを行う場合におけるメモリダンプ領
域管理方式に関する。
従来、この種のメモリダンプを行う場合には、各情報処
理装置毎に用意されたメモリダンプ領域にメモリダンプ
データを採取していた。
理装置毎に用意されたメモリダンプ領域にメモリダンプ
データを採取していた。
上述した従来のメモリダンプ領域管理方法では、メモリ
ダンプの為の領域を、存在する情報処理装置の台数分用
量しておく必要があるため、メモリの利用効率が悪いと
いう欠点がある。
ダンプの為の領域を、存在する情報処理装置の台数分用
量しておく必要があるため、メモリの利用効率が悪いと
いう欠点がある。
本発明の方式は、複数個の情報管理装置で構成されてい
るシステムで共通アクセス領域にメモリダンプを行う場
合におけるメモリダンプ領域管理方式において、 バス結合（こより疑似的に互いのメモリのｉ一部を共有
している疑似共有メモリ部を実現する疑似共有メモリ機
構と、 前記情報処理装置上で、前記疑似共有メモリ部内のメモ
リダンプ領域の使用状況を管理しているメモリダンプ領
域管理手段と、 前記疑似共有メモリ部の書き込み可能範囲の設定を変え
る疑似共有メモリ設定変更手段と、前記疑似共有メモリ
機構を使ってメモリダンプを他系の情報処理装置内のメ
モリに書き込むメモリダンプ書き出し手段とを有するこ
とを特徴とする。
るシステムで共通アクセス領域にメモリダンプを行う場
合におけるメモリダンプ領域管理方式において、 バス結合（こより疑似的に互いのメモリのｉ一部を共有
している疑似共有メモリ部を実現する疑似共有メモリ機
構と、 前記情報処理装置上で、前記疑似共有メモリ部内のメモ
リダンプ領域の使用状況を管理しているメモリダンプ領
域管理手段と、 前記疑似共有メモリ部の書き込み可能範囲の設定を変え
る疑似共有メモリ設定変更手段と、前記疑似共有メモリ
機構を使ってメモリダンプを他系の情報処理装置内のメ
モリに書き込むメモリダンプ書き出し手段とを有するこ
とを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のシステム構成図であり、
２つの情報処理装置１と、２とから構成されたシステム
である。
２つの情報処理装置１と、２とから構成されたシステム
である。
情報処理装置１は、プロセッサ１ｏと、メモリ１１と、
疑似共有メモリ機１ｆ１４１２とで構成されており、そ
れらが共通のバスに接続されている。プロセッサ１０は
１、メモリ１１内に記憶されているプログラムを実行す
ることによって各種情報処理を行う。
疑似共有メモリ機１ｆ１４１２とで構成されており、そ
れらが共通のバスに接続されている。プロセッサ１０は
１、メモリ１１内に記憶されているプログラムを実行す
ることによって各種情報処理を行う。
メモリ１１は、プロセッサ１ｏが実行するプログラム、
プロセッサ１ｏが処理する各種情報を記憶し、また、情
報処理装置２の疑似共有メモリ部２１ａの内容を反映さ
せる疑似共有メモリ部１１ａを有する。疑似共有メモリ
機構１２は、情報処理装置２の疑似共有メモリ機構２２
と接続され、情報処理装置２のメモリ２１内の疑似共有
メモリ２１ａの内容を情４報処理装置１のメモリ１１内
の疑似共有メモリｌｌａに反映することで情報処理装置
ｌと、情報処理装置２の間で疑似的にメモリを共有して
いる。
プロセッサ１ｏが処理する各種情報を記憶し、また、情
報処理装置２の疑似共有メモリ部２１ａの内容を反映さ
せる疑似共有メモリ部１１ａを有する。疑似共有メモリ
機構１２は、情報処理装置２の疑似共有メモリ機構２２
と接続され、情報処理装置２のメモリ２１内の疑似共有
メモリ２１ａの内容を情４報処理装置１のメモリ１１内
の疑似共有メモリｌｌａに反映することで情報処理装置
ｌと、情報処理装置２の間で疑似的にメモリを共有して
いる。
情報処理装置２は、プロセッサ２ｏと、メモリ２１と、
疑似共有メモリ機構２２とで構成されており、それらが
共通のバスに接続されている。プロセッサ２０は、メモ
リ２１内に記憶されているプログラムを実行することに
よって各種情報処理を行う。
疑似共有メモリ機構２２とで構成されており、それらが
共通のバスに接続されている。プロセッサ２０は、メモ
リ２１内に記憶されているプログラムを実行することに
よって各種情報処理を行う。
メモリ２１は、プロセッサ２０が実行するプログラム、
プロセッサ２０が処理する各種情報を記憶し、また、情
報処理装置１の疑似共有メモリ部１１ａの内容を反映さ
せる疑似共有メモリ部２１ａを有する。疑似共有メモリ
機構２２は、情報処理装置１の疑似共有メモリ機構１２
と接続され、情報処理装置１のメモリｌｌ内の疑似共有
゛メＩモリ部１１’ａの内′容を情報処理装置２メモリ
２１内の疑似共有メモリ部２１ａに反映することで情報
処理装置２′と、情報処理装置ｆｌの間で疑似的にメモ
リを共有している。
プロセッサ２０が処理する各種情報を記憶し、また、情
報処理装置１の疑似共有メモリ部１１ａの内容を反映さ
せる疑似共有メモリ部２１ａを有する。疑似共有メモリ
機構２２は、情報処理装置１の疑似共有メモリ機構１２
と接続され、情報処理装置１のメモリｌｌ内の疑似共有
゛メＩモリ部１１’ａの内′容を情報処理装置２メモリ
２１内の疑似共有メモリ部２１ａに反映することで情報
処理装置２′と、情報処理装置ｆｌの間で疑似的にメモ
リを共有している。
第２図は、情報処理装置１及び情報処理装置２上で゛動
作するプログラム構成図である。プログラムは、プログ
ラム全体の動作を制御するプログラム制御手段１００と
、各種情報を処理する情報処理手段２００と、メモリダ
ンプを採取するためのメモリダンプ採取手段３００とか
らなる。
作するプログラム構成図である。プログラムは、プログ
ラム全体の動作を制御するプログラム制御手段１００と
、各種情報を処理する情報処理手段２００と、メモリダ
ンプを採取するためのメモリダンプ採取手段３００とか
らなる。
メモリダンプ採取手段３００は、さらに、メモリダンプ
採取処理全体を制御するメモリダンプ採取制御手段３０
１と、メモリダンプ領域が使用中がどうかを判断するメ
モリタンプ領域管理手段３０２と、疑似共有メモリ部１
１ａ又は２１ａ内のメモリダンプ書き込み領域に対して
も−き込みが行える様に疑似共★スモリー楕１２及゛ｄ
２２の設定を変更する疑似共有メモリ設定変更手段３０
３と、疑似異有メモし機構１２及び２２を使って疑似共
有メモリ部１１ａ又は２１ａにメモリダンプを書き込む
□メモリダンプ書き出し手段３゜４からなる。
採取処理全体を制御するメモリダンプ採取制御手段３０
１と、メモリダンプ領域が使用中がどうかを判断するメ
モリタンプ領域管理手段３０２と、疑似共有メモリ部１
１ａ又は２１ａ内のメモリダンプ書き込み領域に対して
も−き込みが行える様に疑似共★スモリー楕１２及゛ｄ
２２の設定を変更する疑似共有メモリ設定変更手段３０
３と、疑似異有メモし機構１２及び２２を使って疑似共
有メモリ部１１ａ又は２１ａにメモリダンプを書き込む
□メモリダンプ書き出し手段３゜４からなる。
第３図は、情報処理装置１笈び柚報処理装置２における
メモリダンプの採取動作を示す流れ図、第４図は通常運
用中におけるメモリ１１及び２１のメモリレイアウト図
、第５図は情報処理−置１でメモリダンプを採取する必
要が発生した場合のメモリダンプ採取時におけるメモリ
１１及びメモリ２１のメモリレイアウト図である。
メモリダンプの採取動作を示す流れ図、第４図は通常運
用中におけるメモリ１１及び２１のメモリレイアウト図
、第５図は情報処理−置１でメモリダンプを採取する必
要が発生した場合のメモリダンプ採取時におけるメモリ
１１及びメモリ２１のメモリレイアウト図である。
通常運用中、第２図のプログラム制御手段１００は、情
報処理手段２００に対して各種情報の処理を指示し、情
報処理手段２００は、その指示によって各種の情報処理
を行っている６障害の発生等でメモリダンプの採取が必
要となった場合、プログラム制御手段１００は、メモリ
ダンプ採取手段３００にメモリダンプの採取を指示する
。
報処理手段２００に対して各種情報の処理を指示し、情
報処理手段２００は、その指示によって各種の情報処理
を行っている６障害の発生等でメモリダンプの採取が必
要となった場合、プログラム制御手段１００は、メモリ
ダンプ採取手段３００にメモリダンプの採取を指示する
。
メモリダンプの採取の開始が指示されると、最初にメモ
リダンプの採取制御手段３０１に制御が渡され、第３図
の流れ図に従って障害処理を行う。メモリダンプ採取制
御手段３０１は、第３図のメモリダンプ領域使用判断手
順Ｓ１で、メモリダンプ領域が使用化可能どうかを知る
ために、メモリダンプ領域管理手段３０２に、メモリダ
ンプ領域の使用状況の判断を指示するので、メモリダン
プ領域管理手段３０２は、自系のメモリダンプ内の使用
中フラグを参照し、使用中でなければ使用中であること
を示す様に使用中フラグを変更した後、使用可能である
ことを結果としてメモリダンプ採取制御手段３０１に返
し、使用中であれば使用中であることを結果としてメモ
リダンプ採取制御手段３０１に返す。
リダンプの採取制御手段３０１に制御が渡され、第３図
の流れ図に従って障害処理を行う。メモリダンプ採取制
御手段３０１は、第３図のメモリダンプ領域使用判断手
順Ｓ１で、メモリダンプ領域が使用化可能どうかを知る
ために、メモリダンプ領域管理手段３０２に、メモリダ
ンプ領域の使用状況の判断を指示するので、メモリダン
プ領域管理手段３０２は、自系のメモリダンプ内の使用
中フラグを参照し、使用中でなければ使用中であること
を示す様に使用中フラグを変更した後、使用可能である
ことを結果としてメモリダンプ採取制御手段３０１に返
し、使用中であれば使用中であることを結果としてメモ
リダンプ採取制御手段３０１に返す。
メモリダンプ領域管理手段３０２から返された結果によ
り、メモリダンプ採取制御手段３０１は、メモリダンプ
領域使用判断手順Ｓ１で、メモリダンプ領域の使用が可
能と判断された場合（可能）には、疑似共有メモリ設定
変更手順Ｓ２に移り、メモリダンプ領域に使用が不可能
と判断された場合（不可）には、メモリダンプ採取処理
を終了する。
り、メモリダンプ採取制御手段３０１は、メモリダンプ
領域使用判断手順Ｓ１で、メモリダンプ領域の使用が可
能と判断された場合（可能）には、疑似共有メモリ設定
変更手順Ｓ２に移り、メモリダンプ領域に使用が不可能
と判断された場合（不可）には、メモリダンプ採取処理
を終了する。
メモリダンプ領域の使用が可能と判断された場合、メモ
リダンプ採取制御手段３０１は、疑似共有メモリ設定変
更手順Ｓ２で、疑似共有メモリ設定変更り設定変更手段
３０３に疑似共有メモリ１１ａ又は２１ａの設定状態の
変更を指示する。
リダンプ採取制御手段３０１は、疑似共有メモリ設定変
更手順Ｓ２で、疑似共有メモリ設定変更り設定変更手段
３０３に疑似共有メモリ１１ａ又は２１ａの設定状態の
変更を指示する。
通常運用中、疑似共有メモリ部１１ａ及び２１ａは第４
図の様に設定されているが、例えば、情報処理袋２１に
おいて疑似共有メモリ部１１ａの設定を変更する場合、
即ち、情報処理袋Ｗ１にメモリダンプを採取する場合は
、疑似共有メモリ設定変更手段３０３は、疑似共有メモ
リ部１１ａを第５図の様な設定に変更する。変更は情報
処理手段１側のメモリ１１に対してのみ行われ、情報処
理装置２の設定は変更しない。
図の様に設定されているが、例えば、情報処理袋２１に
おいて疑似共有メモリ部１１ａの設定を変更する場合、
即ち、情報処理袋Ｗ１にメモリダンプを採取する場合は
、疑似共有メモリ設定変更手段３０３は、疑似共有メモ
リ部１１ａを第５図の様な設定に変更する。変更は情報
処理手段１側のメモリ１１に対してのみ行われ、情報処
理装置２の設定は変更しない。
第４図及び第５図において、プロセッサ１０及び１１は
、疑似共有メモリ部１１ａ及び２１ａに関しては、書き
込み可能領域に対してのみ書き込み、読み出し可能であ
り、書き込み不可領域は、読み出しのみ可能である。ま
た、通常メモリ部に関しては、書き込み、読み出しが可
能である。そのため、通常運用中は、どちらの情報処理
装置からも疑似共有メモリ部に書き込みは行なえないが
、疑似共有メモリ部の設定変更後は、情報処理装置１か
らの書き込み可能となる。
、疑似共有メモリ部１１ａ及び２１ａに関しては、書き
込み可能領域に対してのみ書き込み、読み出し可能であ
り、書き込み不可領域は、読み出しのみ可能である。ま
た、通常メモリ部に関しては、書き込み、読み出しが可
能である。そのため、通常運用中は、どちらの情報処理
装置からも疑似共有メモリ部に書き込みは行なえないが
、疑似共有メモリ部の設定変更後は、情報処理装置１か
らの書き込み可能となる。
疑似共有メモリ部１１ａ及び２１ａの設定が終了すると
、メモリダンプ採取制御手段３０１は、次のメモリダン
プ書き出し手順Ｓ３で、メモリダンプ書き出し手段３０
４にメモリダンプの書き出しを指示するので、メモリダ
ンプ書き出し手段３０４は、メモリダンプを疑似共有メ
モリ部１１ａ又は１２ａ内のメモリダンプ書き込み領域
に書き込む。疑似共有メモリ部１１ａ又は２１ａへの書
き込みを行うと自動的に疑似共有メモリ機構１２及び２
２により、他系の情報処理装置内のメモリ１１又は２１
内の疑似共有メモリ部１１ａ又は２１ａに対しても同一
のデータの書き込みが行われる。
、メモリダンプ採取制御手段３０１は、次のメモリダン
プ書き出し手順Ｓ３で、メモリダンプ書き出し手段３０
４にメモリダンプの書き出しを指示するので、メモリダ
ンプ書き出し手段３０４は、メモリダンプを疑似共有メ
モリ部１１ａ又は１２ａ内のメモリダンプ書き込み領域
に書き込む。疑似共有メモリ部１１ａ又は２１ａへの書
き込みを行うと自動的に疑似共有メモリ機構１２及び２
２により、他系の情報処理装置内のメモリ１１又は２１
内の疑似共有メモリ部１１ａ又は２１ａに対しても同一
のデータの書き込みが行われる。
これらの動作を終了すれば、メモリダンプ採取の動作が
完了する。
完了する。
以上説明したように本発明は、複数個の情報処理装置内
で１つの疑似共有メモリ部を持てばよいため、メモリを
有効に利用することができる。
で１つの疑似共有メモリ部を持てばよいため、メモリを
有効に利用することができる。
第１図は本発明の一実施例のシステム構成図、第２図は
各情報処理装置上で動作するプログラムの構成図、第３
図は本実施例のメモリダンプ採取手順３００の動作を示
す流れ図、第４図は通常運用中のメモリ１１及び２１の
メモリレイアウト図、第５図は情報処理装置ｌでメモリ
ダンプを採取する必要が発生した場合のメモリダン採取
時におけるメモリ１１及び２１メモリレイアウト図であ
る。 １．２・・・・・・情報処理装置、１０．２０・・・・
・・プロセッサ、１１．２１・・・・・・メモリ、ｌｌ
ａ、２１ａ・・・・・・疑似共有メモリ部、１２．２２
・・・・・・疑似共有メモリ機構。
各情報処理装置上で動作するプログラムの構成図、第３
図は本実施例のメモリダンプ採取手順３００の動作を示
す流れ図、第４図は通常運用中のメモリ１１及び２１の
メモリレイアウト図、第５図は情報処理装置ｌでメモリ
ダンプを採取する必要が発生した場合のメモリダン採取
時におけるメモリ１１及び２１メモリレイアウト図であ
る。 １．２・・・・・・情報処理装置、１０．２０・・・・
・・プロセッサ、１１．２１・・・・・・メモリ、ｌｌ
ａ、２１ａ・・・・・・疑似共有メモリ部、１２．２２
・・・・・・疑似共有メモリ機構。
Claims (1)
- 【特許請求の範囲】 複数個の情報管理装置で構成されているシステムで共通
アクセス領域にメモリダンプを行う場合におけるメモリ
ダンプ領域管理方式において、バス結合により疑似的に
互いのメモリの一部を共有している疑似共有メモリ部を
実現する疑似共有メモリ機構と、 前記情報処理装置上で、前記疑似共有メモリ部内のメモ
リダンプ領域の使用状況を管理しているメモリダンプ領
域管理手段と、 前記疑似共有メモリ部の書き込み可能範囲の設定を変え
る疑似共有メモリ設定変更手段と、前記疑似共有メモリ
機構を使ってメモリダンプを他系の情報処理装置内のメ
モリに書き込むメモリダンプ書き出し手段とを有するこ
とを特徴とするメモリダンプ領域管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2027638A JPH03231338A (ja) | 1990-02-06 | 1990-02-06 | メモリダンプ領域管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2027638A JPH03231338A (ja) | 1990-02-06 | 1990-02-06 | メモリダンプ領域管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03231338A true JPH03231338A (ja) | 1991-10-15 |
Family
ID=12226485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2027638A Pending JPH03231338A (ja) | 1990-02-06 | 1990-02-06 | メモリダンプ領域管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03231338A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038492A1 (ja) * | 2004-10-01 | 2006-04-13 | Sharp Kabushiki Kaisha | 回路基板の接続構造及び回路基板の製造方法 |
| JP2007334403A (ja) * | 2006-06-12 | 2007-12-27 | Mitsubishi Electric Corp | 計算機システム障害対応方式及び計算機システム障害対応方法 |
| JP2010176345A (ja) * | 2009-01-29 | 2010-08-12 | Nec Corp | マルチノードシステム、ノード、メモリダンプ処理方法、及びプログラム |
-
1990
- 1990-02-06 JP JP2027638A patent/JPH03231338A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038492A1 (ja) * | 2004-10-01 | 2006-04-13 | Sharp Kabushiki Kaisha | 回路基板の接続構造及び回路基板の製造方法 |
| JP2007334403A (ja) * | 2006-06-12 | 2007-12-27 | Mitsubishi Electric Corp | 計算機システム障害対応方式及び計算機システム障害対応方法 |
| JP2010176345A (ja) * | 2009-01-29 | 2010-08-12 | Nec Corp | マルチノードシステム、ノード、メモリダンプ処理方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03231338A (ja) | メモリダンプ領域管理方式 | |
| JP3066753B2 (ja) | 記憶制御装置 | |
| JPH06309209A (ja) | ファイルバックアップ方式 | |
| JPH02257249A (ja) | 情報処理システム | |
| JPS62125444A (ja) | メモリ共有エリア制御方式 | |
| JPH0764811A (ja) | コンピュータバックアップシステム | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPH0359731A (ja) | デバッグ装置 | |
| JPS6272040A (ja) | 情報トレ−ス方式 | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JPS6363934B2 (ja) | ||
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPH04278662A (ja) | マルチプロセッサシステム | |
| JPS629459A (ja) | 共通メモリコピ−方式 | |
| JPH03232051A (ja) | セマフォアクセス制御方法 | |
| JPS62119649A (ja) | 主記憶装置診断処理方式 | |
| JPH03252856A (ja) | プログラムの処理方式 | |
| JPH0727468B2 (ja) | 二重化情報処理装置 | |
| JPS6191742A (ja) | スワツプ領域管理方式 | |
| JPH04352042A (ja) | メモリダンプ収集方式 | |
| JPH02129753A (ja) | マルチプロセッサシステム | |
| JPS58169662A (ja) | システム運転方式 | |
| JPH0312749A (ja) | マルチプロセッサシステムのハードウェア初期診断制御方式 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JP2000339198A (ja) | 仮想メモリダンプ採取方式及びその方法 |