JPS58169662A - システム運転方式 - Google Patents
システム運転方式Info
- Publication number
- JPS58169662A JPS58169662A JP57052974A JP5297482A JPS58169662A JP S58169662 A JPS58169662 A JP S58169662A JP 57052974 A JP57052974 A JP 57052974A JP 5297482 A JP5297482 A JP 5297482A JP S58169662 A JPS58169662 A JP S58169662A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- common
- individual
- page
- common memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、マルチプロセッサシステムにおける共通メモ
リの障害発生時の運転方式に関するものである。
リの障害発生時の運転方式に関するものである。
９）技術の背景
一般にデータ処理システム、交換処理システムでは、分
散制御方式等を採用する例が増えておシ、制御系におい
てはマルチプロセッサによるシステムが開発されている
。また各プロセラ考量で処理上共通のデータ等を読出□
し、書込み可能なように共通メモリを備え、各プロセ
ッサが独立して共通メモリをアクセスするシステム構成
も良く知られている。
散制御方式等を採用する例が増えておシ、制御系におい
てはマルチプロセッサによるシステムが開発されている
。また各プロセラ考量で処理上共通のデータ等を読出□
し、書込み可能なように共通メモリを備え、各プロセ
ッサが独立して共通メモリをアクセスするシステム構成
も良く知られている。
（３）従来技術と問題点
カカルマルチプロセッサシステムでは、共通メモリの障
害対策としてメモリを２重化し、通常は現用／予備用（
ＡＣＴ／５ＨＹ）モードで、同期運しており、現用系共
通メモリ障害時には、予備用の共通メモリを現用系と切
替えて運転続行を図−ている。しかし、２重化され友共
通メモリがともに障害（２重障害）となると、システム
は運転続行不可能となり停止（システムダウン）してし
まい、共通メモリの少なくとも一系を保守しシステム再
立上げ（ＩＰＬ）を行なわなければならなかつ九。
害対策としてメモリを２重化し、通常は現用／予備用（
ＡＣＴ／５ＨＹ）モードで、同期運しており、現用系共
通メモリ障害時には、予備用の共通メモリを現用系と切
替えて運転続行を図−ている。しかし、２重化され友共
通メモリがともに障害（２重障害）となると、システム
は運転続行不可能となり停止（システムダウン）してし
まい、共通メモリの少なくとも一系を保守しシステム再
立上げ（ＩＰＬ）を行なわなければならなかつ九。
（４）発明の目的
本発明の目的は、上記問題点を解決し、共通メモリの２
重陣書時にも運転続行を可能とする共通メモリ障害時の
運転方式を提供することにある。
重陣書時にも運転続行を可能とする共通メモリ障害時の
運転方式を提供することにある。
（ｓ）発明の構成
上記目的を達成するために、本発明は、共通メモリと、
個別メモりとを備えるマルチプロセッサシステムにおい
て、前記共通メそすと前記個別メモリは所定のメモリ領
竣に分割されたブロックで構成され、制御側にはアクセ
スすべき該ブリ、りを指定する手段を惰え、前記共通メ
モリ障害時に障害の発生したメモリブロックを前記憫別
メ毫りの空領埴Ｋｌｌ、制御側は前記共通メモリに代え
て前記個別メモリのメモリブロックを指定し、制御装雪
上のプログラムは、共通メモリへのアクセスと何ら変わ
ることなく処理継続可能ならしめ九ことを特徴とする。
個別メモりとを備えるマルチプロセッサシステムにおい
て、前記共通メそすと前記個別メモリは所定のメモリ領
竣に分割されたブロックで構成され、制御側にはアクセ
スすべき該ブリ、りを指定する手段を惰え、前記共通メ
モリ障害時に障害の発生したメモリブロックを前記憫別
メ毫りの空領埴Ｋｌｌ、制御側は前記共通メモリに代え
て前記個別メモリのメモリブロックを指定し、制御装雪
上のプログラムは、共通メモリへのアクセスと何ら変わ
ることなく処理継続可能ならしめ九ことを特徴とする。
（６）発明の実施例
以下、本発明を実施例によシ詳細に説明する。第１図は
本発明に係るシステム構成図である。図において、ＣＮ
ｏ、ＣＭ、は共通メモリ。
本発明に係るシステム構成図である。図において、ＣＮ
ｏ、ＣＭ、は共通メモリ。
ｃｙｔｃｏ、ｃＭｃ、 ｉｔ＃通ノモリ制御ｇｒｐ！、
ｃｃｏ。
ｃｃｏ。
ｃｃ、ｉｔ制ＦＪＮＮ 、ＭＭｏ、ＭＭ、は各制御装置
ＣＣｏ、’ＣＣ，の個別メモリ、ＦＭハ システム立
上げ時等で使用するファイルメモリ、 ＲＵＳｏｌ。
ＣＣｏ、’ＣＣ，の個別メモリ、ＦＭハ システム立
上げ時等で使用するファイルメモリ、 ＲＵＳｏｌ。
は各制御装置Ｃｏ、Ｃ，が独立して使用する共通パヌで
ある。
ある。
共通メモｌＪｃＭｃｏ、、及び個別メモ！ＪＭＭ、、１
ｉｔ所定パイ）Ｊｔ（例えば６４に語）単位にページに
分割され、各ページ毎にアクセス可能な構成をと−でい
る。このページを処理するために該当ページを指定する
ページ制御レジスタＰＣＢが各プロセッサＣＣＫ備えら
れ、後述の如く処理される。共通メモす制御部ＣＭＣに
は共通メモリのページ単位で障害等（パリティエラー含
む）を制御装置へ通知可能なディバイスステータスレジ
スタＤ８Ｒａ、ｌカ１ｌＩＩＪＬうれている。
ｉｔ所定パイ）Ｊｔ（例えば６４に語）単位にページに
分割され、各ページ毎にアクセス可能な構成をと−でい
る。このページを処理するために該当ページを指定する
ページ制御レジスタＰＣＢが各プロセッサＣＣＫ備えら
れ、後述の如く処理される。共通メモす制御部ＣＭＣに
は共通メモリのページ単位で障害等（パリティエラー含
む）を制御装置へ通知可能なディバイスステータスレジ
スタＤ８Ｒａ、ｌカ１ｌＩＩＪＬうれている。
上記構成のもと、第２図に示す本発明の共通メモリ障害
時の運用方式について説明する。
時の運用方式について説明する。
１１！２図は共通メそすＣＭと個別メモリ塵及び制御装
置ＣＣ内のページ制御レジスタＰＣＢ関係を示し、特に
ページ制御レジスタｐｃｙ）ＬＰＲは現在実行されてい
るプログラムが格納されているページ番号を示し、ＰＰ
Ｒは現在寮行中の命令でデータ等をアクセスする際の該
当するページ番号を示す。
置ＣＣ内のページ制御レジスタＰＣＢ関係を示し、特に
ページ制御レジスタｐｃｙ）ＬＰＲは現在実行されてい
るプログラムが格納されているページ番号を示し、ＰＰ
Ｒは現在寮行中の命令でデータ等をアクセスする際の該
当するページ番号を示す。
システム立上げ時には、第１図に示しえファイルメモリ
ＦＭよシブログラム命令及び個別データが各個別メモリ
の所定のページに格納され、共通のデータは共通メモす
に格納される。例えば第２図に示す如く、第０ベーＶＰ
Ｏ１第１ページｐＨ（プログラム命令が格納され、第２
ベージＰ２に個別データが格納される。共通メモリＣＭ
側の第２ベージＰ２゜第６ページＰ６には共通データが
格納される。
ＦＭよシブログラム命令及び個別データが各個別メモリ
の所定のページに格納され、共通のデータは共通メモす
に格納される。例えば第２図に示す如く、第０ベーＶＰ
Ｏ１第１ページｐＨ（プログラム命令が格納され、第２
ベージＰ２に個別データが格納される。共通メモリＣＭ
側の第２ベージＰ２゜第６ページＰ６には共通データが
格納される。
ここで本発明の着目すべき点扛１個別メモリＭＭ内に空
ページｌ’３．Ｐ４ を備えていることである。即ち、
正常の運転時ではページ制御レジスタＰＣＨのページ指
定ＬＰＲにより所定ページへ７り七ス（１）シ、命令が
取シ出され実行されていく。
ページｌ’３．Ｐ４ を備えていることである。即ち、
正常の運転時ではページ制御レジスタＰＣＨのページ指
定ＬＰＲにより所定ページへ７り七ス（１）シ、命令が
取シ出され実行されていく。
またページ指定ＰＰＲによシ共通メモリＣＭの所定ペー
ジへアクセス体）シ、共通データの読出し書込みが行な
われる。共通メモリ制御装置ＣＭＣのデバイスステータ
スレＶスタＤＳＲがメモリ障害の発生を示すと、制御装
置ＣＣは、該メモリ障害を検知゛し、＃尚するページの
メモリ内置をファイルメモリから読み出し個別メモリＭ
ＭのページＰ３あるいはＰ４に格納し、共通メモリＣＭ
へのアクセス（２）を個別メモリＭＭ （４）へのアク
セスへ切替えることによシ運転を続行可能とする。
ジへアクセス体）シ、共通データの読出し書込みが行な
われる。共通メモリ制御装置ＣＭＣのデバイスステータ
スレＶスタＤＳＲがメモリ障害の発生を示すと、制御装
置ＣＣは、該メモリ障害を検知゛し、＃尚するページの
メモリ内置をファイルメモリから読み出し個別メモリＭ
ＭのページＰ３あるいはＰ４に格納し、共通メモリＣＭ
へのアクセス（２）を個別メモリＭＭ （４）へのアク
セスへ切替えることによシ運転を続行可能とする。
尚、共通メモリの障害（２重系の鳩舎は２重系と吃に障
害となっ九とき）は、ページ単位であっても、全ベージ
障害であっても、個別メモリの空ページ量に制御される
だ叶であシ、本発明による効果は変わらない。
害となっ九とき）は、ページ単位であっても、全ベージ
障害であっても、個別メモリの空ページ量に制御される
だ叶であシ、本発明による効果は変わらない。
また上記説明では、メモリ領斌を所定メモリ量毎に分１
’ｌしたページ構成を取るが、所定のメモリブロックを
指定できるものであれば。
’ｌしたページ構成を取るが、所定のメモリブロックを
指定できるものであれば。
本ページアドレス形式に限られるものではないつ
また、各制御装置ＣＣ０，ＣＣ，系がさらに二重化され
ていても本発明の効果にかわりけない。
ていても本発明の効果にかわりけない。
（７）発明の詳細
な説明し九ように、本発明によれば、共通メモリの代替
メモリ領琥を個別メモリに備えることによ〕、ページ制
御レジスタ指定を変艶するだけで、共通メモリの２１Ｌ
陣書時にもシステムダウンすることなく運転を続行でき
、システムの信頼度が向上する。また、運転継続のため
の特殊なフォールパック処理（４１能はある程度落して
も処理継続させる）プログラムを用意し、共通メモリへ
のアク七スを停止させ、通常時と別動作をさせるような
労力を全く要すことなく、共通メモリ２重障害時にも、
通常プログラムをそのｉｔ動作
メモリ領琥を個別メモリに備えることによ〕、ページ制
御レジスタ指定を変艶するだけで、共通メモリの２１Ｌ
陣書時にもシステムダウンすることなく運転を続行でき
、システムの信頼度が向上する。また、運転継続のため
の特殊なフォールパック処理（４１能はある程度落して
も処理継続させる）プログラムを用意し、共通メモリへ
のアク七スを停止させ、通常時と別動作をさせるような
労力を全く要すことなく、共通メモリ２重障害時にも、
通常プログラムをそのｉｔ動作
第１図は本発明に係るシステム構成図、第２図は本発明
のシステム運転方式を説明する構成図である。 ＣＭｏ、ＣＭ、 ｌ共通メモリ ＫＭ＠、ＭＭＩ Ｈ個
別メモリ ＣＣｅ、ＣＣ，＋制御装置 ＰＣＲｏ、ＰＣ
Ｒ。 暮ベージコントロールレジスタ 秦 １目 審 ２ 目
のシステム運転方式を説明する構成図である。 ＣＭｏ、ＣＭ、 ｌ共通メモリ ＫＭ＠、ＭＭＩ Ｈ個
別メモリ ＣＣｅ、ＣＣ，＋制御装置 ＰＣＲｏ、ＰＣ
Ｒ。 暮ベージコントロールレジスタ 秦 １目 審 ２ 目
Claims (1)
- 共通メモリと個別メモリとを備えるマルチプロセッサシ
ステムにおいて、前記共通メモリと前記個別メモリは、
所定のメモリ領域に分割されたブロックで構成され、制
御側にはアクセスすべき該ブロックを指定する手段を備
え、前記共通メモリ障害時に障害の発生し喪メモリブロ
ック或いは共通メモリ全斌を前記個別メモリの空領域に
移し、制御側は前記共通メモリに代えて前記個別メモリ
のメモリブロックを指定することを特徴とするシステム
運転方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052974A JPS58169662A (ja) | 1982-03-31 | 1982-03-31 | システム運転方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052974A JPS58169662A (ja) | 1982-03-31 | 1982-03-31 | システム運転方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58169662A true JPS58169662A (ja) | 1983-10-06 |
| JPH0361216B2 JPH0361216B2 (ja) | 1991-09-19 |
Family
ID=12929862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052974A Granted JPS58169662A (ja) | 1982-03-31 | 1982-03-31 | システム運転方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169662A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251744B1 (en) * | 2004-01-21 | 2007-07-31 | Advanced Micro Devices Inc. | Memory check architecture and method for a multiprocessor computer system |
| GB2458711A (en) * | 2008-03-26 | 2009-09-30 | Symbian Software Ltd | Replacing bad blocks in a main partition of memory with blocks from a secondary partition which can be used as a swap partition |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143653A (ja) * | 1974-10-11 | 1976-04-14 | Fujitsu Ltd | Akusesuseigyohoshiki |
-
1982
- 1982-03-31 JP JP57052974A patent/JPS58169662A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143653A (ja) * | 1974-10-11 | 1976-04-14 | Fujitsu Ltd | Akusesuseigyohoshiki |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251744B1 (en) * | 2004-01-21 | 2007-07-31 | Advanced Micro Devices Inc. | Memory check architecture and method for a multiprocessor computer system |
| GB2458711A (en) * | 2008-03-26 | 2009-09-30 | Symbian Software Ltd | Replacing bad blocks in a main partition of memory with blocks from a secondary partition which can be used as a swap partition |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0361216B2 (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090327603A1 (en) | System including solid state drives paired with hard disk drives in a RAID 1 configuration and a method for providing/implementing said system | |
| US6591335B1 (en) | Fault tolerant dual cache system | |
| JPS58169662A (ja) | システム運転方式 | |
| Grossman | Evolution of the DASD storage control | |
| US20080313413A1 (en) | Method and Device for Insuring Consistent Memory Contents in Redundant Memory Units | |
| JPH07121315A (ja) | ディスクアレイ | |
| JPH02294723A (ja) | 補助記憶装置の２重化制御方法 | |
| JPS62226500A (ja) | メモリアクセス方式 | |
| JPS6134645A (ja) | 二重化メモリ制御方式 | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| JP2003208358A (ja) | 情報処理装置 | |
| JP4146045B2 (ja) | 電子計算機 | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPH08179994A (ja) | コンピュータシステム | |
| JP3817818B2 (ja) | 二重化ボリュームの等価性保証処理装置および二重化ボリュームの等価性保証処理方法 | |
| JPH083807B2 (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPH0744331A (ja) | ディスクアレイ装置およびその制御方法 | |
| KR100331042B1 (ko) | 통신시스템에서의 이중화 저장장치 | |
| JPH0727468B2 (ja) | 二重化情報処理装置 | |
| JPH0635747A (ja) | デバッグ支援装置 | |
| JPH0795311B2 (ja) | 二重化処理装置 | |
| JPH03231338A (ja) | メモリダンプ領域管理方式 | |
| Sicola | The architecture and design of HS-series StorageWorks Array Controllers | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPS61147344A (ja) | 電子計算機システム |