JPS59180897A - バツテリバツクアツプメモリの二重化方式 - Google Patents
バツテリバツクアツプメモリの二重化方式Info
- Publication number
- JPS59180897A JPS59180897A JP58053620A JP5362083A JPS59180897A JP S59180897 A JPS59180897 A JP S59180897A JP 58053620 A JP58053620 A JP 58053620A JP 5362083 A JP5362083 A JP 5362083A JP S59180897 A JPS59180897 A JP S59180897A
- Authority
- JP
- Japan
- Prior art keywords
- bram
- data
- memory
- double structure
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、電源断時に揮発性メモリのデータを保持する
ために専用のバッテリでバックアップしているメモリ部
をオンライン中でも取外し可能なメモリ装置で二重化す
る方式に関し、特に、ノタックアッゾメモリ部の入替え
、変更を容易化するとともに、・ぐツクアッグメモリ部
のデータが破壊された場合にもデータの自動修復が可能
にしたパックアップメモリ二重化方式に関する。
ために専用のバッテリでバックアップしているメモリ部
をオンライン中でも取外し可能なメモリ装置で二重化す
る方式に関し、特に、ノタックアッゾメモリ部の入替え
、変更を容易化するとともに、・ぐツクアッグメモリ部
のデータが破壊された場合にもデータの自動修復が可能
にしたパックアップメモリ二重化方式に関する。
従来技術と問題点
従来、磁気テープ（ＭＴ）、フロッピディスク（ＦＰＤ
）等の外部ファイル装置を偏見ていないシステムにお
いては、一般にプログラム、固定データ等は、読出し専
用メモリ（ＲＯＭ ）に収容し、可変データ、ワークエ
リア、バッファデータ等は、ランダムアクセスメモリ（
ＲＡＭ ） Ｋ収容するメモリ構成が用いられる。ＲＡ
Ｍに収容されるデータの内で、特に重要な可変データは
、゛電源断時においてもデータ保持できるように専用の
バッテリでバックアップされている。
）等の外部ファイル装置を偏見ていないシステムにお
いては、一般にプログラム、固定データ等は、読出し専
用メモリ（ＲＯＭ ）に収容し、可変データ、ワークエ
リア、バッファデータ等は、ランダムアクセスメモリ（
ＲＡＭ ） Ｋ収容するメモリ構成が用いられる。ＲＡ
Ｍに収容されるデータの内で、特に重要な可変データは
、゛電源断時においてもデータ保持できるように専用の
バッテリでバックアップされている。
ところが、従来のバッテリバックアップＲＡＭ（以下Ｂ
ＲＡＭと略す）は、オンライン中取外し不可である一重
システムであり、他のマシン上でオフラインに作成され
た可変データとのオンライン中の交換が不可能であり、
また、可変データの破壊時のイ６復に長時間を要するな
ど、外部ファイル装置を具備していないことによる問題
がある。
ＲＡＭと略す）は、オンライン中取外し不可である一重
システムであり、他のマシン上でオフラインに作成され
た可変データとのオンライン中の交換が不可能であり、
また、可変データの破壊時のイ６復に長時間を要するな
ど、外部ファイル装置を具備していないことによる問題
がある。
発明の目的
本発明の目的は、ＢＲＡＭを取外し可能な二重化構成と
することによシ、予備系のＢＲＡＭ’ｉ他のものと交換
後、その内容データを常用系のＤＲＡＭにデータ転送す
るかまたは常用軍−と予備系を切替えることによりＢＲ
ＡＭ部のデータのオンライン交換を可能とすること、お
よび、予備系と常用系のＢＲＡＭデータの内容を等しく
しておき、常用系ＢＲＡＭのデータ破壊時に予備系ＢＲ
ＡＭのデータにより自動修復可能とすることにより外部
ファイル装置的機能（セーブ・ロード等）を付加するこ
とにある。
することによシ、予備系のＢＲＡＭ’ｉ他のものと交換
後、その内容データを常用系のＤＲＡＭにデータ転送す
るかまたは常用軍−と予備系を切替えることによりＢＲ
ＡＭ部のデータのオンライン交換を可能とすること、お
よび、予備系と常用系のＢＲＡＭデータの内容を等しく
しておき、常用系ＢＲＡＭのデータ破壊時に予備系ＢＲ
ＡＭのデータにより自動修復可能とすることにより外部
ファイル装置的機能（セーブ・ロード等）を付加するこ
とにある。
発明の構成
本発明においては、揮発性メモリに書込まれたデータを
電源切断時においても尋用バッテリにより保持するよう
にしたバックアップメモリ部を備えたメモリシステムに
おいて、前記バックアップメモリ部を取外し可能な常用
系と予備系を備えた二重化構成とし、前記・々ツクアッ
プメモ９部のデータ内容のオンラインでの入替え並びに
変更、および、データ破壊時のデータ自動修復を行える
ようにしたことを特徴とする、パッテリパックアッノメ
モリの二重化方式が提供される。
電源切断時においても尋用バッテリにより保持するよう
にしたバックアップメモリ部を備えたメモリシステムに
おいて、前記バックアップメモリ部を取外し可能な常用
系と予備系を備えた二重化構成とし、前記・々ツクアッ
プメモ９部のデータ内容のオンラインでの入替え並びに
変更、および、データ破壊時のデータ自動修復を行える
ようにしたことを特徴とする、パッテリパックアッノメ
モリの二重化方式が提供される。
発明の実施例
以下、本発明の詳細な説明する。第１図に不発明を適用
する実施例として電子交換機システムを示す。第１図の
システムは交換ネットワー装置。
する実施例として電子交換機システムを示す。第１図の
システムは交換ネットワー装置。
処理装置ＣＰＵ 、主記憶部ＭＭ、インタフェース制御
装置ＩＦＣ、保守用コンソールＭＣ，インタフェース制
御装置ＩＦＣと保守用コンソールＭＣとを接続する通信
回線Ｔ等から構成される。主記憶部ＭＭは、プログラム
および固定データを収容したＲＯＭ 、可変データおよ
びワークエリア等を収容するＲＡＭ、および、局条件に
依存する局デー′りを収容するＢＲＡＭを有する。この
局データは、保守コンソールＭＣから通信回線Ｔ１イン
タフェース制御装置ＩＦＣを介して入力されるコマンド
等により作成される。電源断においては、ＲＡＭのデー
タは消滅するが、ＢＲＡＭのデータはバッテリでバック
アップされているため通常保持される。また、ＲＯＭの
データは、不揮発メモリであるので当然保持される。従
って、再び電源が投入された時、ＲＯＭに収容されたプ
ログラムが起動され、システムは稼動を開始する。とこ
ろで、従来、ＢＲＡＭは一重であるため、オンライン時
にＢＲＡＭのデータを交換することは不可能であり、ま
た、バッテリの劣化、ソフトウェアのバグ等によ５ＢＲ
ＡＭのデータが破壊された場合に処理に支障をきたすこ
とになシ、ＢＲＡＭデータ修復のために再度、保守コン
ソールＭＣからのコマンドによυデータを作成しなけれ
ばならない。
装置ＩＦＣ、保守用コンソールＭＣ，インタフェース制
御装置ＩＦＣと保守用コンソールＭＣとを接続する通信
回線Ｔ等から構成される。主記憶部ＭＭは、プログラム
および固定データを収容したＲＯＭ 、可変データおよ
びワークエリア等を収容するＲＡＭ、および、局条件に
依存する局デー′りを収容するＢＲＡＭを有する。この
局データは、保守コンソールＭＣから通信回線Ｔ１イン
タフェース制御装置ＩＦＣを介して入力されるコマンド
等により作成される。電源断においては、ＲＡＭのデー
タは消滅するが、ＢＲＡＭのデータはバッテリでバック
アップされているため通常保持される。また、ＲＯＭの
データは、不揮発メモリであるので当然保持される。従
って、再び電源が投入された時、ＲＯＭに収容されたプ
ログラムが起動され、システムは稼動を開始する。とこ
ろで、従来、ＢＲＡＭは一重であるため、オンライン時
にＢＲＡＭのデータを交換することは不可能であり、ま
た、バッテリの劣化、ソフトウェアのバグ等によ５ＢＲ
ＡＭのデータが破壊された場合に処理に支障をきたすこ
とになシ、ＢＲＡＭデータ修復のために再度、保守コン
ソールＭＣからのコマンドによυデータを作成しなけれ
ばならない。
本発明はこのＢＲＡＭを二重化にするとともに、選択制
御によりかかる欠点の解決を図ったものである。
御によりかかる欠点の解決を図ったものである。
第２図は、本発明の一実施例の記憶装置構成を示すもの
で、第１図の処理装置ＣＰＵと記憶装置厩の構成をさら
に詳細に示す。バックアップ用メモリとしては、ＢＲＡ
Ｍす０ 、 ＢＲＡＭ部１１の二重化構成とし一方を常
用系、他方を予備系として１ＩｔｌＪ御される。
で、第１図の処理装置ＣＰＵと記憶装置厩の構成をさら
に詳細に示す。バックアップ用メモリとしては、ＢＲＡ
Ｍす０ 、 ＢＲＡＭ部１１の二重化構成とし一方を常
用系、他方を予備系として１ＩｔｌＪ御される。
処理装置ＣＰＵが処理中にあるとき、ＢＲＡＭ部０．＋
、１の接続状況はレジスタにより知ることができる。
、１の接続状況はレジスタにより知ることができる。
各メモリのアドレス構成は第３図あるいは第４図に示す
構成がとられる。第３図において、ＲＯＭ 。
構成がとられる。第３図において、ＲＯＭ 。
ＲＡＭ 、 ＢＲＡＭ部０ 、 ＢＲＡＭ部１の夫々の
アドレス領域ａ、ｂ、ｃ、ｄは別にのアドレスが付与さ
れる。
アドレス領域ａ、ｂ、ｃ、ｄは別にのアドレスが付与さ
れる。
ここでＤＲＡＭ＝＃−０が取外し不可でＢ ＲＡＭ＋
１が取外し可能な場合、ＢＲＡＭす１からＭＣのコマン
ド制御によシＢＲＡＭ＝ｌｌ−０にデータ転送を行ない
ＢＲＡＭ部０ 。
１が取外し可能な場合、ＢＲＡＭす１からＭＣのコマン
ド制御によシＢＲＡＭ＝ｌｌ−０にデータ転送を行ない
ＢＲＡＭ部０ 。
ＢＲＡＭ部 １ともに同じ内容となるように制御される
。
。
この場合ＣＰＵの制御上ではＢ ＲＡＭす０．Ｂ肺、Ｍ
＋１を意識することなく可能となる。
＋１を意識することなく可能となる。
かかるシステムにおけるＢＲＡＭのデータ交換処理は、
例えば次のように行われる。まず、保守コンソールＭＣ
からのコマンドにより予備系となったＢＲＡＭ部１に対
してＣＰＵからのアクセス禁止を宣１し、ＢＲＡＭ部１
をシステムから取り外す。（こ −のとき、ＢＲＡＭ部
１は未実装状態となる）。次に新 −データが設定され
たＢＲＡＭす１を装着し、ＭＣからのコマンド入力等に
よりアクセス禁止を解除した後、ＢＲＡＭ≠１．ΦＯの
データ入替えをコマンド等により要求する。これによ５
ＢＲＡＭｉからＢＲＡＭ４＝０にデータが転送され、
ＲＡＭデーメおよびハードウェアを初期設定した後、瞬
時にて新ＢＲＡＭデータにて稼動が開始される。尚、Ｂ
ＲＡＭ＋ １の交換中は、現用として接続されている。
例えば次のように行われる。まず、保守コンソールＭＣ
からのコマンドにより予備系となったＢＲＡＭ部１に対
してＣＰＵからのアクセス禁止を宣１し、ＢＲＡＭ部１
をシステムから取り外す。（こ −のとき、ＢＲＡＭ部
１は未実装状態となる）。次に新 −データが設定され
たＢＲＡＭす１を装着し、ＭＣからのコマンド入力等に
よりアクセス禁止を解除した後、ＢＲＡＭ≠１．ΦＯの
データ入替えをコマンド等により要求する。これによ５
ＢＲＡＭｉからＢＲＡＭ４＝０にデータが転送され、
ＲＡＭデーメおよびハードウェアを初期設定した後、瞬
時にて新ＢＲＡＭデータにて稼動が開始される。尚、Ｂ
ＲＡＭ＋ １の交換中は、現用として接続されている。
ＢＲＡＭ≠０によりシステムは動作している。
次に、ＢＲＡＭデータ修復処理について説明する。
まず、ＢＲＡＭ４Ｈに対してＭＣからのコマンドにょ９
または周期的にＢＲＡＭ＋Ｏのデータを転送することに
より、常にＢＲＡＭすＯのデータと等しくすることがで
きる。バッテリの劣化、ソフトウェアのバグ等によｆ）
ＢＲＡＭ＋Ｏのデータが破壊され、それによりシステ
ム障害が発生した場合に、自動的にＢ ＲＡＭ＋ １の
データをＢＲＡＭ≠０に転送し、システムは瞬時にて稼
動再開が可能となる。
または周期的にＢＲＡＭ＋Ｏのデータを転送することに
より、常にＢＲＡＭすＯのデータと等しくすることがで
きる。バッテリの劣化、ソフトウェアのバグ等によｆ）
ＢＲＡＭ＋Ｏのデータが破壊され、それによりシステ
ム障害が発生した場合に、自動的にＢ ＲＡＭ＋ １の
データをＢＲＡＭ≠０に転送し、システムは瞬時にて稼
動再開が可能となる。
前述のように、この実施例においては、外部ファイル装
置を具備しなくとも、局データのセーブ、ロード等を実
現できる。
置を具備しなくとも、局データのセーブ、ロード等を実
現できる。
本発明の第２の実施例としてのＢＲＡＭの二重化方式が
第４図に示される。第４図のシステムは、第３図のシス
テムと異なシ、常備系ＤＲＡＭ＋０も予備系ＢＲＡＭ豐
１と同様取外し可能に構成され、ＢＲＡＭ＋０とＢＲＡ
Ｍ＋ １に同一のアドレスが割付けられＣＰＵからＢＲ
ＡＩＭ＋ＯとＢＲＡＭす１を同時にまたは選択的にアク
セスすることが可能である。この場合、ＢＲＡＭ４ＰＯ
とＢＲＡＭ＋１のアクセスの切替えはＣＰＵレソスタＲ
ＥＧにＢＲＡＭ番号を格納することによシッフトウエア
的に行うことも可能であシ、またＭＣからのコマンドに
より行うことも可能である。第４図のシステムにおいて
は、第３図のシステムで述べた効果に加えて、ＢＲＡＭ
ΦＯにハードウェア障害がある場合にもＢＲＡＭ＋１で
処理することが可能であり、また、ＢＲＡＭ＋０とＢＲ
ＡＭ＋１のどちらでもアクセス可能であるためデータ交
換または修復時にアクセス先を切替えるのみで良い等の
効果がある。
第４図に示される。第４図のシステムは、第３図のシス
テムと異なシ、常備系ＤＲＡＭ＋０も予備系ＢＲＡＭ豐
１と同様取外し可能に構成され、ＢＲＡＭ＋０とＢＲＡ
Ｍ＋ １に同一のアドレスが割付けられＣＰＵからＢＲ
ＡＩＭ＋ＯとＢＲＡＭす１を同時にまたは選択的にアク
セスすることが可能である。この場合、ＢＲＡＭ４ＰＯ
とＢＲＡＭ＋１のアクセスの切替えはＣＰＵレソスタＲ
ＥＧにＢＲＡＭ番号を格納することによシッフトウエア
的に行うことも可能であシ、またＭＣからのコマンドに
より行うことも可能である。第４図のシステムにおいて
は、第３図のシステムで述べた効果に加えて、ＢＲＡＭ
ΦＯにハードウェア障害がある場合にもＢＲＡＭ＋１で
処理することが可能であり、また、ＢＲＡＭ＋０とＢＲ
ＡＭ＋１のどちらでもアクセス可能であるためデータ交
換または修復時にアクセス先を切替えるのみで良い等の
効果がある。
更に、上記の実施例以外にも、主記憶部ＭＭをすべて二
重化しＢＲＡＭのみを取外し可能とした場合にも、また
は、ＢＲＡＭを固定状態で二重化した場合にも、本発明
の範囲に含まれるものである。
重化しＢＲＡＭのみを取外し可能とした場合にも、また
は、ＢＲＡＭを固定状態で二重化した場合にも、本発明
の範囲に含まれるものである。
発明の効果
本発明によれば、ノぐツテリバックアップＲＡＭを二重
化することによりそのデータ内容の入替え、変更および
修復が容易化できるので、外部ファイル装置を付加した
場合と同様の効果が得られる。
化することによりそのデータ内容の入替え、変更および
修復が容易化できるので、外部ファイル装置を付加した
場合と同様の効果が得られる。
第１図は、従来のバッテリ・ぐツクアップメモリを含む
システム構成を示し、 第２図は、本発明の実施例としての・々ツテリバックア
ップメモリの二重化方式を説明するシステム構成を示し
、 第３図は、本発明の第１の実施例としてのバッテリバッ
クアップメモリの二重化方式を用いたメモリ構成を示し
、 第４図は、本発明の第２の実施例としてのバッテリバッ
クアップメモリの二重化方式を用いたメモリ構成を示す
。 （符号の説明） ＭＭ・・・主記憶部、ＲＯＭ・・・絖出し専用メモリ、
ＲＡＭ−・・ランダムアクセスメモリ、ＢＲＡＭ≠０
、 ＢＲＡＭ＋ １・・・バッテリバックアップメモリ
、ＣＰＵ・・・処理装置、ＭＣ・・・保守コンソール、
ＲＥＧ・・・メモリ切替えレソスタ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）辛 男 弁理士 山 口 昭 之
システム構成を示し、 第２図は、本発明の実施例としての・々ツテリバックア
ップメモリの二重化方式を説明するシステム構成を示し
、 第３図は、本発明の第１の実施例としてのバッテリバッ
クアップメモリの二重化方式を用いたメモリ構成を示し
、 第４図は、本発明の第２の実施例としてのバッテリバッ
クアップメモリの二重化方式を用いたメモリ構成を示す
。 （符号の説明） ＭＭ・・・主記憶部、ＲＯＭ・・・絖出し専用メモリ、
ＲＡＭ−・・ランダムアクセスメモリ、ＢＲＡＭ≠０
、 ＢＲＡＭ＋ １・・・バッテリバックアップメモリ
、ＣＰＵ・・・処理装置、ＭＣ・・・保守コンソール、
ＲＥＧ・・・メモリ切替えレソスタ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）辛 男 弁理士 山 口 昭 之
Claims (1)
- 揮発性メモリに書込まれたデータを電源切断時において
も専用バッテリにより保持するようにしたバックアップ
メモリ部を備えたメモリシステムにおいて、前記バック
アップメモリ部を常用系と予備系を備えた二重化構成と
し、前記バックアップメモリ部のデータ内容のオンライ
ンでの入替え並びに変更、および、データ破壊時のデー
タ自動修復を行えるようにしたことを特徴とする、バッ
テリバックアップメモリの二重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053620A JPS59180897A (ja) | 1983-03-31 | 1983-03-31 | バツテリバツクアツプメモリの二重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053620A JPS59180897A (ja) | 1983-03-31 | 1983-03-31 | バツテリバツクアツプメモリの二重化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59180897A true JPS59180897A (ja) | 1984-10-15 |
Family
ID=12947944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58053620A Pending JPS59180897A (ja) | 1983-03-31 | 1983-03-31 | バツテリバツクアツプメモリの二重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59180897A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240351A (ja) * | 1985-04-17 | 1986-10-25 | Nec Corp | 半導体記憶装置 |
| JPS61243548A (ja) * | 1985-04-22 | 1986-10-29 | Nec Corp | デ−タ記憶装置 |
| JPS61253563A (ja) * | 1985-05-02 | 1986-11-11 | Nec Corp | 半導体記憶装置 |
| JPH023819A (ja) * | 1987-12-24 | 1990-01-09 | Heidelberger Druckmas Ag | 印刷機の電子システムにおけるデータを保護する装置および方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137521U (ja) * | 1976-04-10 | 1977-10-19 | ||
| JPS5332915A (en) * | 1976-09-08 | 1978-03-28 | Koyo Sangyo Co | Interior material |
-
1983
- 1983-03-31 JP JP58053620A patent/JPS59180897A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137521U (ja) * | 1976-04-10 | 1977-10-19 | ||
| JPS5332915A (en) * | 1976-09-08 | 1978-03-28 | Koyo Sangyo Co | Interior material |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240351A (ja) * | 1985-04-17 | 1986-10-25 | Nec Corp | 半導体記憶装置 |
| JPS61243548A (ja) * | 1985-04-22 | 1986-10-29 | Nec Corp | デ−タ記憶装置 |
| JPS61253563A (ja) * | 1985-05-02 | 1986-11-11 | Nec Corp | 半導体記憶装置 |
| JPH023819A (ja) * | 1987-12-24 | 1990-01-09 | Heidelberger Druckmas Ag | 印刷機の電子システムにおけるデータを保護する装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3772369B2 (ja) | 記憶サブシステム | |
| JPH0420493B2 (ja) | ||
| US6654880B1 (en) | Method and apparatus for reducing system down time by restarting system using a primary memory before dumping contents of a standby memory to external storage | |
| JPH05233162A (ja) | データ退避方式および保守機能を備えたデータ処理システム | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| JP2006260141A (ja) | 記憶システムの制御方法、記憶システム、記憶制御装置、記憶システムの制御プログラム、情報処理システム | |
| JP2006114064A (ja) | 記憶サブシステム | |
| JPH07121315A (ja) | ディスクアレイ | |
| JPS5831651A (ja) | 電子交換機の再開処理方式 | |
| JPH0616258B2 (ja) | 二重化デイスク制御方法 | |
| JPH05100801A (ja) | デイスクサブシステムの高信頼化方式 | |
| JPH10133926A (ja) | ミラー化ディスク復旧方法と復旧システム | |
| JPH07281933A (ja) | 計算機システム | |
| JPH02297237A (ja) | 電子計算機システムの自動再起動装置 | |
| JPS59214397A (ja) | 呼情報救済方式 | |
| JPS61193591A (ja) | 主記憶装置の障害処理方式 | |
| JPH06259274A (ja) | 二重系システム | |
| JPS6129025B2 (ja) | ||
| JP3463696B2 (ja) | オンラインガーベッジコレクション処理方法 | |
| JPH0695974A (ja) | メモリ保護方式 | |
| JP2001084179A (ja) | 自動バックアップシステム及び自動バックアッププログラムを記録した記録媒体 | |
| JPH02263251A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JPH04273516A (ja) | 磁気ディスク装置 | |
| JPH02118745A (ja) | メモリバックアップ装置 | |
| JPH03101554A (ja) | 障害情報通知方式 |