JPH0695974A - メモリ保護方式 - Google Patents

メモリ保護方式

Info

Publication number
JPH0695974A
JPH0695974A JP4241799A JP24179992A JPH0695974A JP H0695974 A JPH0695974 A JP H0695974A JP 4241799 A JP4241799 A JP 4241799A JP 24179992 A JP24179992 A JP 24179992A JP H0695974 A JPH0695974 A JP H0695974A
Authority
JP
Japan
Prior art keywords
processor
active
memory
main memory
standby
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4241799A
Other languages
English (en)
Inventor
Tsuratoshi Nakano
連利 中野
Atsushi Fujihira
淳 藤平
Hiroshi Miyamoto
央 宮本
Yozo Igi
洋三 井木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4241799A priority Critical patent/JPH0695974A/ja
Publication of JPH0695974A publication Critical patent/JPH0695974A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 二重化されたプロセッサの各々に付属した主
メモリのメモリ保護方式に関し、プロセッサ障害が発生
しても二重化プロセッサシステム全体としての再開処理
が迅速に行えるようにする。 【構成】 現用系及び予備系の主メモリに対して現用系
プロセッサがコピーモードで動作している時に、現用系
プロセッサからの書込を禁止すべき予備系主メモリ領域
への書込が発生した場合、この書込発生を検出して予備
系又は両方の系のプロセッサに障害発生を通知して再開
処理を実行する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はメモリ保護方式に関し、
特に二重化されたプロセッサの各々に付属した主メモリ
の保護方式に関するものである。
【0002】プロセッサの暴走障害等を救済するため、
現用系及び予備系の二重化されたプロセッサを用いるシ
ステムにおいては、現用系のプロセッサシステムから予
備系のプロセッサシステムに切り替えた時にすぐに動作
が出来るようにするため、常に現用系及び予備系の主メ
モリに同じデータを書き込む、いわゆるコピーモードが
実行されるが、このようなコピーモード動作中における
主メモリのデータ破壊を保護するためのメモリ保護方式
が必要になっている。
【0003】
【従来の技術】図11は従来よりよく用いられている二
重化構成されたプロセッサシステムを示しており、図
中、1は現用系のプロセッサ、2は予備系のプロセッサ
であり、それぞれファームウェアを内蔵している。
【0004】この様なプロセッサ1,2はそれぞれバス
を介して主メモリ3,4並びにI/O装置5,6に接続
されており、I/O装置5,6はそれぞれ補助記憶装置
としてのドラム7,8に接続されている。尚、後述する
ようにこの現用系と予備系は、切替え可能になってい
る。また、現用系のバスのみが太線で示されている。
【0005】図12は図11に示した様な従来例のプロ
セッサシステムの動作を説明するためのフローチャート
図であり、まず、初期立ち上げにおいては、現用系プ
ロセッサ1内のファームウェアによりコピーモードが設
定され、主メモリ3,4をクリアすると共に、I/O装
置5,6を介してドラム7,8に格納されたシステムプ
ログラムを主メモリ3,4にロードし、システムプログ
ラムへ移行させる。
【0006】そして、このシステムプログラムにより現
用系プロセッサ1は、各種の初期設定を行うと共に目的
プログラム(オブジェクトプログラム)を起動する。
【0007】次に通常運用状態においては、現用系プ
ロセッサ1がコピーモードにより現用系の主メモリ3に
データを書き込むと共に予備系の主メモリ4にもデータ
の書込を行う。
【0008】この様なプロセッサから主メモリへの書込
においは特に主メモリ3,4におけるプログラム領域等
の所定の書込禁止領域Rに対しては書込を禁止する必要
があり、このため図13に示すようにメモリ保護のため
メモリ保護キーが従来より用いられている。
【0009】即ち、図13において、現用系プロセッサ
1(又は予備系プロセッサ2)のプログラムカウンタP
C内にプロテクトキー(図14参照)を設け、このプロ
テクトキーと共に主メモリ3,4における予め決められ
た各メモリ領域を指定するためのアドレス信号をプロセ
ッサ1から主メモリ3,4に与える。
【0010】主メモリ3,4は、メモリキー回路11と
キーマッチ回路12とライト抑止回路13とが設けられ
ており、アドレス信号を受けたメモリキー回路11では
それに対応するメモリキーがプロテクトキーと共にキー
マッチ回路12に出力される。このキーマッチ回路12
では、プロテクトキーとメモリキーとを照合してキーマ
ッチ条件が成立しているかどうかを判定し、キーマッチ
条件が成立したときだけライト抑止回路13を開き、プ
ロセッサ1からのライト信号を主メモリ3,4のメモリ
制御部(図示せず)へ与えて、そのアドレスに対応した
メモリ領域にデータの書込を行うように保護を行ってい
る。
【0011】図15は、キーマッチ回路12の従来のキ
ーマッチ条件を示したもので、この条件においてMはキ
ーマッチ条件が成立したことを示し、×印はキーマッチ
条件が不成立であり書込が出来ない状態となっているこ
とを示している。
【0012】即ち、プロセッサ1より送出されるプロテ
クトキーと主メモリ3,4に保持されているメモリキー
とを照合して条件が成立した場合のみ主メモリ3,4へ
の書込を許可するものであり、図示のようにプロテクト
キーが「00」の時は優先度が最も高く、メモリキー
(即ち、アドレス信号)がどの様な場合であっても書込
を行うことを示しており、プロテクトキーが「11」の
時にはメモリキーが「11」の時のみ主メモリ3,4へ
の書込を行う最も優先度の低い成立条件となっている。
【0013】
【発明が解決しようとする課題】この様な通常運用状態
のメモリコピーモードで動作中においては、現用系プ
ロセッサ1の障害により主メモリ3,4の内容を破壊す
ることがある。
【0014】例えば、プロテクトキーが「01」であ
り、本来アドレス信号がメモリキー「00」に対応して
おり、キーマッチ条件が不成立であるにも関わらず、ア
ドレス信号のエラーによりメモリキーが「01」に化け
てしまった様な場合にはキーマッチ回路12はキーマッ
チ条件不成立となり、ライト抑止回路13を抑止しない
ため主メモリ3,4の書込禁止領域Rへの書込を行って
しまうことになる。
【0015】このような書込禁止領域がデータ領域の場
合には、破壊したデータを破棄することで再開すること
が出来るが、プログラム領域の場合には次のような問題
が生ずる。
【0016】即ち、図12に戻って、通常運用状態で
あってもプログラム破壊領域を実行してしまうことにな
る。この結果、障害処理としては現用系プロセッサ1
においてプログラム暴走が発生し、そのウォッチドッグ
タイマがオバーフローすることによるEMA起動(これ
はハードウエアーのリセット処理に相当する)が実行さ
れ、プロセッサの切替を行い、目的プログラムの再起動
が行われる。
【0017】そして、通常運用状態に移行すると、予
備系プロセッサ2は、やはり上記のプログラム破壊領域
を実行してしまうので、再び障害処理が必要となり、
プログラム暴走及びウォッチドッグタイマオーバーフロ
ーによるEMA起動が生じて再びプロセッサの切替が行
われ、この後、プロセッサ1も同様にしてEMA起動が
行われるため、また再びプロセッサの切替が行われてし
まう。
【0018】この様にしてプロセッサの切替を行っても
プログラムが破壊されているため再開は不可能となり、
補助記憶装置7,8からのシステムプログラムを再ロー
ドして初期化を行い、目的プログラムの起動を行うとい
う再開処理が必要となり、通常運用状態に至るために
は長い処理中断時間が必要となってしまうという問題が
あった。
【0019】従って本発明は二重化されたプロセッサの
各々に付属した主メモリのメモリ保護方式において、プ
ロセッサ障害が発生しても二重化プロセッサシステム全
体としての再開処理が迅速に行えるようにすることを目
的とする。
【0020】
【課題を解決するための手段及び作用】上記の目的を達
成するため本発明に係るメモリ保護方式においては図1
(a) に原理的に示すように、主メモリ3,4に対して現
用系プロセッサ1がコピーモードで動作しているとき
に、主メモリ3,4には図示の様に書込禁止領域Rが含
まれているとする。
【0021】そして、現用系プロセッサ1からこれらの
書込禁止領域3に書込が発生した場合、現用系の主メモ
リ3においては書込を許容してしまうことになるが、予
備系の主メモリ4においては、そのような他の系である
現用系プロセッサからの書込は禁止するものとし、且つ
この書込発生を検出し、このことを両方のプロセッサ
1,2に障害発生通知を行う。これによりプロセッサ
1,2が直ちに現用系と予備系との切替を行って再開処
理を実行することが出来る。
【0022】従って、この様にして再開してプロセッサ
2が現用系となり、プロセッサ1が予備系となる図1
(b) に示されるような状態においては、現用系プロセッ
サ2はやはりメモリコピーモードで主メモリ4,3に対
して書込動作を行うが、この時には、主メモリ4の書込
禁止領域Rは破壊されていないので、正常な動作を再開
するまでの時間は短くて済むこととなる。
【0023】また、上記の様に障害発生通知が予備系の
主メモリから両方のプロセッサに対してではなく予備系
のプロセッサに対してなされた場合には、現用系プロセ
ッサが予備系プロセッサからの正常確認通信要求に応答
して自己の正常性を確認出来た場合にはその現用系プロ
セッサが予備系の主メモリをコピーすることにより現用
系の主メモリの破壊領域の修復を行って通常処理を継続
し、確認出来なかった場合には直ちにプロセッサを切り
換えて再開処理を実行することも出来る。
【0024】また、予備系プロセッサが現用系プロセッ
サからの正常確認通信を受信して現用系プロセッサの正
常性を確認出来た場合には、現用系プロセッサが予備系
の主メモリをコピーすることにより現用系の主メモリの
破壊領域の修復を行って通常処理を継続し、現用系プロ
セッサの正常性を確認出来なかった場合には直ちにプロ
セッサを切り替えて再開処理を実行することも可能であ
る。
【0025】
【実施例】図2は、本発明に係るメモリ保護方式におけ
る主メモリの実施例を示したもので、この実施例と図1
3に示した従来例との差異は、現用系プロセッサ1から
与えられるアドレス信号に対応して出力されるメモリキ
ー(2ビット)に加えて他系書込禁止ビット(1ビッ
ト)がキーマッチ回路12に入力信号として追加されて
いる点であり、この他系書込禁止ビットとしては予備系
プロセッサから与えられる現用/予備系指定信号が用い
られている。
【0026】また、図3及び図4はそれぞれキーマッチ
回路12のキーマッチ条件(その1)及び(その2)を
示したもので、この実施例では、メモリキーが「00」
であり且つ自分が予備系の主メモリである時(図3の場
合には他系書込禁止ビットが“1”の時;図4の場合に
は他系書込禁止ビットが“0”の時)には他の系からの
アクセスであるとして例え最も優先度の高いプロテクト
キー「00」が入力されたときでもキーマッチ条件不成
立として書込を禁止するようにしている。
【0027】即ち、図15の従来のキーマッチ条件で
は、メモリキーが「00」の時にはプロテクトキーが
「00」であれば現用系又は予備系に関わらずキーマッ
チ条件成立として書込を行うが、図3及び図4に示す実
施例の場合には、更に追加の他系書込禁止ビット(系指
定信号)をキーマッチ回路12に与えることにより、他
系からの書込については禁止を行い、自系プロセッサか
らの書込のみ許可するようにしている。
【0028】上記のようなキーマッチ条件を備えた二重
化プロセッサシステムの実施例が図5に示されており、
この図5の実施例の動作を図6のフローチャートを参照
して以下に説明する。
【0029】まず、初期立ち上げは図12に示した従
来例の動作と全く同様にして行われ、次の通常運用状態
において現用系プロセッサ1に障害が発生した場合
(a)には、現用系プロセッサ1は現用系主メモリ3に
対して書込禁止領域Rであっても異常データの書込を行
うが、予備系の主メモリ4においてはそのキーマッチ回
路12が図3または図4に示す様な条件に従って書込禁
止領域Rへの書込を許可しないので、この予備系主メモ
リ4はプログラムの破壊から免れることが出来る。
【0030】そしてこの時、予備系主メモリ4は他系書
込禁止キーの障害検出が行われたとして図5に示す様に
両方のプロセッサ1,2に対して障害発生通知(b)を
与える。
【0031】これにより両方のプロセッサ1,2に割込
が発生してEMA起動が行われ、プロセッサ1,2の切
替が行われると共に、目的プログラムの再起動が実行さ
れる。
【0032】そして、今度は現用系となったプロセッサ
2が主メモリ4,3に対して通常運用状態を実行する
ので、プロセッサ2は障害箇所を保守・復旧させること
が出来る。
【0033】図7は、図5に示した実施例(その1)の
変形例を示したもので、この図7の実施例の動作を図8
のフローチャートを参照して以下に説明すると、初期立
ち上げ及び通常運用状態は図5及び図6の実施例と
同様であるが、障害処理においては予備系の主メモリ
4は予備系プロセッサ2のみに対して割込(b)を行
う。
【0034】すると、この予備系プロセッサ2は現用系
プロセッサ1に対して正常性確認通信(c)を行う。こ
れは、現用系プロセッサ1が正常であるか否かを予備系
プロセッサ2が確かめる動作である。
【0035】現用系プロセッサ1の応答(d)の結果、
現用系プロセッサ1が異常応答するか又は全く応答しな
い様な場合には、予備系プロセッサ2は現用系プロセッ
サ1に対してEMA起動を行い、且つ予備系プロセッサ
を現用系プロセッサに切り替えて目的プログラムの再起
動を実行する。
【0036】また、現用系プロセッサ1から正常な応答
があった時には、予備系プロセッサ2は予備系主メモリ
4から現用系主メモリ3へ破壊領域Rのコピー(e)を
実行させ、保守者への通知メッセージを送信する等の処
理を行って通常運用状態への移行する。
【0037】図9は、更に別の実施例(その3)を示し
たものであり、この動作を図10のフローチャートを参
照して説明すると、初期立ち上げ及び通常運用状態
は上記の場合と同様であるが、障害処理においては、
予備系主メモリ4は両方のプロセッサ1,2に対して割
込(b)を与え、これにより予備系プロセッサ2は現用
系プロセッサ1からの通信待ち状態となる。
【0038】その後、現用系プロセッサ1からの応答が
異常であったり全く応答が無いときには図8の実施例と
同様にEMA起動、プロセッサ起動、プロセッサ切替、
及び目的プログラムの再起動を実行し、現用系プロセッ
サ1の応答が正常であった時には、現用系プロセッサ1
から予備系プロセッサ2へ正常メッセージを送り、図8
と同様に予備系主メモリ4から現用系主メモリ3へ破壊
領域のコピー(e)を実行すると共に保守者への通知メ
ッセージ送信を行って通常運用状態へ移行する。
【0039】
【発明の効果】以上説明したように本発明に係るメモリ
保護方式によれば、現用系及び予備系の主メモリに対し
て現用系プロセッサがコピーモードで動作している時
に、現用系プロセッサからの書込を禁止すべき予備系主
メモリ領域への書込が発生した場合、この書込発生を検
出して予備系又は両方の系のプロセッサに障害発生を通
知して再開処理を実行する様に構成したので、少なくと
も予備系の主メモリのプログラム破壊を未然に防ぐこと
が出来、現用系のプロセッサの異常を迅速に検出すると
共に予備系プロセッサによる処理の再開までの時間を大
幅に短縮することが出来る。
【図面の簡単な説明】
【図1】本発明に係るメモリ保護方式を概念的に説明す
るためのブロック図である。
【図2】本発明に係るメモリ保護方式のメモリ保護キー
の構成例を説明するためのブロック図である。
【図3】本発明に係るメモリ保護方式におけるキーマッ
チ条件(その1)を示した図である。
【図4】本発明に係るメモリ保護方式におけるキーマッ
チ条件(その2)を示した図である。
【図5】本発明に係るメモリ保護方式の実施例(その
1)の構成を示したブロック図である。
【図6】本発明の実施例(その1)の動作を説明する為
のフローチャート図である。
【図7】本発明に係るメモリ保護方式の実施例(その
2)の構成を示したブッロク図である。
【図8】本発明の実施例(その2)の動作を説明する為
のフローチャート図である。
【図9】本発明に係るメモリ保護方式の実施例(その
3)の構成を示したブッロク図である。
【図10】本発明の実施例(その3)の動作を説明する
為のフローチャート図である。
【図11】従来例の構成を示したブロック図である。
【図12】従来例の動作を説明するためのフローチャー
ト図である。
【図13】従来のメモリ保護キーの構成例を示したブッ
ロク図である。
【図14】プロセッサ内のプロテクトキーの構成例を示
した図である。
【図15】従来のキーマッチ条件を示した図である。
【符号の説明】
1 現用系プロセッサ 2 予備系プロセッサ 3 現用系主メモリ 4 予備系主メモリ R 書込禁止領域 11 メモリキー 12 キーマッチ回路 13 ライト抑止回路 図中、同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井木 洋三 神奈川県横浜市港北区新横浜3丁目9番18 号 富士通コミュニケーション・システム ズ株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 二重化されたプロセッサ(1),(2) の各々
    に付属した主メモリ(3),(4) のメモリ保護方式におい
    て、 該主メモリ(3),(4) に対して現用系プロセッサ(1) がコ
    ピーモードで動作している時に、該現用系プロセッサ
    (1) からの書込を禁止すべき予備系主メモリ領域(R) へ
    の書込が発生した場合、該書込発生を検出して両系プロ
    セッサ(1),(2) に障害発生通知し、両系プロセッサ(1),
    (2) が直ちに現用系と予備系とを切り換えて再開処理を
    実行することを特徴としたメモリ保護方式。
  2. 【請求項2】 該障害発生通知が両系プロセッサではな
    く予備系プロセッサに対してなされ、該現用系プロセッ
    サが該予備系プロセッサからの正常確認通信要求に応答
    して自己の正常性を確認出来た場合には該現用系プロセ
    ッサが予備系主メモリをコピーすることにより該現用系
    の主メモリの破壊領域の修復を行って通常処理を継続
    し、確認出来なかった場合には直ちにプロセッサを切り
    換えて再開処理を実行することを特徴とした請求項1に
    記載のメモリ保護方式。
  3. 【請求項3】 予備系プロセッサが現用系プロセッサか
    らの正常確認通信を受信して該現用系プロセッサの正常
    性を確認出来た場合には、該現用系プロセッサが予備系
    主メモリをコピーすることにより該現用系の主メモリの
    破壊領域の修復を行って通常処理を継続し、該現用系プ
    ロセッサの正常性を確認出来なかった場合には直ちにプ
    ロセッサを切り換えて再開処理を実行することを特徴と
    した請求項1に記載のメモリ保護方式。
JP4241799A 1992-09-10 1992-09-10 メモリ保護方式 Withdrawn JPH0695974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4241799A JPH0695974A (ja) 1992-09-10 1992-09-10 メモリ保護方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4241799A JPH0695974A (ja) 1992-09-10 1992-09-10 メモリ保護方式

Publications (1)

Publication Number Publication Date
JPH0695974A true JPH0695974A (ja) 1994-04-08

Family

ID=17079688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4241799A Withdrawn JPH0695974A (ja) 1992-09-10 1992-09-10 メモリ保護方式

Country Status (1)

Country Link
JP (1) JPH0695974A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236611A (ja) * 2000-12-04 2002-08-23 Hitachi Ltd 半導体装置と情報処理システム
JP2008242593A (ja) * 2007-03-26 2008-10-09 Nec Electronics Corp マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス保護方法
JP2013164873A (ja) * 2013-05-27 2013-08-22 Renesas Electronics Corp マルチプロセッサシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236611A (ja) * 2000-12-04 2002-08-23 Hitachi Ltd 半導体装置と情報処理システム
JP2008242593A (ja) * 2007-03-26 2008-10-09 Nec Electronics Corp マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス保護方法
US8893142B2 (en) 2007-03-26 2014-11-18 Renesas Electronics Corporation Multiprocessor system for restricting an access request to a shared resource
JP2013164873A (ja) * 2013-05-27 2013-08-22 Renesas Electronics Corp マルチプロセッサシステム

Similar Documents

Publication Publication Date Title
US6622263B1 (en) Method and apparatus for achieving system-directed checkpointing without specialized hardware assistance
JP4415610B2 (ja) 系切替方法、レプリカ作成方法、及びディスク装置
JPH08263454A (ja) 障害回復処理方法
JPH0420493B2 (ja)
JP2008046685A (ja) 二重化システム及び系切り換え方法
JP3301992B2 (ja) 電源故障対策を備えたコンピュータシステム及びその動作方法
US5742851A (en) Information processing system having function to detect fault in external bus
EP0125797B1 (en) Interrupt signal handling apparatus
JPH0695974A (ja) メモリ保護方式
JPH07121315A (ja) ディスクアレイ
JP2002049509A (ja) データ処理システム
JP2000059981A (ja) ディジタル形保護継電装置
JPS59180897A (ja) バツテリバツクアツプメモリの二重化方式
JP4066950B2 (ja) コンピュータシステムおよびその保守方法
JPH0534877B2 (ja)
JP3103877B2 (ja) 多重構成システムによるプログラム実行方式
JPH07219802A (ja) 2重化制御方式
JPH08220198A (ja) 電池バックアップメモリユニットおよびバックアップ機能試験方法
JP3295689B2 (ja) 情報処理システムの再開処理方式
JP4876662B2 (ja) メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法
JP2005266948A (ja) コアi/oカードを実装したシステムボード
JPH0395634A (ja) 計算機システム再起動制御方式
JPH09128258A (ja) コンピュータシステムの再同期リセット処理方法
JPS585856A (ja) 論理装置のエラ−回復システム
JP2000163276A (ja) ネットワークワイド予備方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130