JP3103877B2 - 多重構成システムによるプログラム実行方式 - Google Patents

多重構成システムによるプログラム実行方式

Info

Publication number
JP3103877B2
JP3103877B2 JP05235579A JP23557993A JP3103877B2 JP 3103877 B2 JP3103877 B2 JP 3103877B2 JP 05235579 A JP05235579 A JP 05235579A JP 23557993 A JP23557993 A JP 23557993A JP 3103877 B2 JP3103877 B2 JP 3103877B2
Authority
JP
Japan
Prior art keywords
master
slave
program
link
link format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05235579A
Other languages
English (en)
Other versions
JPH0764814A (ja
Inventor
昌宏 丸田
Original Assignee
株式会社エヌ・ティ・ティ・データ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エヌ・ティ・ティ・データ filed Critical 株式会社エヌ・ティ・ティ・データ
Priority to JP05235579A priority Critical patent/JP3103877B2/ja
Publication of JPH0764814A publication Critical patent/JPH0764814A/ja
Application granted granted Critical
Publication of JP3103877B2 publication Critical patent/JP3103877B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般にはコンピュータ
システムにおけるプログラム実行方式に関わり、特に、
多重構成のハードウェアシステムを用いて同一業務のプ
ログラムを実行するための方式に関する。
【0002】
【従来の技術】重要な業務を行うコンピュータシステム
では、業務遂行の安全性と信頼性の確保のために、プロ
グラムを実行できるハードウェアシステムを2セット以
上設置して(このようなハードウェア構成を以下、多重
システムと呼ぶ)、各々のハードシステムで同一業務の
プログラムを同時実行させる方式が広く採用されてい
る。
【0003】この多重構成システムによるプログラム実
行方式の中で、最も一般的な方式は、デュアル構成のハ
ードシステムを用いるものであり、以下これを、「デュ
アル実行方式」と略称する。
【0004】このデュアル実行方式に関しては、従来、
次の2種類の方式が採用されている。その第1の方式
は、2つのハードシステムの各々に、同一業務を果たす
がその構成や手順は全く異なるプログラム(例えば、同
一仕様により異なるメーカが作ったプログラム)を実行
させるものである。第2の方式は、2つのハードシステ
ムの双方に全く同じプログラムを実行させる方式であ
る。
【0005】
【発明が解決しようとする課題】上記第1の方式は、一
方のシステムでのハードウェア障害及びソフトウェア障
害の双方から業務の安全を守れるというメリットがある
反面、異なるプログラムを用意する必要があるため多額
の費用がかかるという問題がある。
【0006】一方、第2の方式は、第1の方式よりは廉
価であるが、両システムが全く同一のプログラムを用い
るため、ソフトウェア障害の場合には両システムが同時
ダウンし業務が停止するという問題がある。
【0007】従って、本発明の第1の目的は、多重構成
システムによるプログラム実行方式において、比較的廉
価にシステムが構築でき、しかも、ハードウェア障害及
びソフトウェア障害の双方に対してシステムダウンを防
ぐことが出来る方式を提供することにある。
【0008】また、上記のようなデュアルシステムで
は、双方のシステムに全く同一の業務処理を実行させる
ために、双方のシステムへ入力される入力データのクロ
スチェックと、双方のシステムからの出力データのクロ
スチェックが必要となるが、このチェックのためにデー
タフローに遅延が生じて、シンプレックスシステムに比
較してスループットが低いという問題がある。
【0009】そこで、本発明の好適な一実施例において
追加された第2の目的は、多重構成システムによるプロ
グラム実行方式において、クロスチェックの方法を改善
することによりシンプレックスシステムと実質的に同等
なスループットを得ることにある。
【0010】
【課題を解決するための手段】第1の目的を達成するた
め、本発明は、多重構成システム内にロードされた実行
プログラムのリンク形式として、スタティックリンクと
ダイナミックリンクの2形式を併用する。すなわち、少
なくとも一つの実行システムは、スタティックリンク形
式でプログラムを主記憶にロードして実行し、別の実行
システムはダイナミックリンク形式でプログラムを主記
憶にロードして実行する。
【0011】後述するように本発明の好適な一実施例
は、第2の目的を達成するため、多重構成システムで用
いられるフロントエンドプロセッサが、入力データをク
ロスチェックせずに実質的にスルーでマスタシステム及
びスレーブシステムに送信する。そして、この入力デー
タを受信したスレーブシステムが、マスタシステムから
も入力データを受けて、これを実質的にスルーで自シス
テムの業務処理に渡し、その後に、両入力データのクロ
スチェックを行う。また、出力データについては、フロ
ントエンドプロセッサが、マスタシステムからの出力デ
ータを実質的にスルーで外部送出し、その後に、これと
スレーブシステムからの出力データとのクロスチェック
を行う。
【0012】
【作用】スタティックリンクとダイナミックリンクを併
用する本発明の方式では、リンク形式が異なっても、業
務機能において全く同一のプログラムが使用できるの
で、従来の完全同一のプログラムを使用するデュアル方
式と同程度に低いコストでシステムが構築できる。ま
た、ソフト障害が生じた場合、その障害が局所的なもの
である限り、ダイナミックリンク形式のシステムは停止
しないので、システム全体の停止を回避することができ
る。さらに、システム立ち上げ後の初動段階で処理速度
が遅いというダイナミックリンク形式のもつ欠点を、ス
タティックリンク形式のもつ高速処理が補うので、業務
の実施に支障が出ない。
【0013】好適な一実施例で採用されるスループット
向上のための仕組みによれば、入力データがスルーでシ
ステムに与えられ、或いは、マスタシステムからの出力
データがスルーで外部送出され、そして、このスルーの
データフローに遅延を与えないようにクロスチェックが
行われるので、シンプレックスシステムと実質的に同等
なスループットが得られる。その反面、クロスチェック
でエラーが出た場合、エラー発生と同時にシステムを停
止することができず停止まで僅かの遅延が発生すること
になる。しかし、実際にエラーが発生することは極めて
稀であり、かつ、その停止の僅かな遅延は実際上余り問
題にならないであろうから、このエラー発生時の問題よ
りも、スループット向上の利点の方が実際上は重視され
るであろう。
【0014】
【実施例】以下、本発明の実施例を図面により詳細に説
明する。
【0015】図1は、本発明の一実施例であるデュアル
構成システムによるプログラム実行方式の全体構成を示
すブロック図である。
【0016】図1において、2台の中央処理装置(CP
U)1、3が、共通のフロントエンドプロセッサ(FE
P)5を介して、図示しない外部の入出力装置に接続さ
れている。FEP5は、外部からの入力データを2つの
CPU1、3に供給し、かつ、2つのCPU1、3から
の出力データの一方を外部出力すると共に、両者の一致
チェック(クロスチェック)を行なう。
【0017】2つのCPU1、3は、それぞれのライブ
ラリに同一業務のための業務プログラムを蓄積してお
り、システム立ち上げの際にそれぞれの主記憶にこれを
ロードする。その2つの業務プログラムは、それを構成
する各ロードモジュール(以下、LMと略称する)の内
容において、実質的に全く同一である。従って、2つの
CPU1、3は、FEP5を通じて同一の入力データを
受信すると、ハード及びソフトに障害が無い限り、(後
述するリンク形式の相違に起因する、業務内容に関係な
い処理の相違は別として)全く同一の業務処理を実行
し、そして、同一の出力データを発生する。
【0018】2つのCPU1、3は、ライブラリから主
記憶に業務プログラムをロードする場合、スタティック
リンクとダイナミックリンクの2種類のLMリンク形式
のうち、いずれか一方の形式を採用する。その場合、一
方のCPUがスタティックリンクを採用し、他方がダイ
ナミックリンクを採用し、両CPUが同一のリンク形式
を採用することはない。
【0019】2つのCPU1、3のうち、一方はマスタ
システムとして動作し、他方はスレーブシステムとして
動作する。マスタシステムとスレーブシステムの動作の
相違は後に説明するが、この相違は業務処理自体には関
係がないので、マスタシステムもスレーブシステムも全
く同一の業務処理を行う。
【0020】いずれのCPUをマスタとしスレーブとす
るかは、運用者が全く自由に設定できる。マスタとスレ
ーブが設定されると、システム立ち上げ時には、自動的
に、マスタのCPUはスタティックリンクを採用し、ス
レーブのCPUはダイナミックリンクを採用する。その
理由は、後述するように、スタティックリンクは、アド
レス解決を初めから行う必要がないため、立ち上げ後し
ばらくの間はダイナミックリンクより処理が速いからで
ある。その後、障害の発生やメンテナンス等のために必
要が生じれば、リンク形式は不変のまま、マスタとスレ
ーブの指定を切り替えることができる。
【0021】2つのCPU1、3には共通の監視装置7
が接続されている。この監視装置7は、CPU1、3が
必要に応じて参照できるように、各CPUの設定された
ステータスを記録しておくものである。この監視装置7
には、マスタ(M)かスレーブ(S)かのステータス、
及びLMリンク形式がスタティックリンク(S)かダイ
ナミックリンク(D)かのステータスが記録されてい
る。2つのCPU1、3は、システム立ち上げ時やリス
タート時などに監視装置7の記録を参照して、自システ
ムのステータス選択を行う。
【0022】図2はプログラムのリンク形式を説明した
模式図であり、同図(A)はスタティックリンクを示
し、同図(B)はダイナミックリンクを示している。
【0023】図示のように、例えば1つの主LM11と
2つの副LM13及び15とから、1タスクの業務プロ
グラムが構成される場合、スタティックリンクでは、主
LM11に対して2つの副LM13、15が初めから固
定的にリンクされて一体の実行プログラムとして主記憶
領域にロードされる。これに対し、ダイナミックリンク
では、初めは主LM11だけがロードされ、その後、副
LM13、15の実行要求が発生した都度、実行要求の
あった副LM13(又は15)が個別に主LM11にリ
ンクされてロードされる。
【0024】ダイナミックリンクでは、副LMを主LM
にリンクする都度、アドレス解決が必要となるため、初
めからアドレス解決済みのスタティックリンクに比較し
て、処理速度が遅いという欠点がある。ダイナミックリ
ンクでは、一旦ロードした副LMを、その実行終了後に
主記憶から消去することが可能である。しかし、本シス
テムでは、一旦リンクした副LMは、そこに障害が発生
しない限り、主記憶にずっと残しておく。これにより、
立ち上げ後しばらくの間に全部の副LMが一通り実行さ
れた段階で、全LMのアドレス解決が完了済みとなるた
め、スタティックリンクと実質的に同一の処理速度が以
後得られる。
【0025】スタティックリンクは、主LMと副LMと
が一体化されて切り離せないので、局所的な障害が発生
すると、プログラム全体が実行不可能となる。これに対
し、ダイナミックリンクでは、障害の生じた副LMだけ
を実行禁止とすることにより、他の正常な副LMの実行
を継続することができる。
【0026】スタティックリンクとダイナミックリンク
の長・短所をまとめると以下の通りである。
【0027】A.スタティックリンク 1) 長所 LMの作成の段階でアドレス解決がされているた
め、プログラムの実行速度が速い。
【0028】 アドレス参照テーブルが不要なため、
LMでの無駄なエリアがなく、コンパクトに作成でき
る。
【0029】 LMがコンパクトであるため、スター
ト時間が短縮できる。
【0030】2) 短所 業務ソフトウェアにおける局所的な障害が発生した
場合、その影響範囲が大きくなる。
【0031】B.ダイナミックリンク 1) 長所 システム運転中にプログラムの入替えが可能であ
る。
【0032】 局部的な障害時の他の処理への影響が
小さい。
【0033】 処理を増加することなくタスク分割が
可能であり、異常時の影響を細分化することが容易であ
る。
【0034】2) 短所 アドレス解決をプログラム実行中(1回)に行なう
ため、初期実行するまでに時間がかかる。
【0035】以上のような特徴を持ったスタティックリ
ンクとダイナミックリンクを上手く併用することによ
り、次のような利点を得ることができる。
【0036】1) 両方式の短所が補え、長所を有効に利
用できる。
【0037】 システムスタート/リスタート時間が
短かい(スタティックリンクの利点)。
【0038】 プログラムの局所的障害から業務の安
全を守れる(ダイナミックリンクの利点)。
【0039】2) ソフトウェアの管理が簡素化される。
【0040】 業務機能のソフトウェア管理の一本化
が可能になる。リンク形式が異なっても、業務機能のた
めのプログラム部分は同一だからである。
【0041】 業務機能向上時の修正が容易である。
【0042】 、の結果、完全同一のプログラム
をデュアルシステムで用いる場合と実質的に同等のコス
トで、システムが構築できる。
【0043】このような利点を得るために、本実施例に
おいて2つのリンク形式を併用する具体的な態様を以下
に詳述する。
【0044】図3は、本方式におけるシステム立上げ開
始から業務処理開始までの処理手順の流れを示す。
【0045】図3において、初期立上げの場合には、事
前に、運用者がマニュアル操作によって監視装置7にマ
スタ/スレーブステータスを設定し、かつ、LMステー
タスをクリアしておく(ステップS1)。
【0046】2つのCPU1,3は、立ち上げの開始に
おいて、LM決定プログラムを実行することにより最初
に、監視装置7からLMステータスを取得する(ステッ
プS2)。この時、LMステータスがクリアされていれ
ば、CPU1,3は初期立ち上げと判断し、次に監視装
置7のマスタ/スレーブステータスを読みに行く。そし
て、その監視装置7に設定されたマスタ/スレーブステ
ータスに従って、一方のCPU(例えば、CPU1)は
マスタとなり、他方のCPU(例えば、CPU3)はス
レーブとなる。そして、マスタとなったCPU1は、ス
タティックリンク形式を選択してLMをロードして起動
する(ステップS4)。同時に、スレーブとなったCP
U3は、ダイナミックリンク形式を選択してLMをロー
ドし起動する(ステップS5)。これと共に、各CPU
1,3は各々のLMリンクステータスを、監視装置7及
び自システム内のファイルにセットする(ステップS
4,S5)。
【0047】尚、監視装置7に障害があってマスタ/ス
レーブステータスが読めない、両CPUに同一のステー
タスが設定されているなどの問題がある場合は、システ
ム立ち上げは失敗するので、この場合は運用者がシステ
ム操作卓よりマスタ/スレーブ指定を行なうことになる
(ステップS3)。この場合にもマスタCPUはスタテ
ィックリンクを、スレーブCPUはダイナミックリンク
を自動的に選択する(ステップS4,S5)。
【0048】こうしてシステムが立ち上がり、そして両
CPU1,3のデュアル運転による業務処理が開始され
る(ステップS6)。
【0049】両システムが立ち上がり業務処理が開始さ
れた後、両システムの一方又は双方においてハード障害
又はソフト障害が発生する場合がある。一方のシステム
でハード障害が生じた場合は、他方のシステムが正常に
動作するので業務に支障はない。
【0050】また、局所的なソフト障害が発生した場合
は、両システム共に同一の障害が発生し、スタティック
リンクのシステムは業務処理が停止するが、ダイナミッ
クリンクのシステムは障害の発生した副LMのみを実行
停止とすることにより、その副LMの機能以外の業務処
理を継続できる。
【0051】図4にこの様子を示す。図4(A)は両シ
ステムのCPU1、3が正常に運転している状態であ
り、図4(B)は局所的なソフト障害、例えば業務処理
3の副LMに障害が発生した場合を示す。この場合、ス
タティックリンクのCPU1は停止となるが、ダイナミ
ックリンクのCPU3は業務処理3用LMを切り離して
機能を縮退させた後、業務を継続できる。その後、図4
(C)のように、CPU3での業務処理3用LMの組み
込み、及びCPU1での全体プログラムの組み込みが行
われれば、正常な動作環境で運転が再開される。
【0052】さて、ハード障害が発生した場合、障害の
生じたシステムがスレーブシステムのみであり、マスタ
システムが正常な場合は、マスタシステムのみで業務処
理を継続し、その間にスレーブシステムの障害を修復
し、その後スレーブシステムをリスタートする。また、
ハード障害の生じたシステムがマスタシステムのみであ
りスレーブシステムが正常な場合は、マスタ/スレーブ
ステータスを切り替えて今までのスレーブシステムを新
たなマスタシステムとして業務処理を継続させると共
に、その間に障害を修復し、その後修復させたシステム
を新たなスレーブシステムとしてリスタートする。
【0053】ソフト障害の場合は、これは両システムで
同時に発生する。この場合、図4で説明したように、ダ
イナミックリンクのシステムのみを、障害の生じたLM
を切り離して機能を縮退させた状態で業務を継続させる
(これがスレーブシステムの場合は、上述のようにマス
タ/スレーブステータスの切り替えも行なう)。その
後、障害を修復したLMを、ダイナミックリンクのシス
テム(新たなマスタシステム)に組み込んで、そのLM
の実行禁止を解除すると共に、障害を修復した全体プロ
グラムをスタティックリンクのシステムに組み込んで、
このスタティックリンクのシステムを新たなスレーブシ
ステムとしてリスタートさせる。更に、両システムが障
害により停止した場合は、障害を修復した後、両システ
ムをリスタートさせる。
【0054】図3を再び参照して、上記のようにリスタ
ートされた場合、リスタートしたCPUはLM決定プロ
グラムを実行して、まず監視装置7からLMステータス
に取得する(ステップS2)。このLMステータスに既
にスタティック又はダイナミックが設定されていれば、
当該CPUはリスタートであると認識する。
【0055】そして次に、当該CPUは、リスタート前
のマスタ/スレーブステータスで、監視装置7から取得
した自システムのLMステータスに従ってLMを再ロー
ドし起動する(ステップS7)。
【0056】また、このリスタートの際に監視装置7に
障害があってLMステータスが正常に取得できない場合
は、当該CPUは、マスタシステムとして起動する場合
(両システム停止の場合のみ生じ得る)は、初期立ち上
げ時と同様に自動的にスタティックリンクを選択してL
Mを再ロードし起動する(ステップS8)。一方、スレ
ーブシステムとして起動する場合(片システム停止及び
両システム停止のいずれの場合にも生じる)は、マスタ
システムのLMステータスを確認し、これとは異なるL
MステータスでLMを再ロードし起動する(ステップS
9)。
【0057】既に述べたように、マスタシステムに障害
がありスレーブシステムのみで業務処理を継続する場合
には、マスタ/スレーブステータスを切り替えて、従前
のスレーブシステムを新たなマスタシステムとする必要
がある。このようなマスタ/スレーブステータスの切り
替えは障害発生時だけでなく、マスタシステムのハード
ウェアメンテナンスのために一時停止する場合にも生じ
る。このような事象を系切り替え事象と呼ぶことにす
る。
【0058】さて、系切り替え事象が発生した場合は、
運用者は操作卓よりコマンドを入力してマスタ/スレー
ブステータスを切り替え処理をシステムに実行させる。
この切り替え処理は、入出力同期後マスタ/スレーブス
テータスを反転させることにより行なわれる。この場
合、LMステータスは変更しない。そのため、初期立ち
上げの後、第1回目の系切り替え事象では、マスタ/ス
レーブステータスは初期立ち上げ時とは逆になるため、
マスタシステムがダイナミックリンク、スレーブシステ
ムがスタティックリンクとなる。
【0059】ところで、系切り替え事象においてマスタ
/スレーブステータスのみ変更し、LMステータスは変
更しない理由は、この段階では既に業務プログラムの殆
んどのモジュールが実行済みであろうから、ダイナミッ
クリンクもスタティックリンクも処理速度に実質的差が
なくなっており、いずれがマスタシステムに採用されて
も業務に支障がないこと、及び、LMステータスをも切
り替えるとLMの再ロードのために時間がかかり、業務
に支障をきたすからである。
【0060】図5は、種々のタイプの障害の発生時及び
系切り替え事象の発生時における両システムのステータ
ス変還を示す。
【0061】図5(A)はマスタシステムに障害が発生
した場合を示す。マスタシステムで障害が発生すると、
マスタ/スレーブステータス切り替えが行なわれて、従
前のスレーブシステムがマスタシステムとなって運転を
継続する。従前のマスタシステムは、障害の復旧後、ス
レーブシステムとしてリスタートする。LMステータス
は変更されない。
【0062】図5(B)はスレーブシステムに障害が発
生した場合を示す。マスタシステムは運転を継続する。
スレーブシステムは、障害の復旧後、再びスレーブシス
テムとしてリスタートする。
【0063】図5(C)は系切り替え事象が生じた場合
を示す。運用者からのマスタシステムへのコマンド入力
により、系切り替え処理が行なわれ、マスタ/スレーブ
ステータスが反転する。この場合は、LMステータスは
変更されない。
【0064】図5(D)は両システムが同時にダウンし
た場合を示す。例えば、系切り替え事象によってマスタ
システムがダイナミックリンク、スレーブシステムがス
タティックリンクとなっている状態で両システムがダウ
ンしたとする。障害復旧後、両システムは障害前のマス
タ/スレーブステータスでリスタートする。この場合、
自動的にマスタシステムはスタティックリンク、スレー
ブシステムはダイナミックリンクを選択する。
【0065】以上説明したように、初期立ち上げや両シ
ステムダウン後のリスタートのように、双方のシステム
が起動する際には、マスタシステムがスタティックリン
クを選択して起動するため、立ち上げ早期における処理
の高速性というスタティックリンクの利点を発揮するこ
とができる。また、必ず片方のシステムがダイナミック
リンクを採用しているため、局所的ソフト障害に対する
安全性というダイナミックリンクの利点も同時に得るこ
とができる。
【0066】図6は、本実施例において、デュアルシス
テムのスループットを上げるために採用されている入出
力データのクロスチェック方式を示す。
【0067】デュアルシステムでは、両システムへの入
力データのクロスチェック、及び両システムからの出力
データのクロスチェックが必要であり、このクロスチェ
ックがスループットの低下につながる。そこで、本実施
例では、デュアルシステムでありながら、シンプレック
スシステムと同等のスループットを確保するため、以下
のようにしてクロスチェック処理による処理遅延を最小
化している。
【0068】FEP5は、入力データをクロスチェック
することなく実質的にスルーで両システムのCPUに送
信する。
【0069】マスタシステムのCPUは、入力データを
受信すると、自システムの業務処理23へデータ処理を
依頼し、同時に、順序同期(業務処理23へ渡すデータ
の順序を保証する)をとるため、スレーブシステムへそ
の入力データを送出する。そして、業務処理結果のデー
タ(マスタ処理の識別が付されている)をFEP5へ送
出する。
【0070】スレーブシステムのCPUは、マスタシス
テムからの入力データを最優先で自システムの業務処理
24へ渡し、同時にFEP5より受信したデータとをク
ロスチェック処理21へ渡し、両データの照合を行な
う。ここでエラーが生じると、自(スレーブ)システム
を停止する。
【0071】FEP5は、マスタシステムからの出力デ
ータは実質的にスルーで外部へ送出すると共に、クロス
チェック処理22に渡す。クロスチェック処理22は両
システムからの出力データが揃った後、マスタシステム
からの出力データの送出タイミングとは異なったタイミ
ングで、両出力データの照合を行なう。この結果、不一
致(エラー)があった場合は、スレーブシステムに停止
を命じる。
【0072】FEP5がマスタシステムの出力データを
スルーで送出することとした理由は、出力データをクロ
スチェック後に送出したとすると、両システムからの出
力データを待つ必要があり、遅延が大きくなるからであ
る。また、クロスチェックの結果エラーが生じた場合に
スレーブシステムを停止させることとした理由は、どち
らのシステムからのデータが正しいのか判断できないた
め、一応、マスタシステムからのデータが正しいと推定
して送出することとしたためである。
【0073】以上、本発明の好適な実施例を説明した
が、本発明はこの実施例にのみ限定されるわけではな
く、他の種々の異なった態様で実施することが出来る。
【0074】
【発明の効果】以上説明したように、本発明によれば、
多重構成システムにおいて、プログラムのリンク形式と
してスタティックリンクとダイナミックリンクとを併用
するようにしたので、ソフトウェアの開発及び管理を一
本化でき、よって、全く同一のプログラムを用いた従来
システムと同様の低コストでシステムを構築できると共
に、ハードウェア障害だけでなく、局所的なソフトウェ
ア障害に対しても業務遂行を維持できるという効果が得
られる。
【0075】
【図面の簡単な説明】
【図1】 本発明の一実施例の全体構成を示すブロック
図。
【図2】 スタティックリンクとダイナミックリンクと
を説明するための説明図。
【図3】 図1の実施例の各システムが行う、自システ
ムのステータス決定の処理流れを示すフローチャート。
【図4】 図1のシステムにおけるソフト障害が生じた
場合の運転の様子を示すブロック図。
【図5】 図1のシステムの種々のケースにおけるステ
ータスの変遷を示す説明図。
【図6】 図1のシステムにおける入力データ及び出力
データの処理を示すブロック図。
【符号の説明】 1、3 CPU 5 フロントエンドプロセッサ 7 監視装置

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 多重システムにより同一業務のためのプ
    ログラムを実行する方式において、 スタティックリンク形式で前記業務のためのプログラム
    を主記憶にロードして実行するための第1のハードウェ
    アシステムと、 ダイナミックリンク形式で前記業務のためのプログラム
    を主記憶にロードして実行するための第2のハードウェ
    アシステムと、 を備えることを特徴とするプログラム実行方式。
  2. 【請求項2】 多重システムにより同一業務のためのプ
    ログラムを実行する方式において、 スタティックリンク形式及びダイナミックリンク形式の
    うち一つのリンク形式を選択し、選択したリンク形式で
    前記業務のためのプログラムを各々の主記憶にロードし
    て実行するための、第1及び第2のハードウェアシステ
    ムを備え、 前記第1及び第2のハードウェアシステムは、互いに異
    なるリンク形式を選択することを特徴とするプログラム
    実行方式。
  3. 【請求項3】 請求項2記載のプログラム実行方式にお
    いて、さらに、 前記第1及び第2のハードウェアシステムの一方をマス
    タシステムに、他方をスレーブシステムに指定するため
    のマスタ・スレーブ指定手段と、 前マスタ及びスレーブシステムの双方に同一ソースから
    の入力データを送信し、かつ、前記マスタ及びスレーブ
    システムの双方からの出力データを受けて、マスタシス
    テムからの出力データを優先的に外部に出力すフロン
    トエンドプロセッサと、 を備えることを特徴とするプログラム実行方式。
  4. 【請求項4】 請求項3記載のプログラム実行方式にお
    いて、さらに、 前記第1及び第2のハードウェアシステムの一方にスタ
    ティックリンク形式を、他方にダイナミックリンク形式
    を指定するためのリンク形式指定手段を備え、 前記第1及び第2のハードウェアシステムは、各々の起
    動の際には、前記マスタ・スレーブ指定手段の指定に従
    いマスタシステム又はスレーブシステムとして起動し、
    かつ、マスタシステムとして起動する場合は、前記リン
    ク形式指定手段により特定のリンク形式が指定されてい
    ればその特定のリンク形式を選択し、特定のリンク形式
    が指定されていなければ自動的にスタティックリンク形
    式を選択し、スレーブシステムとして起動する場合は、
    前記マスタシステムのリンク形式とは異なるリンク形式
    を選択することを特徴とするプログラム実行方式。
  5. 【請求項5】 請求項4記載のプログラム実行方式にお
    いて、 前記マスタ・スレーブ指定手段による指定は、随時切り
    替えることが可能であり、 前記第1及び第2のハードウェアシステムは、各々の運
    転継続中に前記マスタ・スレーブ指定手段による指定が
    切り替えられた場合、既に選択済みのリンク形式は維持
    したままで、マスタシステムとスレーブシステムのステ
    ータスを切り替えることを特徴とするプログラム実行方
    式。
JP05235579A 1993-08-27 1993-08-27 多重構成システムによるプログラム実行方式 Expired - Lifetime JP3103877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05235579A JP3103877B2 (ja) 1993-08-27 1993-08-27 多重構成システムによるプログラム実行方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05235579A JP3103877B2 (ja) 1993-08-27 1993-08-27 多重構成システムによるプログラム実行方式

Publications (2)

Publication Number Publication Date
JPH0764814A JPH0764814A (ja) 1995-03-10
JP3103877B2 true JP3103877B2 (ja) 2000-10-30

Family

ID=16988088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05235579A Expired - Lifetime JP3103877B2 (ja) 1993-08-27 1993-08-27 多重構成システムによるプログラム実行方式

Country Status (1)

Country Link
JP (1) JP3103877B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002628A (ko) * 1995-06-30 1997-01-28 무정지화 시스템제어장치 및 이를 이용한 시스템제어방법
KR100737521B1 (ko) * 2005-11-24 2007-07-10 한국전자통신연구원 어플리케이션 상태 정보 수집 및 복원 방법 및 시스템
JP5879159B2 (ja) * 2012-03-06 2016-03-08 株式会社日立製作所 複数サーバにおける同期方法

Also Published As

Publication number Publication date
JPH0764814A (ja) 1995-03-10

Similar Documents

Publication Publication Date Title
JP3982353B2 (ja) フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム
US5805790A (en) Fault recovery method and apparatus
KR100557399B1 (ko) 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법
JPH0831047B2 (ja) 論理区画式データ処理装置における区画間制御のための装置及び方法
US7493517B2 (en) Fault tolerant computer system and a synchronization method for the same
JPH01269151A (ja) 多重プロセツサシステム試験方法
JP2006178616A (ja) フォールトトレラントシステム、これで用いる制御装置、動作方法、及び動作プログラム
US20040073836A1 (en) Predecessor and successor type multiplex system
JP3103877B2 (ja) 多重構成システムによるプログラム実行方式
JP2000293391A (ja) 大規模メモリシステム管理方法および装置
JP2002049509A (ja) データ処理システム
JPH10116261A (ja) 並列計算機システムのチェックポイントリスタート方法
JPH0683657A (ja) サービスプロセッサの切り換え方式
JPH07121395A (ja) 予備装置優先選択方法
JPH05314075A (ja) オンラインコンピュータ装置
JPH0764930A (ja) Cpu間相互監視方法
JPH09288590A (ja) 仮想計算機システム
JPH05204880A (ja) 二重化計算機システム
JPH09134208A (ja) 情報処理システムおよびコントローラならびにアクチュエータ制御装置
JP2985188B2 (ja) 二重化計算機システム
JPH05216855A (ja) マルチcpu制御方式
JPH06187184A (ja) 2重系システムの入出力制御装置
JPH0695974A (ja) メモリ保護方式
JPH04330531A (ja) チェックポイント処理方式
JP2815730B2 (ja) アダプタ及びコンピュータシステム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 13

EXPY Cancellation because of completion of term