JP2000059981A - ディジタル形保護継電装置 - Google Patents
ディジタル形保護継電装置Info
- Publication number
- JP2000059981A JP2000059981A JP10219520A JP21952098A JP2000059981A JP 2000059981 A JP2000059981 A JP 2000059981A JP 10219520 A JP10219520 A JP 10219520A JP 21952098 A JP21952098 A JP 21952098A JP 2000059981 A JP2000059981 A JP 2000059981A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- area
- control program
- rom
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 マイクロコンピュータのＲＯＭに書込まれた
プログラム等をＲＡＭにコピーし、ＲＡＭのデータ逐次
読出して実行するのでは、ＲＯＭエリアとＲＡＭエリア
を区別したアドレス切り替え及びコピー時やコピー後の
プログラムに信頼性の問題がある。 【解決手段】 ブートプログラムにはＲＯＭ１の制御プ
ログラム等をＲＡＭ２のコピーエリアにコピーする命令
の他、ＲＡＭアドレスとＲＯＭアドレスを切り替える命
令を記述しておき、ＣＰＵがこの命令の実行でアドレス
デコーダ３にアドレス切り替え命令を与え、ＣＰＵから
のアドレスをＲＡＭエリアを選択することにより、制御
プログラムの作成はＲＯＭエリアイメージで作成できる
ようにする。ＲＯＭからＲＡＭへのコピー時やコピー後
のプログラムに信頼性を持たせるチェック処理等も含
む。
プログラム等をＲＡＭにコピーし、ＲＡＭのデータ逐次
読出して実行するのでは、ＲＯＭエリアとＲＡＭエリア
を区別したアドレス切り替え及びコピー時やコピー後の
プログラムに信頼性の問題がある。 【解決手段】 ブートプログラムにはＲＯＭ１の制御プ
ログラム等をＲＡＭ２のコピーエリアにコピーする命令
の他、ＲＡＭアドレスとＲＯＭアドレスを切り替える命
令を記述しておき、ＣＰＵがこの命令の実行でアドレス
デコーダ３にアドレス切り替え命令を与え、ＣＰＵから
のアドレスをＲＡＭエリアを選択することにより、制御
プログラムの作成はＲＯＭエリアイメージで作成できる
ようにする。ＲＯＭからＲＡＭへのコピー時やコピー後
のプログラムに信頼性を持たせるチェック処理等も含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータを使った保護演算で電力系統を保護するディジタル
形保護継電装置に係り、特にＲＯＭエリアの制御プログ
ラム等をＲＡＭエリアにコピーして保護演算を行う方式
に関する。
ータを使った保護演算で電力系統を保護するディジタル
形保護継電装置に係り、特にＲＯＭエリアの制御プログ
ラム等をＲＡＭエリアにコピーして保護演算を行う方式
に関する。
【０００２】
【従来の技術】ディジタル形保護継電装置の制御部分
は、マイクロコンピュータを制御中枢部として構成され
る。通常マイクロコンピュータのＣＰＵは、メモリ（Ｒ
ＯＭ）に記憶された命令を逐次読み出しながら実行し、
全体の制御を行っている。現在、電力系統の複雑化に伴
い高度な処理が要望され、処理の高速化が求められてい
る。
は、マイクロコンピュータを制御中枢部として構成され
る。通常マイクロコンピュータのＣＰＵは、メモリ（Ｒ
ＯＭ）に記憶された命令を逐次読み出しながら実行し、
全体の制御を行っている。現在、電力系統の複雑化に伴
い高度な処理が要望され、処理の高速化が求められてい
る。
【０００３】通常、メモリには２種類あり、ＲＯＭ（リ
ード・オンリーメモリ）とＲＡＭ（ランダム・アクセス
・メモリ）があり、ＲＡＭの方が、ＲＯＭより高速であ
る。そこで、図７に示すように、電源起動後にＲＯＭエ
リアに書込まれているプログラム及びデータをＲＡＭエ
リアへコピーし、ＲＡＭエリアのプログラムを使ってＣ
ＰＵが命令を実行することで高速演算を可能にする。
ード・オンリーメモリ）とＲＡＭ（ランダム・アクセス
・メモリ）があり、ＲＡＭの方が、ＲＯＭより高速であ
る。そこで、図７に示すように、電源起動後にＲＯＭエ
リアに書込まれているプログラム及びデータをＲＡＭエ
リアへコピーし、ＲＡＭエリアのプログラムを使ってＣ
ＰＵが命令を実行することで高速演算を可能にする。
【０００４】
【発明が解決しようとする課題】ＲＯＭのプログラム及
びデータをＲＡＭにコピーし、ＲＡＭのプログラムを逐
次読み出して実行する方法では、以下の問題がある。
びデータをＲＡＭにコピーし、ＲＡＭのプログラムを逐
次読み出して実行する方法では、以下の問題がある。
【０００５】（１）ＲＯＭからＲＡＭへコピーする際、
正常にコピーされていないと誤った制御を起こす。
正常にコピーされていないと誤った制御を起こす。
【０００６】（２）ＲＡＭは書込み可能なため、動作途
中で命令が書き替わる可能性がある。
中で命令が書き替わる可能性がある。
【０００７】（３）ＲＡＭで動作するプログラムの実行
アドレスが、ＲＯＭの場合とで異なり、プログラムのア
ドレスを書替える必要がある。
アドレスが、ＲＯＭの場合とで異なり、プログラムのア
ドレスを書替える必要がある。
【０００８】例えば、図８に示すように、ＲＯＭエリア
は「Ｆ０００〜ＦＦＦＦ」まで、ＲＡＭエリアは「Ｅ０
００〜ＥＦＦＦ」までとされる場合、電源起動時に「Ｆ
０００から命令が実行されるとすれば、「Ｆ０００」の
エリアには「ＲＯＭデータをＲＡＭエリアにコピーする
命令」がブートプログラムとして書込まれる。このと
き、制御のための命令群になる制御プログラムはＲＯＭ
エリアからＲＡＭエリアにコピーされるが、この制御プ
ログラムはＲＡＭエリアで実行されることを想定してア
ドレスを書替えておかなければならない。
は「Ｆ０００〜ＦＦＦＦ」まで、ＲＡＭエリアは「Ｅ０
００〜ＥＦＦＦ」までとされる場合、電源起動時に「Ｆ
０００から命令が実行されるとすれば、「Ｆ０００」の
エリアには「ＲＯＭデータをＲＡＭエリアにコピーする
命令」がブートプログラムとして書込まれる。このと
き、制御のための命令群になる制御プログラムはＲＯＭ
エリアからＲＡＭエリアにコピーされるが、この制御プ
ログラムはＲＡＭエリアで実行されることを想定してア
ドレスを書替えておかなければならない。
【０００９】（４）ＲＡＭは書込み可能なため、データ
が書き替わる可能性がある。
が書き替わる可能性がある。
【００１０】（５）電源立ち上げ時や異常時の再起動で
は、必ず、ＲＯＭから起動する必要がある。
は、必ず、ＲＯＭから起動する必要がある。
【００１１】本発明の目的は、ＲＡＭにコピーしたプロ
グラム及びデータを使った保護演算を確実、容易にする
ディジタル形保護継電装置を提供することにある。
グラム及びデータを使った保護演算を確実、容易にする
ディジタル形保護継電装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、ＲＯＭのデー
タをＲＡＭにコピーし、ＲＡＭ上のデータを使ってＣＰ
∪が命令を実行するにおいて、（ａ）ＲＯＭのアドレス
とＲＡＭのアドレスを切り替えることで命令プログラム
等をＲＯＭのアドレスイメージのまま作成できるように
すること、（ｂ）ＲＯＭからＲＡＭへのコピー時に正当
性をチェックすることで確実なコピーにすること、
（ｃ）ＲＡＭデータのパリティ監視やコピーされたＲＡ
Ｍエリアヘの書込み禁止をすることでＲＡＭエリアでの
命令実行の信頼性を高めること、（ｄ）ＲＡＭエリアの
データ監視で異常発生したときに再起動を可能にするこ
とでシステムの停止時間を短縮すること、（ｅ）異常時
の再起動を行うのに異常継続があると再起動を停止する
ことで永久故障に対応できるようにしたもので、以下の
構成を特徴とする。
タをＲＡＭにコピーし、ＲＡＭ上のデータを使ってＣＰ
∪が命令を実行するにおいて、（ａ）ＲＯＭのアドレス
とＲＡＭのアドレスを切り替えることで命令プログラム
等をＲＯＭのアドレスイメージのまま作成できるように
すること、（ｂ）ＲＯＭからＲＡＭへのコピー時に正当
性をチェックすることで確実なコピーにすること、
（ｃ）ＲＡＭデータのパリティ監視やコピーされたＲＡ
Ｍエリアヘの書込み禁止をすることでＲＡＭエリアでの
命令実行の信頼性を高めること、（ｄ）ＲＡＭエリアの
データ監視で異常発生したときに再起動を可能にするこ
とでシステムの停止時間を短縮すること、（ｅ）異常時
の再起動を行うのに異常継続があると再起動を停止する
ことで永久故障に対応できるようにしたもので、以下の
構成を特徴とする。
【００１３】マイクロコンピュータのＲＯＭエリアの制
御プログラム等をＲＡＭエリアにコピーし、ＲＡＭエリ
アの制御プログラムに従ってＣＰＵが保護演算を行うデ
ィジタル形保護継電装置において、前記ＲＡＭエリアに
制御プログラム等をコピーしたときにアドレス切り替え
命令を発生するブートプログラムと、前記切り替え命令
をＣＰＵが実行する前までは前記制御プログラムのアド
レスにＲＯＭエリアを選択し、該切り替え命令を実行し
たときに前記ＲＡＭエリアを選択するアドレスデコーダ
とを備えたことを特徴とする。
御プログラム等をＲＡＭエリアにコピーし、ＲＡＭエリ
アの制御プログラムに従ってＣＰＵが保護演算を行うデ
ィジタル形保護継電装置において、前記ＲＡＭエリアに
制御プログラム等をコピーしたときにアドレス切り替え
命令を発生するブートプログラムと、前記切り替え命令
をＣＰＵが実行する前までは前記制御プログラムのアド
レスにＲＯＭエリアを選択し、該切り替え命令を実行し
たときに前記ＲＡＭエリアを選択するアドレスデコーダ
とを備えたことを特徴とする。
【００１４】前記ブートプログラムは、ＲＯＭエリアの
制御プログラム等をＲＡＭエリアにコピーしたときに、
ＲＡＭにコピーされた内容の正当性を確認する命令を設
けたことを特徴とする。
制御プログラム等をＲＡＭエリアにコピーしたときに、
ＲＡＭにコピーされた内容の正当性を確認する命令を設
けたことを特徴とする。
【００１５】前記ＲＡＭに制御プログラム等をコピーす
る際にパリティを発生し、該ＲＡＭから制御プログラム
等を読み出す際にパリティチェックを行う監視回路を備
えたことを特徴とする。
る際にパリティを発生し、該ＲＡＭから制御プログラム
等を読み出す際にパリティチェックを行う監視回路を備
えたことを特徴とする。
【００１６】前記ＲＡＭに制御プログラム等をコピーし
た後に該プログラムがコピーされたＲＡＭエリアへの書
込みを禁止する禁止回路を備えたことを特徴とする。
た後に該プログラムがコピーされたＲＡＭエリアへの書
込みを禁止する禁止回路を備えたことを特徴とする。
【００１７】前記ＲＡＭにデータ異常が発生したときに
再起動を行う再起動回路を備えたことを特徴とする。
再起動を行う再起動回路を備えたことを特徴とする。
【００１８】前記再起動回路が複数回の再起動を発生し
たときに再起動を禁止する再起動停止回路を備えたこと
を特徴とする。
たときに再起動を禁止する再起動停止回路を備えたこと
を特徴とする。
【００１９】
【発明の実施の形態】（第１の実施形態）ＲＯＭエリア
の制御プログラム等をＲＡＭエリアにコピーして保護演
算を行うにおいて、従来ではＲＯＭエリアとＲＡＭエリ
アを区別するために２つの異なるアドレスが必要にな
り、前記の課題で説明するように、制御プログラムはＲ
ＡＭエリアで実行されることを想定してアドレスを書替
える必要がある。
の制御プログラム等をＲＡＭエリアにコピーして保護演
算を行うにおいて、従来ではＲＯＭエリアとＲＡＭエリ
アを区別するために２つの異なるアドレスが必要にな
り、前記の課題で説明するように、制御プログラムはＲ
ＡＭエリアで実行されることを想定してアドレスを書替
える必要がある。
【００２０】本実施形態では、制御プログラム自体の書
替えを不要にするもので、ブートプログラムの最後に、
ＲＡＭアドレスとＲＯＭアドレスを切り替える命令を記
述する事により、外部ハードウェアでアドレスを切り替
え、従来のＲＯＭエリアイメージのプログラム作成で済
むようにする。
替えを不要にするもので、ブートプログラムの最後に、
ＲＡＭアドレスとＲＯＭアドレスを切り替える命令を記
述する事により、外部ハードウェアでアドレスを切り替
え、従来のＲＯＭエリアイメージのプログラム作成で済
むようにする。
【００２１】図１は、本実施形態を示す要部ブロック図
である。ＲＯＭ１にはアドレス「Ｆ０００」からブート
プログラムが書込まれ、アドレス「Ｅ１００〜ＥＦＦ
Ｆ」までに制御プログラムが書込まれている。ＲＡＭ２
にはアドレス「Ｆ１００〜ＦＦＦＦ」までを制御プログ
ラムのコピーエリアとして用意し、電源起動時にＲＯＭ
１の制御プログラムがコピーされる。
である。ＲＯＭ１にはアドレス「Ｆ０００」からブート
プログラムが書込まれ、アドレス「Ｅ１００〜ＥＦＦ
Ｆ」までに制御プログラムが書込まれている。ＲＡＭ２
にはアドレス「Ｆ１００〜ＦＦＦＦ」までを制御プログ
ラムのコピーエリアとして用意し、電源起動時にＲＯＭ
１の制御プログラムがコピーされる。
【００２２】アドレスデコーダ３は、ＣＰＵが命令群を
実行する際のアドレスデータを取り込み、このアドレス
データをアドレス切り替え命令によってＲＯＭ１又はＲ
ＡＭ２の選択信号を発生する。
実行する際のアドレスデータを取り込み、このアドレス
データをアドレス切り替え命令によってＲＯＭ１又はＲ
ＡＭ２の選択信号を発生する。
【００２３】ＲＯＭ１のブートプログラムは、電源起動
時に実行され、ＲＯＭ１の制御プログラムをＲＡＭ２の
制御プログラムコピーエリアにコピーする命令が書込ま
れるのに加えて、その最後にＲＡＭアドレスとＲＯＭア
ドレスを切り替える命令が書込まれる。
時に実行され、ＲＯＭ１の制御プログラムをＲＡＭ２の
制御プログラムコピーエリアにコピーする命令が書込ま
れるのに加えて、その最後にＲＡＭアドレスとＲＯＭア
ドレスを切り替える命令が書込まれる。
【００２４】この構成において、ＲＯＭ１に書込まれる
制御プログラムは、アドレスの記述はＲＯＭエリアで実
行されることを想定したアドレス「Ｆ１００〜ＦＦＦ
Ｆ」のままとし、アドレスの書替えを行うことなく、そ
のままとしておく。
制御プログラムは、アドレスの記述はＲＯＭエリアで実
行されることを想定したアドレス「Ｆ１００〜ＦＦＦ
Ｆ」のままとし、アドレスの書替えを行うことなく、そ
のままとしておく。
【００２５】そして、電源起動時には、ブートプログラ
ムがその先頭命令からＣＰＵに読み込まれ、ＣＰＵによ
りＲＯＭ１の制御プログラムがＲＡＭ２の制御プログラ
ムコピーエリアにコピーされる。ブートプログラムの最
後の命令がＣＰＵに読み込まれたとき、ＣＰＵはアドレ
ス切り替え命令をアドレスデコーダ３に発生する。これ
により、アドレスデコーダ３は、ＣＰＵからのアドレス
からＲＡＭ２のアドレスを選択する信号を発生し、以
後、ＣＰＵからのアドレスはＲＡＭ２にコピーされた制
御プログラムを読み込んで実行する。
ムがその先頭命令からＣＰＵに読み込まれ、ＣＰＵによ
りＲＯＭ１の制御プログラムがＲＡＭ２の制御プログラ
ムコピーエリアにコピーされる。ブートプログラムの最
後の命令がＣＰＵに読み込まれたとき、ＣＰＵはアドレ
ス切り替え命令をアドレスデコーダ３に発生する。これ
により、アドレスデコーダ３は、ＣＰＵからのアドレス
からＲＡＭ２のアドレスを選択する信号を発生し、以
後、ＣＰＵからのアドレスはＲＡＭ２にコピーされた制
御プログラムを読み込んで実行する。
【００２６】アドレスデコーダ３による選択信号は、以
下の論理を組むことでアドレス切り替えができる。
下の論理を組むことでアドレス切り替えができる。
【００２７】 ＲＯＭの選択：アドレスＦ０００〜ＦＯＦＦ ＯＲ（（アドレスＥ１００〜ＥＦＦＦ）ＡＮＤ ２） ＯＲ（（アドレスＦ１００〜ＦＦＦＦ）ＡＮＤ ！２） ＲＡＭの選択：（（アドレスＥ１００〜ＥＦＦＦ）ＡＮＤ ！２） ＯＲ（（アドレスＦ１００〜ＦＦＦＦ）ＡＮＤ ２） ！２：アドレス切り替え命令がＬｏｗレベル。
【００２８】２：アドレス切り替え命令がＨｉｇｈレベ
ル。
ル。
【００２９】したがって、本実施形態によれば、ＲＯＭ
１に書込む制御プログラムを作成する時に、ＲＯＭ１の
アドレスイメージのまま作成しながら、ＲＡＭ２上にコ
ピーした制御プログラムを実行することができる。
１に書込む制御プログラムを作成する時に、ＲＯＭ１の
アドレスイメージのまま作成しながら、ＲＡＭ２上にコ
ピーした制御プログラムを実行することができる。
【００３０】（第２の実施形態）ＲＯＭエリアの制御プ
ログラム等をＲＡＭエリアにコピーして保護演算を行う
において、単純にコピーしただけでは、コピーしたエリ
アに制御プログラムが正しく書き込まれたかわからな
い。
ログラム等をＲＡＭエリアにコピーして保護演算を行う
において、単純にコピーしただけでは、コピーしたエリ
アに制御プログラムが正しく書き込まれたかわからな
い。
【００３１】本実施形態は、ブートプログラムの中にコ
ピーエリアの正当性をチェックするための処理を追加す
ることにより、より信頼性のあるシステムが構成できる
ようにする。
ピーエリアの正当性をチェックするための処理を追加す
ることにより、より信頼性のあるシステムが構成できる
ようにする。
【００３２】図２は、ブートプログラムに記述される
「ＲＡＭにコピーされた内容の正当性確認処理」を示
す。ＲＯＭエリアからＲＡＭエリアへコピーし（Ｓ
１）、このコピー終了でＲＡＭエリアのデータの正当性
を確認する（Ｓ２）。この正当性確認処理は、以下の方
法で実現される。
「ＲＡＭにコピーされた内容の正当性確認処理」を示
す。ＲＯＭエリアからＲＡＭエリアへコピーし（Ｓ
１）、このコピー終了でＲＡＭエリアのデータの正当性
を確認する（Ｓ２）。この正当性確認処理は、以下の方
法で実現される。
【００３３】（ａ）ＲＯＭの制御プログラムエリアとコ
ピーしたＲＡＭエリアの対応するデータが、同一である
ことを確認する方法。
ピーしたＲＡＭエリアの対応するデータが、同一である
ことを確認する方法。
【００３４】（ｂ）ＲＯＭの制御プログラムエリアとコ
ピーしたＲＡＭエリアのチェックサム（各エリアのデー
タの総和）が等しいことで確認する方法。
ピーしたＲＡＭエリアのチェックサム（各エリアのデー
タの総和）が等しいことで確認する方法。
【００３５】上記の正当性確認処理でＲＡＭデータに異
常が発生したとき（Ｓ３）、コピーのリトライ回数をチ
ェックし（Ｓ４）、リトライ回数内であれば再度のコピ
ー処理を行う（Ｓ１）。リトライ回数に達したときは異
常出力処理を行い（Ｓ５）、リトライ回数内でＲＡＭデ
ータに異常がないときは次の処理に入る（Ｓ６）。
常が発生したとき（Ｓ３）、コピーのリトライ回数をチ
ェックし（Ｓ４）、リトライ回数内であれば再度のコピ
ー処理を行う（Ｓ１）。リトライ回数に達したときは異
常出力処理を行い（Ｓ５）、リトライ回数内でＲＡＭデ
ータに異常がないときは次の処理に入る（Ｓ６）。
【００３６】したがって、本実施形態によれば、ＲＯＭ
の制御プログラム等をＲＡＭにコピーするときにその正
当性をチェックしてコピーのリトライを行うため、より
確かなデータコピーと一過性不具合の場合に動作できる
確率を増すことができる。
の制御プログラム等をＲＡＭにコピーするときにその正
当性をチェックしてコピーのリトライを行うため、より
確かなデータコピーと一過性不具合の場合に動作できる
確率を増すことができる。
【００３７】（第３の実施形態）ＲＯＭエリアの制御プ
ログラム等をＲＡＭエリアにコピーし、ＲＡＭエリアに
おいて逐次読み出しながら保護演算を実行する場合、何
らかの要因でＲＡＭデータが異なる命令に書替えられる
可能性がある。そのまま実行するといろいろな問題が発
生する可能性がある。
ログラム等をＲＡＭエリアにコピーし、ＲＡＭエリアに
おいて逐次読み出しながら保護演算を実行する場合、何
らかの要因でＲＡＭデータが異なる命令に書替えられる
可能性がある。そのまま実行するといろいろな問題が発
生する可能性がある。
【００３８】本実施形態では、ＲＡＭのデータ誤りを監
視し、異常発生時に警報を出力するものである。
視し、異常発生時に警報を出力するものである。
【００３９】図３は、本実施形態になる監視ブロック図
を示す。ＲＡＭには制御プログラムのデータをコピーす
るエリア２Ａの他に、プログラムデータ毎のパリティを
格納するエリア２Ｂをもつものを用意する。そして、パ
リティ発生・チェック回路４により、各プログラムデー
タをエリア２Ａにコピーする時にパリティビットを作成
してエリア２Ｂに書込み、エリア２Ａからのデータ読み
出し時にエリア２Ｂからそのパリティを読み出して正し
いか否かをチェックする。このチェックで異常が発生し
たときは異常出力回路５によってＣＰＵに異常命令を出
力して処理を停止させる。
を示す。ＲＡＭには制御プログラムのデータをコピーす
るエリア２Ａの他に、プログラムデータ毎のパリティを
格納するエリア２Ｂをもつものを用意する。そして、パ
リティ発生・チェック回路４により、各プログラムデー
タをエリア２Ａにコピーする時にパリティビットを作成
してエリア２Ｂに書込み、エリア２Ａからのデータ読み
出し時にエリア２Ｂからそのパリティを読み出して正し
いか否かをチェックする。このチェックで異常が発生し
たときは異常出力回路５によってＣＰＵに異常命令を出
力して処理を停止させる。
【００４０】図４は、本実施形態の他の方式を示すもの
で、ブートプログラム終了時にＲＡＭエリアの書込み信
号をロックし、ハードウェアで書込みを禁止し、動作時
に制御プログラムエリアのチェックサムをチェックす
る。
で、ブートプログラム終了時にＲＡＭエリアの書込み信
号をロックし、ハードウェアで書込みを禁止し、動作時
に制御プログラムエリアのチェックサムをチェックす
る。
【００４１】同図の（ａ）に示す書込み禁止方式では、
書込み信号禁止回路６はＲＡＭ２への書込み信号が与え
られたときに、書込み禁止信号で書込み信号がでなくな
るように制御する。
書込み信号禁止回路６はＲＡＭ２への書込み信号が与え
られたときに、書込み禁止信号で書込み信号がでなくな
るように制御する。
【００４２】同図の（ｂ）に示す書込み禁止方式では、
選択信号禁止回路７はＲＡＭ２への選択信号が与えられ
たときに、書込み禁止信号があると書込み信号で選択信
号信号が出なくなるように制御する。この切り替え信号
は、ＲＯＭ，ＲＡＭ切り替え信号を使う。
選択信号禁止回路７はＲＡＭ２への選択信号が与えられ
たときに、書込み禁止信号があると書込み信号で選択信
号信号が出なくなるように制御する。この切り替え信号
は、ＲＯＭ，ＲＡＭ切り替え信号を使う。
【００４３】したがって、本実施形態によれば、制御プ
ログラム等がコピーされたＲＡＭエリアのデータ監視及
びコピー後の書込み禁止を行うため、ＲＡＭエリアでの
命令実行の信頼性を高め、不具合発生を無くすことがで
きる。
ログラム等がコピーされたＲＡＭエリアのデータ監視及
びコピー後の書込み禁止を行うため、ＲＡＭエリアでの
命令実行の信頼性を高め、不具合発生を無くすことがで
きる。
【００４４】（第４の実施形態）ＲＡＭエリアの命令実
行時のデータ誤りについて、上記の第３の実施形態では
その監視を行うことができる。しかし、監視しただけで
は、一過性不具合の場合、再起動で動作可能にも関わら
ず、動作できない事になってしまう恐れがある。
行時のデータ誤りについて、上記の第３の実施形態では
その監視を行うことができる。しかし、監視しただけで
は、一過性不具合の場合、再起動で動作可能にも関わら
ず、動作できない事になってしまう恐れがある。
【００４５】本実施形態では、図５に示すように、再起
動回路８を設け、監視異常の信号を基にシステムを再起
動できるようにしたものである。この再起動回路８は、
ＲＯＭ、ＲＡＭのアドレス切り替え信号を解除し、元の
アドレス状態に戻し、ＣＰＵに対しリセットを出し、再
起動を行う。このための再起動回路８は、以下の論理で
出力を制御する。
動回路８を設け、監視異常の信号を基にシステムを再起
動できるようにしたものである。この再起動回路８は、
ＲＯＭ、ＲＡＭのアドレス切り替え信号を解除し、元の
アドレス状態に戻し、ＣＰＵに対しリセットを出し、再
起動を行う。このための再起動回路８は、以下の論理で
出力を制御する。
【００４６】（ａ）ＲＡＭ選択信号 再起動信号の入力時は、ＲＡＭアドレス（最初の例で
は、Ｅ１００〜ＥＦＦＦ）に信号を変更し、書込み信号
時も選択信号を出す。再起動信号の入力時以外は、ＲＯ
Ｍ，ＲＡＭアドレス切り替え信号により、例では、Ｅ１
０００〜ＥＦＦＦ）又はＦ１００〜ＦＦＦＦに切り替え
る。
は、Ｅ１００〜ＥＦＦＦ）に信号を変更し、書込み信号
時も選択信号を出す。再起動信号の入力時以外は、ＲＯ
Ｍ，ＲＡＭアドレス切り替え信号により、例では、Ｅ１
０００〜ＥＦＦＦ）又はＦ１００〜ＦＦＦＦに切り替え
る。
【００４７】（ｂ）ＲＯＭ選択信号 再起動信号の入力時は、その信号でＲＯＭアドレス（最
初の例では、Ｆ０００〜ＦＦＦＦ）に信号を変更する。
再起動信号の入力時以外は、ＲＯＭ，ＲＡＭアドレス切
り替え信号により、例では、Ｅ１０００〜ＥＦＦＦ又は
Ｆ０００〜ＦＦＦＦに切り替える。
初の例では、Ｆ０００〜ＦＦＦＦ）に信号を変更する。
再起動信号の入力時以外は、ＲＯＭ，ＲＡＭアドレス切
り替え信号により、例では、Ｅ１０００〜ＥＦＦＦ又は
Ｆ０００〜ＦＦＦＦに切り替える。
【００４８】（ｃ）ＲＡＭへの書込み信号 再起動信号の入力時は、禁止しない。再起動信号の入力
時以外は、ＲＯＭ，ＲＡＭアドレス切り替え信号に従い
信号を出す／出さないを切り替える。
時以外は、ＲＯＭ，ＲＡＭアドレス切り替え信号に従い
信号を出す／出さないを切り替える。
【００４９】（ｄ）ＣＰＵへのリセット信号 再起動信号の入力信号ある場合、一定時間Ｌｏｗレベル
を保ち、Ｈｉｇｈレベルになる信号を出力する。ＣＰＵ
は、これによりリセットされる。
を保ち、Ｈｉｇｈレベルになる信号を出力する。ＣＰＵ
は、これによりリセットされる。
【００５０】したがって、本実施形態によれば、パリテ
ィチェックやチェックサムチェックによりＲＡＭエリア
のデータ監視を行い、異常発生時にはシステムの再起動
を行うことができ、システムの停止時間を短縮できる。
ィチェックやチェックサムチェックによりＲＡＭエリア
のデータ監視を行い、異常発生時にはシステムの再起動
を行うことができ、システムの停止時間を短縮できる。
【００５１】（第５の実施形態）上記の第４の実施形態
では、異常発生時にシステムの再起動を行うが、永久故
障が発生した場合に再起動を永久に繰り返すことにな
る。
では、異常発生時にシステムの再起動を行うが、永久故
障が発生した場合に再起動を永久に繰り返すことにな
る。
【００５２】本実施形態では、図６に示すように、再起
動停止回路９を設け、再起動回路８による再起動を一定
時間に２回数以上連続発生した場合、警報出力し、再起
動回路８の起動を禁止することで、永久故障時の不要再
起動を防止する。
動停止回路９を設け、再起動回路８による再起動を一定
時間に２回数以上連続発生した場合、警報出力し、再起
動回路８の起動を禁止することで、永久故障時の不要再
起動を防止する。
【００５３】再起動停止回路９は、以下の処理回路に構
成される。
成される。
【００５４】（ａ）異常信号が入力されたときに一定時
間でタイムアップするタイマを起動する。出力として再
起動回路の入力に再起動信号を入力し、再起動回路を起
動する。
間でタイムアップするタイマを起動する。出力として再
起動回路の入力に再起動信号を入力し、再起動回路を起
動する。
【００５５】（ｂ）タイマー起動中に異常入力がある
と、出力として異常出力する。
と、出力として異常出力する。
【００５６】（ｃ）異常入力がなく、起動タイマーがタ
イムアップしたら、初期状態に戻る。再起動異常人力が
あると、再びタイマを起動する。
イムアップしたら、初期状態に戻る。再起動異常人力が
あると、再びタイマを起動する。
【００５７】したがって、本実施形態によれば、異常時
の再起動を行うにおいて、異常継続するときに再起動を
停止することにより、永久故障に対して永久に再起動を
かけることを防止できる。
の再起動を行うにおいて、異常継続するときに再起動を
停止することにより、永久故障に対して永久に再起動を
かけることを防止できる。
【００５８】
【発明の効果】以上のとおり、本発明によれば、以下の
効果がある。
効果がある。
【００５９】（ａ）ＲＯＭのアドレスとＲＡＭのアドレ
スをアドレスデコーダで切り替えるため、命令プログラ
ム等をＲＯＭのアドレスイメージのまま作成できる。
スをアドレスデコーダで切り替えるため、命令プログラ
ム等をＲＯＭのアドレスイメージのまま作成できる。
【００６０】（ｂ）ＲＯＭからＲＡＭへのコピー時に正
当性をチェックするため、確実なコピーが得られる。
当性をチェックするため、確実なコピーが得られる。
【００６１】（ｃ）ＲＡＭデータのパリティ監視やコピ
ーされたＲＡＭエリアヘの書込み禁止をするため、ＲＡ
Ｍエリアでの命令実行の信頼性を高めることができる。
ーされたＲＡＭエリアヘの書込み禁止をするため、ＲＡ
Ｍエリアでの命令実行の信頼性を高めることができる。
【００６２】（ｄ）ＲＡＭエリアのデータ監視で異常発
生したときに再起動を可能にするため、システムの停止
時間を短縮することができる。
生したときに再起動を可能にするため、システムの停止
時間を短縮することができる。
【００６３】（ｅ）異常時の再起動を行うのに異常継続
があると再起動を停止するため、永久故障に対応でき
る。
があると再起動を停止するため、永久故障に対応でき
る。
【図１】本発明の実施形態を示すアドレス切り替えブロ
ック図。
ック図。
【図２】本発明の実施形態を示すＲＡＭデータのコピー
正当性確認処理手順。
正当性確認処理手順。
【図３】本発明の実施形態を示すＲＡＭデータのパリテ
ィチェックによる監視ブロック図。
ィチェックによる監視ブロック図。
【図４】本発明の実施形態を示す書込み禁止ブロック
図。
図。
【図５】本発明の実施形態を示す再起動ブロック図。
【図６】本発明の実施形態を示す再起動停止ブロック
図。
図。
【図７】ＲＡＭエリアで命令を実行するための手順。
【図８】ＲＯＭとＲＡＭエリアが異なる場合ののアドレ
ス。
ス。
１…ＲＯＭ ２…ＲＡＭ ３…アドレスデコーダ ４…パリティ発生・チェック回路 ５…異常出力回路 ６…書込み信号禁止回路 ７…選択信号禁止回路 ８…再起動回路 ９…再起動停止回路
Claims (6)
- 【請求項１】 マイクロコンピュータのＲＯＭエリアの
制御プログラム等をＲＡＭエリアにコピーし、ＲＡＭエ
リアの制御プログラムに従ってＣＰＵが保護演算を行う
ディジタル形保護継電装置において、 前記ＲＡＭエリアに制御プログラム等をコピーしたとき
にアドレス切り替え命令を発生するブートプログラム
と、前記切り替え命令をＣＰＵが実行する前までは前記
制御プログラムのアドレスにＲＯＭエリアを選択し、該
切り替え命令を実行したときに前記ＲＡＭエリアを選択
するアドレスデコーダとを備えたことを特徴とするディ
ジタル形保護継電装置。 - 【請求項２】 前記ブートプログラムは、ＲＯＭエリア
の制御プログラム等をＲＡＭエリアにコピーしたとき
に、ＲＡＭにコピーされた内容の正当性を確認する命令
を設けたことを特徴とする請求項１に記載のディジタル
形保護継電装置。 - 【請求項３】 前記ＲＡＭに制御プログラム等をコピー
する際にパリティを発生し、該ＲＡＭから制御プログラ
ム等を読み出す際にパリティチェックを行う監視回路を
備えたことを特徴とする請求項１に記載のディジタル形
保護継電装置。 - 【請求項４】 前記ＲＡＭに制御プログラム等をコピー
した後に該プログラムがコピーされたＲＡＭエリアへの
書込みを禁止する禁止回路を備えたことを特徴とする請
求項１に記載のディジタル形保護継電装置。 - 【請求項５】 前記ＲＡＭにデータ異常が発生したとき
に再起動を行う再起動回路を備えたことを特徴とする請
求項１乃至４のいずれか１に記載のディジタル形保護継
電装置。 - 【請求項６】 前記再起動回路が複数回の再起動を発生
したときに再起動を禁止する再起動停止回路を備えたこ
とを特徴とする請求項５に記載のディジタル形保護継電
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10219520A JP2000059981A (ja) | 1998-08-04 | 1998-08-04 | ディジタル形保護継電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10219520A JP2000059981A (ja) | 1998-08-04 | 1998-08-04 | ディジタル形保護継電装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000059981A true JP2000059981A (ja) | 2000-02-25 |
Family
ID=16736769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10219520A Pending JP2000059981A (ja) | 1998-08-04 | 1998-08-04 | ディジタル形保護継電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000059981A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
| JP2007008609A (ja) * | 2005-06-28 | 2007-01-18 | Hitachi Ltd | エレベーター制御装置 |
| JP2007209122A (ja) * | 2006-02-02 | 2007-08-16 | Meidensha Corp | ディジタル形保護継電装置のリスタート方式 |
| JP2009201251A (ja) * | 2008-02-21 | 2009-09-03 | Toshiba Corp | ディジタル形保護継電装置 |
| US8151167B2 (en) | 2008-02-01 | 2012-04-03 | Toshiba Storage Device Corporation | Program processing device and program processing method |
| JP2012130215A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | ディジタル型保護継電器の二重化バイパスシステム |
| WO2021106622A1 (ja) * | 2019-11-29 | 2021-06-03 | ソニーグループ株式会社 | テレプレゼンスシステム |
-
1998
- 1998-08-04 JP JP10219520A patent/JP2000059981A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
| JP2007008609A (ja) * | 2005-06-28 | 2007-01-18 | Hitachi Ltd | エレベーター制御装置 |
| JP2007209122A (ja) * | 2006-02-02 | 2007-08-16 | Meidensha Corp | ディジタル形保護継電装置のリスタート方式 |
| JP4534995B2 (ja) * | 2006-02-02 | 2010-09-01 | 株式会社明電舎 | ディジタル形保護継電装置のリスタート方式 |
| US8151167B2 (en) | 2008-02-01 | 2012-04-03 | Toshiba Storage Device Corporation | Program processing device and program processing method |
| JP2009201251A (ja) * | 2008-02-21 | 2009-09-03 | Toshiba Corp | ディジタル形保護継電装置 |
| JP2012130215A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | ディジタル型保護継電器の二重化バイパスシステム |
| WO2021106622A1 (ja) * | 2019-11-29 | 2021-06-03 | ソニーグループ株式会社 | テレプレゼンスシステム |
| US12052528B2 (en) | 2019-11-29 | 2024-07-30 | Sony Group Corporation | Telepresence system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4868216B2 (ja) | ファームウェア更新回路およびファームウェア更新方法 | |
| US4181940A (en) | Multiprocessor for providing fault isolation test upon itself | |
| JP7022809B2 (ja) | コンピュータシステム、および、その安全管理方法、および、コンピュータソフトウェア製品 | |
| KR100316981B1 (ko) | 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시 메모리에 프로그램을 저장하는 방법 | |
| JPH08137763A (ja) | フラッシュメモリ制御装置 | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JPH10254636A (ja) | ディスクアレイシステム | |
| US6483746B2 (en) | Electronic apparatus | |
| JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
| JP2000059981A (ja) | ディジタル形保護継電装置 | |
| JPH07248978A (ja) | 不揮発性メモリ | |
| JP2000235483A (ja) | 情報処理装置 | |
| JP2007064762A (ja) | 半導体装置、テストモード制御回路 | |
| JP4543505B2 (ja) | マイクロコンピュータの制御方法及び異常監視装置 | |
| TWI854589B (zh) | 微控制器電路和開機控制方法 | |
| JPH0784894A (ja) | 不揮発性メモリの書き込み方法 | |
| JPH03136153A (ja) | マイクロコントローラ | |
| JP2010061258A (ja) | デュプレックスプロセッサシステム及びプロセッサ二重化方法 | |
| JP4853620B2 (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム | |
| JP2000163274A (ja) | 電子機器およびｒｏｍデータ監視プログラムを記録した記録媒体 | |
| JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
| JPH0822419A (ja) | 誤書込防止方式 | |
| JP2000181510A (ja) | プログラマブルコントローラのバックアップデータ保護方法及びプログラマブルコントローラ | |
| JPH0695974A (ja) | メモリ保護方式 | |
| JPS6234262A (ja) | 不揮発性メモリアクセス方式 |