JP2010061258A - デュプレックスプロセッサシステム及びプロセッサ二重化方法 - Google Patents

デュプレックスプロセッサシステム及びプロセッサ二重化方法 Download PDF

Info

Publication number
JP2010061258A
JP2010061258A JP2008224398A JP2008224398A JP2010061258A JP 2010061258 A JP2010061258 A JP 2010061258A JP 2008224398 A JP2008224398 A JP 2008224398A JP 2008224398 A JP2008224398 A JP 2008224398A JP 2010061258 A JP2010061258 A JP 2010061258A
Authority
JP
Japan
Prior art keywords
processor
restart
main memory
active
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008224398A
Other languages
English (en)
Inventor
Makoto Okazaki
眞 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008224398A priority Critical patent/JP2010061258A/ja
Publication of JP2010061258A publication Critical patent/JP2010061258A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】開示のシステムは、復旧に要する時間を短縮することを目的とする。
【解決手段】現用系プロセッサと予備系プロセッサそれぞれにCPUと主メモリを有し、現用系プロセッサで障害が発生すると再開起動手段を起動して障害要因に応じた再開方法を選択し再開起動を行うデュプレックスプロセッサシステムにおいて、再開起動手段は、現用系プロセッサの主メモリから読み出したデータのエラー訂正及び検出符号で訂正不能な誤りの検出時に、当該データを予備系プロセッサの主メモリから読み出して現用系プロセッサの主メモリに書き込んで修復するメモリ修復手段を有し、メモリ修復手段で現用系プロセッサの主メモリのデータを修復したのち障害要因に応じた再開方法を選択して再開起動を行う。
【選択図】 図5

Description

本発明は、現用系プロセッサと予備系プロセッサそれぞれにCPUと主メモリを有するデュプレックスプロセッサシステム及びプロセッサ二重化方法に関する。
図1は、従来のデュプレックスプロセッサシステムの一例の構成図を示す。同図中、現用系プロセッサ1Aは、CPU2Aと、主メモリ3Aと、メモリ交差制御部4Aと、IO制御部5Aと、IO装置(ハードディスク等)6Aを有している。また、予備系プロセッサ1Bは、CPU2Bと、主メモリ3Bと、メモリ交差制御部4Bと、IO制御部5Bと、IO装置6Bを有している。
図1において、現用系プロセッサ1Aにて障害が発生すると、現用系の主メモリ3Aを用いてCPU2Aで再開起動プログラムが走行する。再開起動プログラムは、障害内容を分析し、最適な再開方法を選択し、速やかに復旧を行うものである。
例えば、プロセッサ1A,1Bに二重化されたIO装置6A,6Bが接続されている場合、現用系IO装置6Aに故障が発生した場合は、予備系IO装置6Bを用いて処理を継続する。
例えば、障害がプログラムミスやデータ誤り等のソフトウェアに起因するソフトウェア要因の場合は、該当プログラムや被疑データの初期化を行い、自系(現用系)にてメモリ再開を行う。
例えば、障害がハード要因(CPU故障、メモリ故障など)の場合は、予備系に切り替えてメモリ再開を行う。メモリ再開とは、二重化されている予備系の主メモリ3Bを用いて再開を起動するものである。
ところで、メモリデバイスではα線によるソフトエラー(間欠的にビット反転が発生すること)が知られている。一般的な対策として、メモリにECC(Error Correcting Code:誤り訂正符号)を実装し、n(nは1以上の整数)ビットエラーを訂正することで、データの紛失を抑止し処理を継続する方法がある。
しかし、長時間運用を行うシステムの場合、メモリ上のnビットエラーが蓄積されて、エラー訂正不能なn+1ビットエラーになる場合がある。また、近年、宇宙線(中性子)によりソフトエラーが発生することが知られており、中性子によるソフトエラーは、発生する電荷密度がα線の場合より約1桁大きいため、n+1ビット以上(場合によっては異なるn+1以上のアドレス)が同時に反転する場合がある。つまり、メモリにECCを実装しても、n+1ビットエラーは正しい値に訂正できないため、ソフトエラーによる一時的なメモリ故障を全て回避することは困難である。
図2に、従来のCPU2Aで実行する再開起動プログラム処理の一例のフローチャートを示す。同図中、ステップS1で割り込みカウンタの値を1だけインクリメントする。なお、割り込みカウンタの値は復旧時にゼロリセットされている。
次に、ステップS2で割り込みカウンタが所定値(例えば10)である場合は、障害割り込みが繰り返し発行され、これ以上、再開起動プログラムは完走できないと判断し、ステップS3でCPU2A及び主メモリ3AをCPU2B及び主メモリ3Bに切り替えた後に、ステップS4でローディング再開を起動する。
割り込みカウンタが9以下である場合は、障害要因により再開起動方法が異なるので、ステップS5で障害要因を判別する。この結果、ハードディスク等のIO装置6Aの障害の場合は、ステップS6で予備系のIO装置6Bに切り替えて、ステップS7で中断点復帰を行う。中断点復帰は障害割り込みが発行された時に走行していたPC(プログラムアドレス)に処理を戻すことである。
ソフトウェア要因の場合は、ステップS8で現用系の主メモリ3Aの該当プログラムとデータの初期化を行い、ステップS9で自系(現用系)にて再開を起動する。
ハード要因の場合は、ステップS10でCPU2A及び主メモリ3AをCPU2B及び主メモリ3Bに切り替えた後にステップS11でメモリ再開を起動する。
ところで、現用系メモリ障害が発生した場合に、現用系メモリ診断を行い、修復可能な一時的なメモリ故障と判断できた場合に、予備系主メモリのデータを現用系主メモリにコピーして、現用系処理を継続する方法がある(例えば特許文献1参照)。
特開平3−269745号公報
デュプレックスプロセッサシステムにおいて、現用系プロセッサ1Aにて障害が発生すると、障害割り込みが発生し、再開起動プログラムが起動される。再開起動プログラム走行中は、障害内容から最適な再開方法を選択する必要があるため、割り込みの抑止は行わない場合がある。これは、例えばソフトウェア要因を検出した後に、このソフトウェア要因の原因となったハード要因を検出する場合もあり得るからである。
このように割り込みの抑止を行わない場合、再開起動プログラムが走行中に再度障害割り込みが発生し、再開起動プログラムが再び起動される場合があり、障害状況によっては、これを繰り返してしまう場合がある。更に、故障が回復しない場合はこれを無限に繰り返し、システムが停止する場合があるという問題がある。
この問題に対する対策として、障害割り込みが繰り返された場合に、その繰り返し回数を計測し、繰り返し回数が一定回数以上となると再開起動プログラムの走行をあきらめて、予備系に切り替えて全てのプログラムやデータの初期化を行うローディング再開を行う方法がある。
予備系に切り替えてメモリ再開を行う方法では、ソフトウェア要因を復旧することができない。また、再開起動プログラムが走行できず初期化を行う該当プログラムや被疑データを絞り込むことができない場合は、安全に復旧するために全てのプログラムやデータの初期化を行うローディング再開が必要である。
一定回数まで再開起動プログラムが繰り返された後にローディング再開を行う場合は、最初に障害が発生してからローディング再開起動までの時間と、全てのプログラムやデータの初期化の時間がかかるため、復旧するまでに多くの時間が必要となる。また、処理中のデータが初期化されるため、例えばデュプレックスプロセッサシステムを交換機に用いた場合は通信中の呼制御データが失われ通信を継続できない等のシステムへの影響が大きいという問題があった。
現用系にてソフトエラーによる一時的なメモリ障害が発生した場合も、障害割り込みが発生し、再開起動プログラムが起動される。ECCを実装していてもn+1ビットエラーが発生する場合は正しい値に訂正できずメモリ障害となる場合がある。
また、再開起動プログラムの走行中にアクセスを行うアドレスで一時的なメモリ障害が発生した場合は、再開起動プログラムが無限に繰り返され、その結果、影響の大きなローディング再開となるという問題があった。
また、通常デュプレックスシステムにおける保守運用では、現用系の障害により予備系に切り替わって再開起動し、旧現用系で走行した再開起動プログラムにより旧現用系のハード故障が判断できた場合は、旧現用系装置(ハード故障部分)の交換を行うことで故障要因を取り除き、システムの運用を続けることができる。しかし、再開起動プログラムの走行中にアクセスを行うアドレスでソフトエラーによる一時的なメモリ障害が発生した場合は、再開起動プログラムが完走できないため、旧現用系の故障要因がわからず旧現用系装置(プロセッサ1A)全体を交換しなければならないという問題もあった。
しかし、例えば特許文献1で知られた方法では、メモリ試験プログラムが走行中にアクセスを行うアドレスで(例えばスタック領域やプログラム領域などを含めて)、一時的なメモリ故障が発生した場合は、再度障害割り込みが発生してしまうため、障害割り込みが無限に繰り返されてしまう事象に対して回避することができない。また、再開起動までの間にメモリ診断を行うための時間が必要であるため、再開までの時間がかかるといった問題がある。
開示のシステムは、復旧に要する時間を短縮することを目的とする。
開示の一実施態様によるデュプレックスプロセッサシステムは、現用系プロセッサと予備系プロセッサそれぞれにCPUと主メモリを有し、現用系プロセッサで障害が発生すると再開起動手段を起動して障害要因に応じた再開方法を選択し再開起動を行うデュプレックスプロセッサシステムにおいて、
前記現用系プロセッサの主メモリから読み出したデータのエラー訂正及び検出符号で訂正不能な誤りの検出時に、当該データを前記予備系プロセッサの主メモリから読み出して前記現用系プロセッサの主メモリに書き込んで修復するメモリ修復手段を有し、
前記メモリ修復手段で前記現用系プロセッサの主メモリのデータを修復したのち前記障害要因に応じた再開方法を選択して再開起動を行う。
また、開示の一実施態様によるプロセッサ二重化方法は、現用系プロセッサと予備系プロセッサそれぞれにCPUと主メモリを有し、現用系プロセッサで障害が発生すると障害要因に応じた再開方法を選択し再開起動を行うプロセッサ二重化方法において、
前記現用系プロセッサの主メモリから読み出したデータのエラー訂正及び検出符号で訂正不能な誤りの検出時に、当該データを前記予備系プロセッサの主メモリから読み出して前記現用系プロセッサの主メモリに書き込んで修復し、
前記現用系プロセッサの主メモリのデータを修復したのち前記障害要因に応じた再開方法を選択して再開起動を行う。
開示のシステムによれば、復旧に要する時間を短縮することができる。
以下、図面に基づいて実施形態について説明する。
<実施形態>
図3は、デュプレックスプロセッサシステムの一実施形態の構成図を示す。同図中、現用系プロセッサ11Aは、CPU12Aと、主メモリ13Aと、メモリ交差制御部14Aと、IO制御部15Aと、IO装置(ハードディスク等)16Aを有している。また、予備系プロセッサ11Bは、CPU12Bと、主メモリ13Bと、メモリ交差制御部14Bと、IO制御部15Bと、IO装置16Bを有している。
現用系のCPU12Aと予備系のCPU12Bは、再開起動プログラムを実行する再開起動手段20A,20Bを有しており、互いに再開起動通知を行う。
また、CPU12Aと主メモリ13A,メモリ交差制御部14A,IO制御部15Aとの間はプロセッサバス17Aで接続されており、これらの間を転送されるデータにはECCが付与されている。
同様に、CPU12Bと主メモリ13B,メモリ交差制御部14B,IO制御部15Bとの間はプロセッサバス17Bで接続されており、これらの間を転送されるデータにはECCが付与されている。
また、メモリ交差制御部14A,14BそれぞれはDMA(Direct Memory Access)転送機能を有する。
現用系のIO制御部15Aには、現用系のIO装置16Aが接続されており、IO制御部15Aは自系IO装置16Aを制御し、また、IO制御部15Aは予備系のIO制御部16Bを経由して予備系のIO装置16Bも制御する。IO制御部15Aは、CPUの現用系予備系とは別にIO装置の現用系予備系を管理している。現用系IO装置16Aに障害が発生した場合は、IO制御部15AがCPU12Aに障害割り込みを発行する。CPU12AはIO制御部15Aに対しIO装置16A,16Bの切り替えを行うことができる。
同様に、予備系のIO制御部15Bには、予備系のIO装置16Bが接続されており、IO制御部15Bは自系IO装置16Bを制御し、また、IO制御部15Bは現用系のIO制御部16Aを経由して現用系のIO装置16Bも制御する。IO制御部15Bは、CPUの現用系予備系とは別にIO装置の現用系予備系を管理している。予備系IO装置16Bに障害が発生した場合は、IO制御部15BがCPU12Bに障害割り込みを発行する。CPU12BはIO制御部15Bに対しIO装置16B,16Aの切り替えを行うことができる。
図3に、通常時のデータ書き込みルートを一点鎖線で示す。すなわち、現用系CPU12Aから主メモリ13Aへのデータの書き込みは、現用系主メモリ13Aに対して行われ、これと共にメモリ交差制御部14A,14Bを経由して予備系主メモリ13Bにも上記データの書き込みが行われる。
また、現用系CPU12Aは、現用系主メモリ13Aからデータの読み出しを行う。現用系CPU12Aが主メモリ13Aからデータを読み出した時に2ビットエラーを検出した場合は、CPU12Aは障害割り込みを発行する。ここで、現用系CPU12Aで処理実行中に、未実装アドレスアクセス等のソフトウェア要因の障害を検出した場合は、CPU12A内部で障害割り込みを発行する。
図4に、メモリ修復時のデータ読み出しと書き込みルートを一点鎖線で示す。すなわち、CPU12Aの指示によりメモリ交差制御部14AのDMA転送機能が起動され、メモリ交差制御部14Aはメモリ交差制御部14Bを通して予備系主メモリ13Bのデータを読み出し、現用系の主メモリ13Aに書き込む。
<再開起動プログラム>
図5に、再開起動プログラム処理の一実施形態のフローチャートを示す。同図中、ステップS21で割り込みカウンタの値を1だけインクリメントする。なお、割り込みカウンタの値は復旧時にゼロリセットされている。
次に、ステップS22で割り込みカウンタが所定値(例えば10)である場合は、障害割り込みが繰り返し発行され、これ以上再開起動プログラムは完走できないと判断し、ステップS23でCPU12A及び主メモリ13AをCPU12B及び主メモリ13Bに切り替えた後に、ステップS24でローディング再開を起動する。
割り込みカウンタが9以下である場合は、ステップS25でCPU12Aは主メモリ13Bから読み出したデータに付加されているECCから、読み出しデータにn+1ビットエラーを検出したか否かを判別する。
CPU12Aが主メモリ13Aの読み出しデータにn+1ビットエラーを検出した場合は、ステップS26で履障アドレス(n+1ビットエラーを検出したアドレス)のデータ修復を行う。データ修復の方法は、メモリ交差制御部14Aに予備系の主メモリ13Bから現用系の主メモリ13AへのDMA転送を起動することで実現する。なお、読み出しデータにnビットエラーがある場合には、ECCを用いて読み出しデータのnビットエラーを訂正することはもちろんである。
この後、障害要因により再開起動方法が異なるので、ステップS27で障害の発生位置や発生状況等から障害要因を判別する。
この結果、ハードディスク等のIO装置16Aの障害の場合は、ステップS28で予備系のIO装置16Bに切り替えて、ステップS29で中断点復帰を行う。中断点復帰は障害割り込みが発行された時に走行していたPC(プログラムアドレス)に処理を戻すことである。
ソフトウェア要因の場合は、ステップS30で現用系の主メモリ13Aの該当プログラムとデータの初期化を行い、ステップS31で自系(現用系)にて再開を起動する。
ハード要因の場合は、ステップS32でCPU12A及び主メモリ13AをCPU12B及び主メモリ13Bに切り替えた後にステップS33でメモリ再開を起動する。
これにより、現用系主メモリ13Aにてソフトエラーによる一時的なメモリ障害が発生した場合は、予備系主メモリ13Bからデータを読み出して現用系主メモリ13Aに書き込むことでデータ修復を行った後に、復旧方法を選択し再開を起動するため、再開起動プログラム走行中にアクセスを行うアドレスで一時的なメモリ障害が発生した場合でも、再開起動プログラムが走行できるようになる。
このため、ソフトウェア要因を検出した後に、このソフトウェア要因の原因となったハード要因を検出する場合があるために再開起動プログラム走行中の割り込みの抑止を行わない制御を行っていても、メモリ障害(ハード要因)と判断することができるようになるので、影響の大きなローディング再開ではなく、メモリ再開で復旧させることができるようになる。
メモリ再開で復旧させることができることから、障害発生から短時間で復旧させることが可能となり、また、処理中のデータを用いて処理を継続することができるようになる。
また、上記実施形態では、再開起動プログラムの最初の段階で履障アドレスのデータ修復を行うため、メモリ診断を必要とせず、その後に走行する再開起動プログラムでメモリ障害が発生することを回避できる。
なお、宇宙線(中性子)の影響によるソフトエラーにより異なる複数のアドレスでn+1ビットエラーが発生する可能性があり、それが再開起動プログラム走行中にアクセスを行うアドレスで発生した場合は、再開起動プログラム走行中に再度メモリ障害が発生するが、次回の再開起動プログラム走行時にステップS26で復旧する。このような場合を考慮し、割り込みカウンタを例えば10に設定し許容している。
(付記1)
現用系プロセッサと予備系プロセッサそれぞれにCPUと主メモリを有し、現用系プロセッサで障害が発生すると再開起動手段を起動して障害要因に応じた再開方法を選択し再開起動を行うデュプレックスプロセッサシステムにおいて、
再開起動手段は、前記現用系プロセッサの主メモリから読み出したデータのエラー訂正及び検出符号で訂正不能な誤りの検出時に、当該データを前記予備系プロセッサの主メモリから読み出して前記現用系プロセッサの主メモリに書き込んで修復するメモリ修復手段を有し、
前記再開起動手段は、前記メモリ修復手段で前記現用系プロセッサの主メモリのデータを修復したのち前記障害要因に応じた再開方法を選択して再開起動を行うことを特徴とするデュプレックスプロセッサシステム。
(付記2)
付記1記載のデュプレックスプロセッサシステムにおいて、
再開起動手段は、再開起動を行うときに障害割り込みの抑止を行わないことを特徴とするデュプレックスプロセッサシステム。
(付記3)
現用系プロセッサと予備系プロセッサそれぞれにCPUと主メモリを有し、現用系プロセッサで障害が発生すると障害要因に応じた再開方法を選択し再開起動を行うプロセッサ二重化方法において、
前記現用系プロセッサの主メモリから読み出したデータのエラー訂正及び検出符号で訂正不能な誤りの検出時に、当該データを前記予備系プロセッサの主メモリから読み出して前記現用系プロセッサの主メモリに書き込んで修復し、
前記現用系プロセッサの主メモリのデータを修復したのち前記障害要因に応じた再開方法を選択して再開起動を行うことを特徴とするプロセッサ二重化方法。
(付記4)
付記1記載のデュプレックスプロセッサシステムにおいて、
前記再開起動手段は、前記障害要因がハード要因の場合にCPU及び主メモリを予備系プロセッサに切り替えてメモリ再開を行うことを特徴とするデュプレックスプロセッサシステム。
(付記5)
付記1記載のデュプレックスプロセッサシステムにおいて、
前記再開起動手段は、前記障害要因がソフトウェア要因の場合に該当プログラムとデータの初期化を行って自系で再開を行うことを特徴とするデュプレックスプロセッサシステム。
従来のデュプレックスプロセッサシステムの一例の構成図である。 従来の再開起動プログラム処理の一例のフローチャートである。 デュプレックスプロセッサシステムの一実施形態の構成図である。 メモリ修復時のデータ読み出しと書き込みルートを示す図である。 再開起動プログラム処理の一実施形態のフローチャートである。
符号の説明
11A 現用系プロセッサ
11B 予備系プロセッサ
12A,12B CPU
13A,13B 主メモリ
14A,14B メモリ交差制御部
15A,15B IO制御部
16A,16B IO装置
17A,17B プロセッサバス
20A,20B 再開起動手段

Claims (4)

  1. 現用系プロセッサと予備系プロセッサそれぞれにCPUと主メモリを有し、現用系プロセッサで障害が発生すると再開起動手段を起動して障害要因に応じた再開方法を選択し再開起動を行うデュプレックスプロセッサシステムにおいて、
    再開起動手段は、前記現用系プロセッサの主メモリから読み出したデータのエラー訂正及び検出符号で訂正不能な誤りの検出時に、当該データを前記予備系プロセッサの主メモリから読み出して前記現用系プロセッサの主メモリに書き込んで修復するメモリ修復手段を有し、
    前記メモリ修復手段で前記現用系プロセッサの主メモリのデータを修復したのち前記障害要因に応じた再開方法を選択して再開起動を行うことを特徴とするデュプレックスプロセッサシステム。
  2. 請求項1記載のデュプレックスプロセッサシステムにおいて、
    再開起動手段は、再開起動を行うときに障害割り込みの抑止を行わないことを特徴とするデュプレックスプロセッサシステム。
  3. 現用系プロセッサと予備系プロセッサそれぞれにCPUと主メモリを有し、現用系プロセッサで障害が発生すると障害要因に応じた再開方法を選択し再開起動を行うプロセッサ二重化方法において、
    前記現用系プロセッサの主メモリから読み出したデータのエラー訂正及び検出符号で訂正不能な誤りの検出時に、当該データを前記予備系プロセッサの主メモリから読み出して前記現用系プロセッサの主メモリに書き込んで修復し、
    前記現用系プロセッサの主メモリのデータを修復したのち前記障害要因に応じた再開方法を選択して再開起動を行うことを特徴とするプロセッサ二重化方法。
  4. 請求項3記載のプロセッサ二重化方法において、
    前記再開起動を行うときに障害割り込みの抑止を行わないことを特徴とするプロセッサ二重化方法。
JP2008224398A 2008-09-02 2008-09-02 デュプレックスプロセッサシステム及びプロセッサ二重化方法 Withdrawn JP2010061258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008224398A JP2010061258A (ja) 2008-09-02 2008-09-02 デュプレックスプロセッサシステム及びプロセッサ二重化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008224398A JP2010061258A (ja) 2008-09-02 2008-09-02 デュプレックスプロセッサシステム及びプロセッサ二重化方法

Publications (1)

Publication Number Publication Date
JP2010061258A true JP2010061258A (ja) 2010-03-18

Family

ID=42188007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008224398A Withdrawn JP2010061258A (ja) 2008-09-02 2008-09-02 デュプレックスプロセッサシステム及びプロセッサ二重化方法

Country Status (1)

Country Link
JP (1) JP2010061258A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016218A (ja) * 2017-07-07 2019-01-31 富士通株式会社 情報処理装置、制御装置および情報処理装置の制御方法
CN110716822A (zh) * 2019-10-14 2020-01-21 深圳市网心科技有限公司 嵌入式设备、跨芯片监控方法、装置及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016218A (ja) * 2017-07-07 2019-01-31 富士通株式会社 情報処理装置、制御装置および情報処理装置の制御方法
CN110716822A (zh) * 2019-10-14 2020-01-21 深圳市网心科技有限公司 嵌入式设备、跨芯片监控方法、装置及存储介质

Similar Documents

Publication Publication Date Title
US5274646A (en) Excessive error correction control
US9164854B2 (en) Thread sparing between cores in a multi-threaded processor
TWI490876B (zh) 系統啟動引導處理方法及裝置
JP4603185B2 (ja) 計算機及びその誤り回復方法
CN101246443B (zh) 用于恢复存储器故障的方法和系统
US8219851B2 (en) System RAS protection for UMA style memory
TW201535382A (zh) 動態隨機存取記憶體(dram)列備用技術
JP2021531568A (ja) コモンモード障害信号に応じたメモリスキャン動作
JP3068009B2 (ja) 冗長化メモリのエラー訂正機構
JP2010061258A (ja) デュプレックスプロセッサシステム及びプロセッサ二重化方法
US9043655B2 (en) Apparatus and control method
JP2010536112A (ja) 中断された書込みの回復のためのデータ記憶方法、機器およびシステム
JP2004054616A (ja) ファームウェア自動修復機能を有する情報処理装置
JP2004252525A (ja) エミュレータおよびプログラム
JP2009223506A (ja) データ処理システム
JP7166231B2 (ja) 情報処理装置及び情報処理システム
JP2009169515A (ja) コンピュータシステム及びシステム回復装置
JP2013156821A (ja) データ処理装置、制御ユニット、メモリ制御方法
US20070038849A1 (en) Computing system and method
JP2000132462A (ja) プログラム自己修復方式
JP4876662B2 (ja) メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法
JP4788516B2 (ja) 動的置き換えシステム、動的置き換え方法およびプログラム
US20170337110A1 (en) Data processing device
JP2005234855A (ja) 情報処理装置
JP2008217665A (ja) マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111206