JPS585856A - 論理装置のエラ−回復システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ′本発明は、情報処理システムにおける論理装置に関し
、特にマルチプロセッサシステムにおける論ｍ装置の工
２−回復方式に関する。

従来、命令再試行手段を肴する論理装置（以下ＣＰＵ）
においては、命令実行中に発生したエラーに応答して、
［ＣＰＵ自身が該命令の再試行可否を判断し、咳命令の
再試行が可能であるならば該命令を再試行することによ
シ骸ＣＰＵの工２−回後しているｏしかし、この方式で
は該エラーが固定故障であるならば、たとえ命令再試行
可能であって屯、骸エラーの回復は期待できないという
欠点がある０このため、マルチプロセッサシステムでは
特開昭５５−８７２５１号公報に示されるような正常な
ＣＰＵを利用してエラーの回復を行う方式が採用されて
いる。すなわち、エラーが発生し九〇ＰＵの命令再試行
可能な内部状態をエラーが発生していない正常なＣＰＵ
に移すことによシ、鉄工ｙ−ＣＰＵ上で実行されていた
処理を正常なＣＰＵがエラー発生時点から引継ぐ方式で
ある。しかし、この方式ではエラーが発生した時点に実
行されていた処理の性質によってはエラーが発生したＣ
ＰＵの命令再試行可能な内部状態をエラーが発生してい
立い正常愈ＣＰＵへ移すことができない場合があるとい
う欠点がある。

エラーを発生したＣＰＵの内部状態を正常なＣＰＪｃ移
すことができないケースとしては割込み処理における次
のようなケースなどがある。すなわち、主記憶装ｆｋ（
以後ＭＭＵ）を複数のＣＰＵが共用するマルチプロセッ
サシステムにおいては、各ＣＰυがお互いの干渉、例え
ば、割込み処理を防ぎ、同時動作が可能となるようにす
るため、各ＣＰＵ＠に諌ＣＰυの制御情報格納領域がＭ
ＭＵ上に割当てられていゐ０ あるＣＰＵＫ割込みが発生し九場合、誼ＯＰυはその時
点ＣｌＣＰＵの制御情報を骸ＣＰＵに割当てられ九制御
情報格納領域へ退避後、割込み処理を開始し、割込み処
理終了後、該制御情報を骸ＣＰＵＫ復帰することＫより
割込み発生前の状態に戻る。

この割込み処！！夷行中、骸ＣＰＵにエラーか発生した
場合、骸エラーを発生したＣＰＵの内部状態を工２−が
発生していない他の正常なＣＰＵに移して４割込み処理
終了時にＦｉ咳正常なＣＰＵに割当てられた制御情報格
納領域から制御情報が咳正常なＣＰＵに復帰される仁と
になル、処理上の矛盾を引き起こす。

本発明の目的は、前述のＣＰＵの内部状態遷移可能性の
低下という欠点を解決し、エラー発生時ＣＰＵが実行し
ていた処理の性質とは無関係に常にＣＰＵのエラーをＷ
Ａ後することができるようにした論１１装置用エラー回
復システムを提供することＫめる◎ 本発−の＠ｌＣ）＠成は、命令を読み出したシ実行させ
るための情報群を格納する第１の格納手段と、論理装置
番号を格納する第２の格納手段と、骸＃！１の格納手段
の情報群と該第２の格納手段の論理装置番号とに基づい
て命令が実行されているときに発生したエラーを通知す
るエラー通知手段と、このエラー通知後該命令の実行を
停止させる停止手段と、この停止手段によシ停止された
骸命令を再試行できるか否かを表示する表示情報を送信
する送信手段とを有する第１の論理装置と、前記エラー
通知手段で工２−の通知を受けた時前記送信手段からの
表示情報が命令再試行できる仁とを表示しているときけ
該第１の論理装置の第１の格納手段から情報群を退避す
る退避手段と、＃第１の論理装置と同等の構成を有する
ｌｉｔ！２の論理装置の処理の区切シで蚊退避手段に退
避した情報群を該第２の論理装置の対応する籐１の格納
手段に格納する手段と、該第２の論理装置の第２の格納
手段の論理装置番号を前記第１の論理装置の第２の格納
手段の論理装置番号へ置換える手段と、該第２の論理装
置の［１の格納手段の情報群と第２の格納手段の論理装
置番号とに基づいて命令の実行の再−を指示する制御手
段とを有する回復制御装置と、命令の実行を再開した後
火の処理の区切夛で前記第２の格納手段を操作し論理装
置番号を初期値へ戻す手段を有する前記第２の論理装置
とから表ることを特徴とする論理装置のエラー同復シス
テムである。

また、本発明の第２の構成は命令を読み出した如実行さ
せるためｏ’ｒｔｔｍ群を格納する第１の格納手段と、
論理装置番号を格納する第２の格納手段と、該第１の格
納手段の情報群と該第２の格納手段の論理装置番号とに
基づいて命令が実行されているときに発生したエラーを
通知する工２−通知手段と、このエラー通知後肢命令の
実行を停止させる停止手段と、この停止手段によシ停止
された該命令を再試行できるか否かを青水する表示情報
を送信する送信手段とを有する第１の論理装置と、前記
エラー通知手段でエラーの通知を受けた時、前記送信手
段からの表示情報が命令再試行できることを表示してい
るときは該第１の論理装置と同等の構成を有する第２の
論理装置の処理の区切ルで該第１の論理装置の第１の格
納手段の情報群−を該第２の論理装置の対応する第１の
格納手段へ格納する手段と、該第２の論理装置の第２の
格納手段の論理装置番号を前記第１の論理装置の第２の
格納手段の論理装置番号へ置換える手段と、該第２の論
理装置の第１の格納手段の情報群と第２の格納手段の論
理装置番号とに基づいて命令の実行を再開する手段と、
命令の実行を再開した後該第２の論理装置の次の処理の
区切シで該第２の論理装置の１２Ｃ）格納手段を操作し
て論理装置番号を初期値へ戻す手段とを有する該第２の
論理装置とから構成されることを特徴とする論理装置の
エラー回復システムである０ 次に本発明の一実施例について図面を参照して説明する
。

１８１図を参照すると、本発明の第１０寮施例はエラー
を検出したＣＰＵＩ　Ｏ、エラーの回復処理を行うＣＰ
Ｕ２０　、およびエラーの回復処理を制御する回復制御
装置３０から構成されている。前記ＣＰＵｌ０は、ＣＰ
Ｕｌ０のエラーを回復制御装置３０に報告するためのエ
ラー報告用インタフ翼−ス１２０．ＣＰＵｌ０のプログ
ラム操作可能レジスタＩ１１１１−１１９　、ＣＰＵＩ
　Ｏの論理装置番号を格納するためのプログラム操作可
能な論１１装置番号格納レジスタ１５０．前記レジスタ
群１１１〜１１９の情報を退避させるための退避用イン
タフェース１２１．従来技術であるパリティチェック回
路等によ〕実現されているエラー検出回路１３０．クロ
ック発振回路１３１．命令再試行が可能か否かを示す命
令再試行不可インディケータ１３２．論理装置番号復帰
回路１６０．データレジスタ１３８．および１３９２選
択制御グー）群１４０１選択レジスタ１３６．インタフ
ェース制御回路１３３１回復用インタフェース１２２゜
制御１［１２Ｂ、１２４．および１２５．書込みデータ
バス１３５．および読出しデータバス１３７から構成さ
れている０前記ＣＰＵ２０の構成は前記ＣＰＵＩ　Ｇの
構成と同一である。

次に本夷總例の動作を詳細に説明する０いま、ＣＰＵｌ
０において割込み処理を実行中にエラーが発生し、工２
−検出回路１３０にて工２−検出されると、制御線１２
３を介してクロック発振回路１３１が停止され、工２−
発生時点のＣＰＵｌ０の内部状態が凍結されるとともに
制御線１２４からインタフェース制御回路１３３を介し
て回復制御装置３０にエラー発生報告が行なわれる。回
復制御装置３０は通常入出力制御尋別業務を処理中であ
るが、ＣＰＵｌ０からの工２−発生報告を受けあと、回
復制御装置３０の制御部３１が処理中の業務を中断し、
回復処理の制御を開始する０す表わち、咳制御部３１の
制御によ〕退避用インタフェース１２１を介してＣＰＵ
ｌ０の１０グラム操作可能レジスタ群１１１〜１１９、
および論理装置番号格納レジスタ１５０の内容が読込ま
れる。

ＣＰＵｌ０内のレジスタの読出し動作は次のようにして
行なわれる０レジスタ１　ｌｌ〜１１９、および１５０
のうち読出したいレジスタの番号が選択レジスタ１３６
にセットされる０図には示されていないが回復制御装置
３０から読出しの指令ができ、該読出し指令を出すとと
によシ選択しジス／１３６で指定されたレジスタが選択
制御ゲート群１４０によシ選択され、データバス１３７
およびデータレジスタ１３８を介して読出すことができ
る。

ＣＰＵｌ０の１ｐルブラム作可能レジスタ群１１１〜１
１９Ｃ）読込みＩＩ＆理中はＣＰＵｌ０のクロックは停
止させておき、読込み処理によシＣＰＵｌ０の内部状態
は変らないようにしておく。

回復制御装置３０はエラーの発生時点でＣＰＵ１０にて
実行されていた命令が再試行可能か否かを命令再試行不
可インディケータ１３２の内容を本って判断する。命令
再試行不可インディケータ１３２は各命令奥行開始時点
でオフにリセットされ、命令実行中メモリ書換え勢の条
件で命令再試行不可としてオンにセットされる０誼命令
再試行不可インディケータがオフの場合、エラー発生時
での命令は再試行可能であるので、回復制御装置３０か
らの信号によ、９０ＰＵｘ　Ｏにおいて誼命令の再試行
を行わせる孔示が出されるが、ＣＰＵｌ０での命令の再
試行が不可能であるならば、制御線２３４を介してＣＰ
Ｕｌ０の回復処理をＣＰＵ２０に依頼する。

回復制御装置３０から工２−を発生し九〇ＰＵｌＯの回
復依頼を受は九〇ＰＵ２ＧはＣＰＵＩＧとは独立に本業
務を処理中であシ、処理中の業務を区切シのよい時点で
中断し、その旨制御＠　２３４を介して回復制御装置３
０に報告する。その後、クロック発振回路２３１を停止
させ、それ以後のＣＰＵ２０での本業務処理を一時中断
する〇報告を受けた回復制御装置３（ｌ退避用インタフ
ェース１２１を介して退避したＣＰＵｌ０の１０グラム
操作可能レジスタ群１１１〜１１９の情報とＣＰＵＩ　
Ｏの論理装置番号が格納されている論理装置番号格納レ
ジスタ１５０の情報とを、回復用インタフェース２２２
を介してＣＰＵ２０のプログラム操作可能レジスタ群２
１１〜２１９とＣＰＵ２０の論理装置番号格納レジスタ
２５０とにそれぞれ書込む口 ＣＰＵ２０へのレジスタ書込みは次のようにして行う。

レジスタ２１１〜２１９、および２５０のうち書込みた
いレジスタの番号を選択レジスタ２３６にセットする。

図には示されていないが回復制御装置３０から書込み指
令を出すことができ。

書込みたいレジスタ番号を選択レジスタ２３６にセ、ト
シデータレジスタ２３９にデータを書込んだ後、書込み
指令を出すことによシデータパス２３５を介して所望の
レジスタにデータを書込むことができる。

ＣＰＵＩＧのプログラム操作可能レジスタ群１１１−１
１９の情報と論理装置番号格納レジスタ１５Ｇの情報と
がＣＰＵ２０のプログラム操作可能レジスタ群２１１〜
２１９と論現装置番号格納レジスタ２５０とにそれぞれ
設定された後、回復制御懺［３ＧＫよシ制御線２２５を
介してＣＰＯ２００クロック発振停止解除が行われるこ
とによｊ９ｃＰＵ２０に対して命令開始起動がかけられ
エラー〇丸め、ＣＰＵｌ０で中断していた割込み処理、
はＣＰＵ２０にて再−される０ ＣＰＵＩＯで中断していた割込み処理を再開し九ＣＰＵ
２０は鋏割込み処理を終了した後、ｃＰｉＪ１００割込
み時の制御情報が格納されている制御情報格納領域から
該制御情報を復帰するとともに論理装置番号復帰回路２
６０を起動しＣＰＵ２０の論理装置番号格納レジスタの
内容を初期化し割込み発生前の状態へ戻る。以上述べた
ように、ＣＰＵ１ｏの内部状態をＣＰＵ２０に移送後Ｃ
ＰＵ２０の論理装置番号を操作することによりエラー発
生時にＣＰＵｌ０で実行されて−た処理内容とは無関係
ＫＣＰＵＩ　Ｏのエラーを回復することができる。本実
細例はＣＰＵｌ０のエラーなＣＰＵ２０で回復する場合
であるが、ＣＰＵ１０とＣＰＵ２０とは全く同じ構成で
あるため、ＣＰＯ２０にエラーが発生した場合、同様の
手順でＣＰｏ　１０にて該エラーを回復することができ
るのは明らかである◎ 本発明は、＃Ｉｌの実施例で述べた回復制御装置を使用
せず直接論理装置間で互−に他の論理装置のエラー回復
を行う場合にも適用できる。

第２図を参照すると、本発明の１１２の実施例は第１の
実施例で述べ九回復制御装置３０およびその制御部３１
を含まず、代シにレジスタ退避制御回路１７０および２
７０論理装置間のエラー報告用インタフェース１２０お
よびデータバス１７１を含む。

次ＫｊｌｌＩ２の実施例の動作を詳細に説明する。

ＣＰＵｌ０で工２−が発生したならば、エラー検出回路
１３０から制御線１２４．インタフェース制御回路１３
３、およびエラー報告用インタフェース１２０を介して
ＣＰＵ２０に工２−通知を行い、レジスタ退避制御回路
１７０の指示によシＣＰＵｌ０のプログラム操作可能レ
ジスタ群１１１〜１１９と論理装置番号格納レジスタ１
５０の内容が読出され、データバス１７１を介してＣＰ
Ｕ２０のレジスタ退避制御回路２７０に送られ、それら
をＣＰＵ２０のプログラム操作可能レジスタ群２１１〜
２１９、および論理装置番号格納レジスタ２５０に書込
んだ後ＣＰＵ２０を起動すればよい〇 本発明には、回復不可能なエラーが発生したＣＰＵ０状
態を他の正常なＣＰＵへ移すとともに、該ＣＰＵの論理
装置番号を操作することによシ、工２−が発生した時点
の処理の性質とは無関係に処理の連続性を保ちながら、
ＣＰＵの回復処理を行うことができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す図、および８に２
図は本発明の第２の実施例を示す図である。 第１図および第２図において、１０．２０・川・・ＣＰ
Ｕ、３０・・・・・・回復制御回路、３１・・・・・・
制御部、１１１〜１１９，２１１〜２１９・・・・・・
レジスタ群、１２０．２２０・・・・・・故障報告用イ
ンタフェース、１２１．２２１・・・−・・退避用イン
タフェース、１２２゜２２２・・・・・・回復用インタ
フェース、１２３，１２４゜１２５．２２３，２２４，
２２５−−−−・・制御線、１３０．２３０・・・−・
・・故障検出回路、１３１，２３１・・・・・・クロッ
ク発生回路、１３２，２３２・・・・・・命令再試行不
可インディケータ、１３３，２３３・・・・・・インタ
フェース制御回路、１３４，２３４・・・・・・制御線
、１３５，２３５・・−・・・書込みデータバス、１３
６．２３６・・・・・・選択レジスタ、１３７，２３７
・・・・・・読出しデータバス、１３８，２３８・・・
・・・ｆ−タレジスタ、１３９，２３９・・・・・・デ
ータレジスタ、１４０．２４０・・・・・・選択制御ゲ
ート詳、１５ｏ。 ２５０・・・・・・論理装置番号格納レジスタ、１６０
゜２６０・・・・・・論理装置番号復帰回路、１７１・
・・・・・データバス。

Claims (1)

1. 【特許請求の範囲】 １、命令を読み出したシ実行させるための情報群格納す
   る第１ｃ）格納手段と、論ｌ１装置番号を格納する第２
   の格納手段と、該第１の格納手段の情報群と第２の格納
   手段の論理装置番号とに基づいて命令が実行されている
   ときに発生したエラーを通知するエラー通知手段と、こ
   の工２−通知後諌命令の実行を停止させる停止手段と、
   この停止手段によル停止された該命令を再試行できるか
   否かを表示情報を送信する送信手段とを有する第１の論
   理装置と、 前記工２−通知手段で工２−の通知を受けた時前記送信
   手段からの表示情報が命令再試行できることを表示して
   いるときは前記第１の論理装置の第１の格納手段から情
   報群を退避する退避手段と、第２の論理装置の処理の区
   切シでｌ皺退避手段に退避した情報群を該第２の論理装
   置の対応する第１の格納手段に格納する丸めに送付する
   手段と、＊ｔＳＺの論理装置の第２の格納手段の論理装
   置番号を前記第１の論理装置の第２の格納手段の論理装
   置番号に置換える手段と、前記第２の論理装置の第１の
   格納手段の情報群と第２の格納手段の論理装置番号とに
   基づいて命令の実行の再開を指示する制御手段とを有す
   る回復制御装置と、 命令の実行を再開した後、次の処理の区切シで前記第２
   の格納手段を操作し論理装置番号を初期値に戻す手段を
   有する前記第２の論理装置とを備えたことを特徴とする
   論理装置のエラー回復システム。 ２、命令を読み出したシ実行させるための情報群を格納
   する第１の格納手段と、論理装置番号を格納する第２の
   格納手段と、該第１の格納手段の情報群と該第２の格納
   手段の論理装置番号とに基づいて命令が実行されている
   ときに発生したエラーを通知する工２−通知手段と、と
   の工２−通知後、該命令の実行を停止させる停止手段と
   、この停止手段によシ停止された該命令を再試行できる
   か否かを表示する表示情報を送信する送信手段とを有す
   る第１の論理装置と、前記エラー通知手段でエラーの通
   知を受けた時前記送信手段からの表示情報が命令再試行
   できることを表示しているときは該第１の論理装置と同
   等の構成を有する第２の論理装置の処理の区切）で該第
   １の論理装置の第１の格納手段の情報群を該第２の論理
   装置の対応する第１の格納手段に格納する手段と、 ＃第２の論理装置の第２の格納手段の論理装置番号を前
   記第１の論理装置の第２の格納手段の論理装置番号に置
   換える手段と、骸Ｍ２の論理装置の第１の格納手段の情
   報群と第２の格納手段の論理装置番号とに基づいて命令
   の実行を再開する手段と、命令の実行を再開したｖｋ骸
   落第２論理装置の次の処理の区切シで該第２の論理装置
   の第２の格納手段を操作して論理装置番号を初期値へ戻
   す手段とを有する該第２の論理装置とを備えたことを特
   徴とする論理装置の工２−回復システム。