JPS635779B2 - - Google Patents

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、情報処理装置に関し、特に多重構成
の論理装置の障害時におけるエラー回復機能の向
上に関する。

従来技術 ストアドプログラム方式を採用する情報処理装
置においては、命令の読み出し、命令の解読，解
読した命令の実行という一連の動作をくり返すこ
とによつて所定の処理が実行される。これらの動
作は、すべてレジスタ間の情報の転送，シフト動
作，加算器の使用等数十種の基本動作の組合せに
よつて実行される。上記基本動作の組合せを指定
するのがマイクロ命令であり、これを組合せて各
命令の実行を行なうのがマイクロプログラム制御
方式による情報処理装置である。マイクロプログ
ラムを制御記憶にロードしデータ処理を行なう論
理装置を複数個備えた情報処理装置において、エ
ラーが発生した場合、エラーを発生した論理装置
で命令を再実行することによつてエラー回復可能
の場合が多い。

論理装置において、ある命令を実行中にエラー
が発生した場合、その命令を再実行するために
は、論理装置内の当該命令に関する全ての情報
を、当該命令の実行前の状態に戻して命令を再実
行すれば良い。命令実行前の状態の再現とは、基
本的には、論理装置内のソフトウエアビジブルな
レジスタ，メモリ状態の再現である。そのため
に、ソフトウエアビジブルなレジスタに対して、
命令実行前の状態を常に保存するヒストリーレジ
スタを設けておき、ある命令を実行中にエラーが
生じた場合、該ヒストリーレジスタの内容をソフ
トウエアビジブルなレジスタに復元できるように
しておく。しかし、ソフトウエアビジブルなレジ
スタに情報をセツトする過程の障害とか、命令実
行中に主記憶の内容を書きかえた場合とか、前記
ヒストリーレジスタの内容を２回以上書き替えた
ような場合は、命令実行前の状態の再現が極めて
困難である。このような場合にはリトライ可否回
路をリトライ不可にセツトするようにしておく。
そして、命令実行中にエラーが発生した場合、上
記リトライ可否回路の出力を参照して命令の再試
行可否を判定し、再試行可能の場合、ヒストリー
レジスタからリカバリーの必要のあるときは前記
ヒストリーレジスタの内容によりソフトウエアビ
ジブルなレジスタを命令実行前の状態に復元して
命令を再実行してエラーを回復する。

上述の従来方式では、エラーが固定障害である
ときは、命令の再試行によつても同じエラーを発
生するからエラー回復ができないという欠点があ
る。

上述の欠点を解決するために、命令再試行失販
時に、さらに命令の再試行可能の状態であれば、
その時の状態を他の正常な論理装置に移して再試
行可能な命令から処理を再開できるようにするこ
と（プロセツサーリリーフという）により処理中
のジヨブを放棄しなくてもすむようにした装置も
ある。しかし、このような装置であつても、命令
再試行失敗時の状態ではプロセツサーリリーフで
きないが最初のエラー発生時の情報を用いてなら
まだプロセツサーリリーフ可能であるというよう
な場合（例えばリトライ時のデータのリカバリ失
敗のような場合）に、その区別がつかずプロセツ
サーリリーフ不可と判断するため、放棄しなくて
もよいジヨブを放棄してしまうという欠点があ
る。

発明の目的 本発明の目的は、上述の従来の欠点を解決し、
少なくとも１回目のエラー発生時の情報で命令再
試行できるような場合はジヨブ放棄しないでエラ
ー回復することが可能な高信頼度の情報処理装置
を提供することにある。

発明の構成 本発明の情報処理装置は、自己のエラー検出機
能，エラー検出時の命令再実行可否判断機能等を
有し、これらの結果によりセツトまたはリセツト
される障害検出回路，リトライ可否回路等を含む
複数の論理装置を備え、エラー検出時に命令再実
行可能なエラーの回復を行なう情報処理装置にお
いて、前記論理装置内にリトライ中のエラー発生
が少なくとも最初のエラー発生時点の情報により
再リトライ可能か否かを示す再リトライ可否回路
を設け、前記複数の論理装置に接続されて該論理
装置内の情報を退避させ退避させた情報を任意の
前記論理装置へ復元するためのメモリ回路と、前
記複数の論理装置に接続され前記障害検出回路，
リトライ可否回路および再リトライ可否回路等の
出力信号に応じて前記論理装置の内容を前記メモ
リ回路に退避させ退避させた内容を任意の前記論
理装置へ復元するエラー回復制御回路とを備え
て、いずれかの前記論理装置が最初にエラー発生
したときで前記リトライ可否回路の出力がリトラ
イ可のときは、該エラー発生した論理装置内の情
報を前記メモリ回路へ退避させて該退避した内容
を前記エラーを発生した方の論理装置に復元して
命令の再実行を行ない、命令再実行中にエラー発
生したときは、前記リトライ可否回路の出力がリ
トライ可であれば再びエラー発生時点の情報を前
記メモリ回路へ退避させ、この情報を任意の前記
論理装置に復元させ、前記リトライ可否回路の出
力がリトライ不可を示しかつ前記再リトライ可否
回路の出力が可であるときは最初に前記メモリ回
路へ退避させた最初のエラー発生時点の情報を他
方の論理装置へ復元して該他方の論理装置によつ
て命令の再実行を行ない前記エラーを回復するこ
とを特徴とする。

発明の実施例 次に、本発明について、図面を参照して詳細に
説明する。

図は、本発明の一実施例を示すブロツク図であ
る。すなわち、複数の論理装置１および２は、そ
れぞれ、マイクロプログラムを記憶する制御記憶
４，５と、制御記憶４，５から読み出されたマイ
クロ命令データ３０，３１によつて制御され、ソ
フトウエアビジブルなレジスタおよび該レジスタ
の内容をセーブするためのヒストリーレジスタを
内蔵し主要な演算および装置全体の制御等を行な
う演算制御部６，７（次に読出すべきマイクロ命
令のアドレス信号３２，３３の生成も行なう）
と、論理装置のエラー検出信号をセツトする障害
検出回路８，９と、エラー検出時点での命令再実
行可否を示すリトライ可否回路１２，１３と、ソ
フトウエアビジブルなレジスタのうちヒストリー
レジスタの内容から復元する必要があるものを示
すヒストリー回路１０，１１と、命令の再試行が
失敗したとき１回目の命令実行失敗時の情報を用
いれば命令の再々実行が可能かどうかを示す再リ
トライ可否回路１４，１５とを含んで構成され
る。エラー検出時点での命令を再実行させるため
の情報は、シフトアウトデータパス３４，３５に
よつてメモリ回路１７に退避させ、メモリ回路１
７に退避された内容は、シフトインデータパス３
６，３７によつて論理装置１，２の状態復元に使
用される。リトライ可否回路１２，１３は、演算
制御部６，７が主記憶書き替え又はヒストリーレ
ジスタの２回以上の書き替え等を行なつたときお
よびリカバリ動作中等にセツトされてリトライ不
可であることを示し、再リトライ可否回路１４，
１５は、１回目のエラー時の情報を用いても再リ
トライ不可であるような動作、例えばリトライ中
における主記憶書き替え等によつてセツトされ
る。

エラー回復回路３は、前記メモリー回路１７お
よびエラー回復制御回路１６から構成される。エ
ラー回復制御回路１６は、前記障害検出回路８，
９の出力する障害検出指示信号５０，５１，ヒス
トリー回路１０，１１の出力するヒストリー指示
信号５２，５３，リトライ可否回路６２，６３の
出力するリトライ可否指示信号５４，５５，再リ
トライ可否回路１４，１５の出力する再リトライ
可否指示信号５６，５７等および演算制御部６，
７の出力するリトライ成功指示信号４６，４７，
リリーフ可指示信号４８，４９を入力し、これら
の状況に応じてメモリ回路制御信号６６によつて
メモリ回路１７の書込み読出し等を制御し、演算
制御部６，７にはリセツト信号３８，３９，命令
実行指示信号４０，４１，命令リトライ指示信号
４２，４３，リリーフ指示信号４４，４５等を送
る。

リリーフ指示信号４４，４５により、エラーを
生じていない方の論理装置（１又は２）は、エラ
ーを起した論理装置が処理中のジヨブを継続でき
るように、現在実行中のジヨブを区切りで停止
し、停止したことを示すリリーフ可指示信号（４
８又は４９）を出す。停止後メモリ回路１７から
ジヨブを継続すべき論理装置（１又は２）へシフ
トインデータパス（３６又は３７）により命令の
再々実行に必要なデータをセツトする。

次に、本実施例の動作について説明する。通常
の動作時には、論理装置１，２は、それぞれ独立
に、アドレス信号３２，３３によつて制御記憶
４，５から命令データ３０，３１を読出して演算
制御部６，７でそれぞれのデータ処理が実行され
ている。今、仮りに、論理装置１がエラーを発生
した場合、障害検出回路８がセツトされ、演算制
御部６は、エラーが生じた時の状態で論理装置１
がホールドされ停止するように制御する。このと
きヒストリー回路１０は、ヒストリーレジスタか
ら回復する必要のあるソフトウエアビジブルなレ
ジスタを示し、リトライ可否回路１２は、該障害
がリトライ可能であるかどうかを示している。再
リトライ可否回路１４は未だ動作していない。

エラー回復制御回路１６は、障害検出回路８の
出力５０により障害が通知されると、リトライ可
否回路１２の出力５４を見て、リトライ可否を知
り、リトライ可であれば、障害発生時点の演算制
御部６内のソフトウエアビジブルなレジスタおよ
び対応するヒストリーレジスタ等の内容をシフト
アウトデータパス３４を用いてメモリ回路１７に
退避させた後、リセツト信号３８を演算制御部６
に送り、論理装置１の制御記憶４を除く回路をリ
セツトし、初期立上げの状態にする。このとき論
理装置１は停止状態のままである。論理装置１内
のソフトウエアビジブルなレジスタのうち、命令
実行中に更新されてしまつたレジスタには、メモ
リ回路１７に退避させたヒストリーレジスタの内
容を復元させてやらなければならない。命令実行
中に更新されていないレジスタには、メモリ回路
１７に退避させた当該レジスタの内容を復元して
やれば良い。エラー回復制御回路１６は、どのレ
ジスタにヒストリーレジスタの内容を復元してや
る必要があるかをヒストリー回路１０の出力信号
５２によつて知り、メモリ回路制御信号６６によ
つてメモリ回路１７上の退避された情報を編集し
てシフトインデータパス３６を介して論理装置１
に送り、命令を再実行するための情報を復元す
る。その後命令リトライ指示信号４２によつて演
算制御部６に命令の再実行を指示する。演算制御
部６は、命令の再実行が成功すると、リトライ成
功指示信号４６をエラー回復制御回路１６に送
り、論理装置１は次の命令から再開可能なように
ホールドされ停止する。エラー回復制御回路１６
は、リトライ成功指示信号４６を受けると、命令
実行指示信号４０を論理装置１に送り、論理装置
１はエラーを起した命令の次の命令から実行を再
開する。

論理装置１で検出されたエラーが一時的な障害
であれば、上述のような手順で１回もしくは複数
回のリトライにより処理中のジヨブを放棄するこ
となく継続実行することができる。しかし、論理
装置１で検出されたエラーが固定障害であるよう
な場合は、論理装置１によるリトライを何回くり
返してもジヨブの継続は不可能である。

本実施例では、論理装置１が命令の再実行を失
敗してエラーを発生すると障害検出回路８がセツ
トされ、論理装置１はエラーを生じた時の状態で
ホールドされ停止する。このとき命令再実行失敗
時の情報を用いて再び命令の再実行ができるかど
うかはリトライ可否回路１２に示される。リトラ
イ可であれば、エラー回復制御回路１６は、前述
と同様な処理でリトライ失敗時における論理装置
１内の情報をメモリ回路１７に退避させ、この情
報を論理装置１に復元して論理装置１で命令の再
実行を行ない成功すれば次の命令を継続実行する
ことができる。この場合、後述するように前記リ
トライ失敗時における情報を用いて論理装置２に
リリーフさせ、固定障害による再失敗を避けるこ
とも可能である。

リトライ可否回路１２の出力がリトライ不可を
示しているような場合でも、命令再実行失敗時の
情報ではリトライ不可であるが、１回目にエラー
を生じたときの情報を用いればリトライ可能な場
合がある。例えば、１回目のエラー時の情報をメ
モリ回路１７に退避させ、該情報により論理装置
１のソフトウエアビジブルなレジスタに復元する
途中（リカバリ動作中）でエラーになつたような
場合は制御レジスタの復元が未だ完了していない
ため、その時の情報ではリトライすることはでき
ないが、１回目にエラーを生じたときの情報（メ
モリ回路１７に退避されている）では未だリトラ
イ可能である。従つて、再リトライ可否回路１４
はリセツト状態である。本実施例では、このよう
な場合に、エラー回復制御回路１６の制御により
論理装置２にジヨブの継続を依頼することができ
る。すなわち、エラー回復制御回路１６は、命令
リトライ実行中であることを記憶しており、リト
ライ中に障害検出回路８の出力５０により障害発
生を通知されると、リトライ可否回路１２の出力
５４を参照してリトライ可否を知り（リトライ可
の場合は前述のような再リトライ動作の制御を行
なうが）、リトライ不可の場合は、再リトライ可
否回路１４の出力を見て、再リトライ可であれば
リリーフ指示信号４５を論理装置２に送り、論理
装置２に現在実行中のジヨブを区切りで停止する
ように指示する。論理装置２は、実行中のジヨブ
を区切りで停止した後、リリーフ可指示信号４９
によりエラー回復制御回路に通知する。そして、
エラー回復制御回路は、メモリ回路１７に退避さ
れている１回目のエラー時における情報によつ
て、シフトインデータパス３７を使用して論理装
置２に復元した後、命令実行指示信号４１によ
り、前記エラーの命令からの再実行を指示する。

上述のリリーフ動作は、前述のリトライ中にお
けるエラー発生時にリトライ可否回路１２がリト
ライ可を示している場合であつても行なうことが
できる。ただしこの場合はリトライ中のエラー発
生時点の論理装置１内の情報をメモリ回路１７に
退避させ、該情報を用いて論理装置２に復元する
ようにする。なお、ヒストリーレジスタを持たな
い論理装置に対しても上述と同様な構成（ヒスト
リー回路等は除く）を適用することが可能であ
る。

以上のように、本実施例では、論理装置１の固
定障害により中断されたジヨブを放棄することな
く論理装置２によつてエラー回復を行ないジヨブ
を継続実行することができる効果がある。論理装
置２がエラーを生じたときも同様である。

発明の効果 以上のように、本発明においては、複数の論理
装置の一方がエラーを発生した場合に、エラー発
生時点の情報を退避させるメモリ回路を設けて、
該メモリ回路の内容によつて前記エラーを発生し
た方の論理装置で命令再実行を行ない、リトライ
失敗時に、リトライ失敗時の情報によつては再リ
トライ不可であるが最初のエラー時の情報を用い
れば再リトライ可である場合は、前記メモリ回路
に退避させた１回目のエラー発生時の情報を他方
の論理装置に移送することによつてエラー回復可
能なように構成したから、エラー回復可能な領域
が従来より拡大される効果がある。すなわち、プ
ロセツサーリリーフの可能性を高め、固定障害に
よつて起つたエラーであつても処理中のジヨブを
放棄しないで、エラー回復してジヨブを継続で
き、装置の信頼性を向上できる効果がある。

【図面の簡単な説明】

図は本発明の一実施例を示すブロツク図であ
る。 図において、１，２……論理装置、３……エラ
ー回復回路、４，５……制御記憶、６，７……演
算制御部、８，９……障害検出回路、１０，１１
……ヒストリー回路、１２，１３……リトライ可
否回路、１４，１５……再リトライ可否回路、１
６……エラー回復制御回路、１７……メモリ回
路、３４，３５……シフトアウトデータパス、３
６，３７……シフトインデータパス。

Claims (1)

1. 【特許請求の範囲】 １ 自己のエラー検出、エラー検出時の命令再実
   行可否判断を行い、これらの結果によりセツトま
   たはリセツトされる障害検出回路８と、リトライ
   可否回路１２を含む複数の論理装置を備え、エラ
   ー検出時に命令再実行可能なエラーの回復を行う
   情報処理装置において、 前記論理装置のひとつとしてリトライ中のエラ
   ー発生が少なくとも最初のエラー発生時点の情報
   により再リトライ可能か否かを示す再リトライ可
   否回路１４を設け、 前記複数の論理装置に接続されて該論理装置内
   の情報を退避させ退避させた情報を任意の前記論
   理装置へ復元するためのメモリ回路１７と、 前記複数の論理装置に接続され前記障害検出回
   路、リトライ可否回路および再リトライ可否回路
   の出力信号に応じて前記論理装置の内容を前記メ
   モリ回路に退避させ退避させた内容を任意の前記
   論理装置へ復元するエラー回復制御回路１６とを
   備え、 該エラー回復制御回路は、前記論理装置のいず
   れかが最初にエラー発生したときで前記リトライ
   可否回路の出力がリトライ可のときは、該エラー
   発生した論理装置内の情報を前記メモリ回路へ退
   避させて該退避した内容を前記エラーを発生した
   方の論理装置に復元して命令の再実行をする手段
   と、命令再実行中にエラー発生したときは前記リ
   トライ可否回路の出力がリトライ可であれば再び
   エラー発生時点の情報を前記メモリ回路へ退避さ
   せ、この情報を任意の前記論理装置に復元させる
   手段と、前記リトライ可否回路の出力がリトライ
   不可を示しかつ前記再リトライ可否回路の出力が
   可であるときは最初に前記メモリ回路へ退避させ
   た最初のエラー発生時点の情報を他方の論理装置
   へ復元して該他方の論理装置によつて命令の再実
   行する手段とを含むことを特徴とする情報処理装
   置。 ２ 特許請求の範囲第１項記載の情報処理装置に
   おいて、前記エラー回復制御回路は、前記リトラ
   イ中のエラー発生時に前記リトライ可否回路の出
   力がリトライ可であれば、該エラー発生時点の情
   報を前記メモリ回路に退避させ、該退避させた情
   報を他方の論理装置に復元させる手段を含むこと
   を特徴とするもの。