JPH0727468B2 - 二重化情報処理装置 - Google Patents
二重化情報処理装置Info
- Publication number
- JPH0727468B2 JPH0727468B2 JP63247966A JP24796688A JPH0727468B2 JP H0727468 B2 JPH0727468 B2 JP H0727468B2 JP 63247966 A JP63247966 A JP 63247966A JP 24796688 A JP24796688 A JP 24796688A JP H0727468 B2 JPH0727468 B2 JP H0727468B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- active
- information processing
- cpu
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は二重化情報処理装置に関する。
従来この種の二重化情報処理装置では、待機予備系の中
央処理装置（以下CPUと記す）でいわゆるマイクロ診断
によりCPU自身のチェックを行っていた。
央処理装置（以下CPUと記す）でいわゆるマイクロ診断
によりCPU自身のチェックを行っていた。
上述した従来の二重化情報処理装置では、マイクロ診断
によりCPUを自己診断していた。このようなマイクロ診
断は実動作とは異なりソフトウェアが走行しないため、
系が切り替った時の動作を保証しきれない欠点があっ
た。また、実動作と同じハードウェアを命令実行せずに
動かすため、余分な診断用ハードウェアが必要になる欠
点もある。
によりCPUを自己診断していた。このようなマイクロ診
断は実動作とは異なりソフトウェアが走行しないため、
系が切り替った時の動作を保証しきれない欠点があっ
た。また、実動作と同じハードウェアを命令実行せずに
動かすため、余分な診断用ハードウェアが必要になる欠
点もある。
本発明の目的は、待機予備系のCPUでもソフトウェアを
走行させて実動作に近い形態で診断を行う二重化情報処
理装置を提供することにある。
走行させて実動作に近い形態で診断を行う二重化情報処
理装置を提供することにある。
本発明の二重化情報処理装置は、二重化された０系,1系
のCPUと二重化された０系,1系のメモリとを有する情報
処理装置において、実際の処理を行うアクティブ系を指
定するアクティブ系指定手段と、アクティブ系と指定さ
れた系のCPUが自系のメモリから読み出したプログラム
を実行して両系のメモリに書込みを行うメモリライト手
段と、前記両系のCPUはそれぞれ自系がアクティブでな
くなったとき内蔵するマイクロプログラムメモリ上の診
断プログラムを自系のメモリの特定エリアにロードして
この診断プログラムの実行を開始する診断実行開始手段
と、前記診断プログラムのメモリアクセスと前記アクテ
ィブな系からのメモリライトアクセスのアービトレーシ
ョンを行うアクセス調停手段と、前記診断プログラムが
エラーを検出したとき前記アクティブ系のCPUにこのエ
ラーを報告するエラー報告手段とを備えることを特徴と
する。
のCPUと二重化された０系,1系のメモリとを有する情報
処理装置において、実際の処理を行うアクティブ系を指
定するアクティブ系指定手段と、アクティブ系と指定さ
れた系のCPUが自系のメモリから読み出したプログラム
を実行して両系のメモリに書込みを行うメモリライト手
段と、前記両系のCPUはそれぞれ自系がアクティブでな
くなったとき内蔵するマイクロプログラムメモリ上の診
断プログラムを自系のメモリの特定エリアにロードして
この診断プログラムの実行を開始する診断実行開始手段
と、前記診断プログラムのメモリアクセスと前記アクテ
ィブな系からのメモリライトアクセスのアービトレーシ
ョンを行うアクセス調停手段と、前記診断プログラムが
エラーを検出したとき前記アクティブ系のCPUにこのエ
ラーを報告するエラー報告手段とを備えることを特徴と
する。
次に、本発明について図面を参照して説明する。
第１図は本発明の二重化情報処理装置の一実施例を示す
ブロック図である。
ブロック図である。
第１図において二重化情報処理装置はCPU10とメモリ
（以下MEM）20とをバス30で接続して０系情報処理装置
をなし、CPU11とMEM21とをバス31で接続して１系情報処
理装置をなして二重化されている。実際の処理を行うア
クティブ系（以下ACT）を指定するフリップフロップ
（以下F/F）40はCPU10とはインバータ40−１を介して接
続され、CPU11とは直接接続されており、F/F40の出力が
“0"の時０系情報処理装置はACTとなり、１系情報処理
装置は非ACT系（以下SBYと記す）となる。他系アクセス
制御回路（以下ACC）50はCPU10,11間およびバス30,31間
に接続されている。CPU10はマイクロプログラムメモリ
（以下μPM）10−1,プロセッサ（以下PRC）10−2,バス
アービタ（以下ARB）10−３を備え、PRC10−２はμPM10
−１上のマイクロコードによって制御され、ARB10−３
はACC50からのメモリライトリクエストとPRC10−２のメ
モリアクセスリクエストとのアービトレーションを行
う。CPU11は同様にμPM11−1,PRC11−2,ARB11−３を備
えCPU10と同様の機能を有する。なおACT側のCPUは自系
のMEM内の命令およびデータにより命令を実行し、ACC50
からのメモリライトアクセスに関してはACC50により他
系のMEMへの書込みをも行う。またSBY側のCPUは同様に
自系のMEM内の命令を実行するが、このときACC50を介し
たACT側CPUからのメモリアクセスリクエストとSBY側CPU
からのメモリアクセスリクエストとのアービトレーショ
ンが行われる。
（以下MEM）20とをバス30で接続して０系情報処理装置
をなし、CPU11とMEM21とをバス31で接続して１系情報処
理装置をなして二重化されている。実際の処理を行うア
クティブ系（以下ACT）を指定するフリップフロップ
（以下F/F）40はCPU10とはインバータ40−１を介して接
続され、CPU11とは直接接続されており、F/F40の出力が
“0"の時０系情報処理装置はACTとなり、１系情報処理
装置は非ACT系（以下SBYと記す）となる。他系アクセス
制御回路（以下ACC）50はCPU10,11間およびバス30,31間
に接続されている。CPU10はマイクロプログラムメモリ
（以下μPM）10−1,プロセッサ（以下PRC）10−2,バス
アービタ（以下ARB）10−３を備え、PRC10−２はμPM10
−１上のマイクロコードによって制御され、ARB10−３
はACC50からのメモリライトリクエストとPRC10−２のメ
モリアクセスリクエストとのアービトレーションを行
う。CPU11は同様にμPM11−1,PRC11−2,ARB11−３を備
えCPU10と同様の機能を有する。なおACT側のCPUは自系
のMEM内の命令およびデータにより命令を実行し、ACC50
からのメモリライトアクセスに関してはACC50により他
系のMEMへの書込みをも行う。またSBY側のCPUは同様に
自系のMEM内の命令を実行するが、このときACC50を介し
たACT側CPUからのメモリアクセスリクエストとSBY側CPU
からのメモリアクセスリクエストとのアービトレーショ
ンが行われる。
続いて本実施例の動作について説明する。
まず、システムの初期設定時に０系,1系情報処理装置の
いずれかがACTとなる。ここでは０系がACT,1系がSBYに
なったものとする。ACT側CPU10はMEM20にプログラムを
ロードする。このプログラムはバス30,ACC50,バス31を
介してMEM21にもロードされるので両系のMEM20,21は同
一内容となる。
いずれかがACTとなる。ここでは０系がACT,1系がSBYに
なったものとする。ACT側CPU10はMEM20にプログラムを
ロードする。このプログラムはバス30,ACC50,バス31を
介してMEM21にもロードされるので両系のMEM20,21は同
一内容となる。
この後、SBY側CPU11ではPRC11−２のマイクロコードは
μPM11−１上の診断プログラムをMEM21のACT側CPU10の
使用したエリアと同じエリアにロードし、その診断プロ
グラムの実行を開始する。
μPM11−１上の診断プログラムをMEM21のACT側CPU10の
使用したエリアと同じエリアにロードし、その診断プロ
グラムの実行を開始する。
診断プログラムがエラーを検出すると、PRC11−２はACC
50を介してACT側PRC10−２にエラーを報告する。この報
告によりCPU10ではSBY側の障害を知り、メッセージによ
りSBY側CPU11の修理が必要なことを保守者に通知する。
50を介してACT側PRC10−２にエラーを報告する。この報
告によりCPU10ではSBY側の障害を知り、メッセージによ
りSBY側CPU11の修理が必要なことを保守者に通知する。
次に、例えば０系のCPU10がACT,1系のCPU11がSBYで運転
中にACT側CPU10が障害になると、CPU10はF/F40を反転さ
せる。これによって０系のCPU10はSBY,1系のCPU11はACT
に切り替わる。SBY系になったCPU10はμPM10−１から診
断プログラムをロードしてこの診断プログラムの実行を
開始する。
中にACT側CPU10が障害になると、CPU10はF/F40を反転さ
せる。これによって０系のCPU10はSBY,1系のCPU11はACT
に切り替わる。SBY系になったCPU10はμPM10−１から診
断プログラムをロードしてこの診断プログラムの実行を
開始する。
以上説明したように本発明は、オンライン処理を行って
いないつまり待機予備系のCPUにおいても診断プログラ
ムを実行させることによって待機系のCPUの正常性を常
時チェックすることにより、これに発生した障害を検出
することができるので、早期に修理することが可能とな
り、二重化情報処理装置の信頼性を向上させる効果があ
る。
いないつまり待機予備系のCPUにおいても診断プログラ
ムを実行させることによって待機系のCPUの正常性を常
時チェックすることにより、これに発生した障害を検出
することができるので、早期に修理することが可能とな
り、二重化情報処理装置の信頼性を向上させる効果があ
る。
第１図は本発明の二重化情報処理装置の一実施例を示す
ブロック図である。 10,11……０系,1系の中央処理装置（CPU）、20,21……
０系,1系のメモリ（MEM）、30,31……０系,1系のバス、
40……フリップフロップ（F/F）、50……他系アクセス
制御回路（ACC）、10−1,11−１……０系,1系のマイク
ロプログラムメモリ（μPM）、10−2,11−２……０系,1
系のプロセッサ（PRC）、10−3,11−３……０系,1系の
バスアービタ（ARB）、40−１……インバータ。
ブロック図である。 10,11……０系,1系の中央処理装置（CPU）、20,21……
０系,1系のメモリ（MEM）、30,31……０系,1系のバス、
40……フリップフロップ（F/F）、50……他系アクセス
制御回路（ACC）、10−1,11−１……０系,1系のマイク
ロプログラムメモリ（μPM）、10−2,11−２……０系,1
系のプロセッサ（PRC）、10−3,11−３……０系,1系の
バスアービタ（ARB）、40−１……インバータ。
Claims (1)
- 【請求項１】二重化された０系,1系の中央処理装置と二
重化された０系,1系のメモリとを有する情報処理装置に
おいて、実際の処理を行うアクティブ系を指定するアク
ティブ系指定手段と、アクティブ系と指定された系の中
央処理装置が自系のメモリから読み出したプログラムを
実行して両系のメモリに書込みを行うメモリライト手段
と、前記両系の中央処理装置はそれぞれ自系がアクティ
ブでなくなったとき内蔵するマイクロプログラムメモリ
上の診断プログラムを自系のメモリの特定エリアにロー
ドしてこの診断プログラムの実行を開始する診断実行開
始手段と、前記診断プログラムのメモリアクセスと前記
アクティブな系からのメモリライトアクセスのアービト
レーションを行うアクセス調停手段と、前記診断プログ
ラムがエラーを検出したとき前記アクティブ系の中央処
理装置にこのエラーを報告するエラー報告手段とを備え
ることを特徴とする二重化情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247966A JPH0727468B2 (ja) | 1988-09-30 | 1988-09-30 | 二重化情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247966A JPH0727468B2 (ja) | 1988-09-30 | 1988-09-30 | 二重化情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0293953A JPH0293953A (ja) | 1990-04-04 |
| JPH0727468B2 true JPH0727468B2 (ja) | 1995-03-29 |
Family
ID=17171205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63247966A Expired - Lifetime JPH0727468B2 (ja) | 1988-09-30 | 1988-09-30 | 二重化情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727468B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0784272B1 (en) | 1990-09-20 | 2000-05-24 | Fujitsu Limited | Input/output controller |
| US6154205A (en) * | 1998-03-25 | 2000-11-28 | Microsoft Corporation | Navigating web-based content in a television-based system |
-
1988
- 1988-09-30 JP JP63247966A patent/JPH0727468B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0293953A (ja) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255367A (en) | Fault tolerant, synchronized twin computer system with error checking of I/O communication | |
| US6052795A (en) | Recovery method and system for continued I/O processing upon a controller failure | |
| US5099485A (en) | Fault tolerant computer systems with fault isolation and repair | |
| US6263452B1 (en) | Fault-tolerant computer system with online recovery and reintegration of redundant components | |
| US4907228A (en) | Dual-rail processor with error checking at single rail interfaces | |
| JPH05233162A (ja) | データ退避方式および保守機能を備えたデータ処理システム | |
| JPH0727468B2 (ja) | 二重化情報処理装置 | |
| JPH02132528A (ja) | 二重化処理装置におけるチェック方法 | |
| JP3438986B2 (ja) | 多重化コンピュータシステムおよび障害回復方法 | |
| JPS6095663A (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPH06259274A (ja) | 二重系システム | |
| JPS62103756A (ja) | 複合計算機システム | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPS59117797A (ja) | 二重化計算機システム | |
| JPH0361216B2 (ja) | ||
| JPS6367669A (ja) | 記憶制御装置の制御方式 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH0243663A (ja) | マルチプロセッサシステム | |
| JPH0312749A (ja) | マルチプロセッサシステムのハードウェア初期診断制御方式 | |
| JPH10187355A (ja) | ディスク制御システム | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPS6126085B2 (ja) | ||
| JPS6228841A (ja) | 入出力処理装置 | |
| JPH06124242A (ja) | 二重化共有メモリ等価性保証方式 | |
| JPH05736B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |