JPH0711795B2 - 入出力装置の二重化方式 - Google Patents

入出力装置の二重化方式

Info

Publication number
JPH0711795B2
JPH0711795B2 JP1242602A JP24260289A JPH0711795B2 JP H0711795 B2 JPH0711795 B2 JP H0711795B2 JP 1242602 A JP1242602 A JP 1242602A JP 24260289 A JP24260289 A JP 24260289A JP H0711795 B2 JPH0711795 B2 JP H0711795B2
Authority
JP
Japan
Prior art keywords
input
output
output data
data
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1242602A
Other languages
English (en)
Other versions
JPH03103954A (ja
Inventor
功 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1242602A priority Critical patent/JPH0711795B2/ja
Publication of JPH03103954A publication Critical patent/JPH03103954A/ja
Publication of JPH0711795B2 publication Critical patent/JPH0711795B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、入出力装置を二重化してその一方を稼働状
態とし、他方を待機状態とする入出力装置の二重化方式
の改良に関する。
〔従来の技術〕
従来の入出力装置の二重化方式は、二重化された入出力
装置の各入力データが記憶装置上の個別のデータ格納領
域に格納されるようにされている。したがって、演算処
理装置は、何れの入出力装置が稼働状態であるかを判断
した上で稼働状態となっている入出力装置のデータを選
択使用する必要があった。また、出力データについては
二重化された2台の出力装置のいずれでもバンプレスに
稼働/待機が切換えられるように同時に2台の出力装置
に対して出力データの書込みを行うようにしていた。
〔発明が解決しようとする課題〕
上記従来の入出力装置の二重化方式にあっては、入力又
は出力装置を二重化したときに、演算処理装置はデータ
をアクセスする度に何れの装置が稼働状態となっている
かを判断する必要があるため、演算処理装置の処理が複
雑化するという未解決の課題があった。
そこで、この発明は、上記従来例の未解決の課題に着目
してなされたものであり、演算処理装置で入出力装置の
稼働状態を判断することなくデータのアクセスが可能な
入出力装置の二重化方式を提供することを目的としてい
る。
〔課題を解決するための手段〕
上記目的を達成するために、この発明に係る入出力装置
の二重化方式は、演算処理装置、記憶装置と二重化され
た入出力装置とを備え、前記記憶装置に前記入出力装置
の入出力データ格納領域を設け、前記入出力装置は自己
が稼働状態であると判断したときにのみ前記入出力デー
タ格納領域に自己の入力データの書込みが可能とされる
ことにより、前記入出力データ格納領域に二重化された
入出力装置のうち稼働状態にある入出力装置の入出力デ
ータのみを格納し、前記演算処理装置は、入出力データ
格納領域を介して入出力装置との間のデータの授受を行
うようにしたことを特徴としている。
〔作用〕
この発明においては、記憶装置に設けられた入出力デー
タ格納領域に二重化された入出力装置のうち自己が稼働
状態であると判断した入出力装置の入出力データのみを
格納することにより、演算処理装置でのデータアクセス
時に記憶装置の入出力データ格納領域をアクセスするこ
とによって、稼働状態の入出力装置を判別することなく
入出力データのアクセスを確実に行うことができ、演算
処理装置の稼働状態であるか否かの判別処理を省略し
て、全体の処理を簡略化することができる。
〔実施例〕
以下、この発明の実施例を図面に基づいて説明する。
第1図はこの発明の一実施例を示すブロック図である。
図中、1は例えばマイクロプロセッサユニット(MPU)
で構成される演算処理装置であって、この演算処理装置
1にシステムバス2を介して記憶装置3及び二重化され
た2つの入出力装置4,5が接続され、各入出力装置4,5は
夫々入力データライン6及び出力データライン7に接続
されている。
ここで、記憶装置3は、少なくとも演算処理装置1から
アクセス可能な1つの入出力データを格納する入出力デ
ータ格納領域3aを有する。
また、各入出力装置4,5は、何れか一方のみが稼働状態
とされ、他方が待機状態とされ、稼働状態の入出力装置
に異常が発生したときに、待機状態の入出力装置が稼働
状態に移行する。そして、入出力装置4,5の夫々は、自
己が稼働状態であると判断したときに、記憶装置3に設
けられた該当する入出力データ格納領域3aに対して自己
の入力データの書込みが可能とされ、自己が待機状態で
あると判断したには記憶装置3上の入出力データ格納領
域3aに入力データの書込みを停止する。また、出力デー
タについては、演算処理装置1によって記憶装置3の入
出力データ格納領域3aに格納されている出力データをバ
ンプレスな稼働/待機の切換えを行えるように双方の入
出力装置4,5で読込む。
次に、上記実施例の動作を説明する。今、一方の入出力
装置4が稼働状態であって、他方の入出力装置5が待機
状態であるものとする。この状態で、入出力装置4,5が
入力データライン6からの入力データを受けると、第2
図に示すように、稼働状態である入出力装置4のみが入
力データを記憶装置3の入出力データ格納領域3aに書込
み、待機状態の入出力装置5は、入力データの入出力デ
ータ格納領域への書込みを停止している。したがって、
記憶装置3の入出力データ格納領域3aには、稼働状態で
ある入出力装置4からの入力データのみが格納されてい
るので、演算処理装置1で記憶装置3の入出力データ格
納領域をアクセスするときに、入出力装置4,5の何れが
稼働状態であるかを判断する必要がなくアクセスするこ
とができる。
また、演算処理装置1から出力データを送出するときに
は、第3図に示すように、演算処理装置1で出力データ
を記憶装置3の入出力データ格納領域3aに格納すること
により、この入出力データの格納領域3aに格納された出
力データが双方の入出力装置4,5に読込まれ、稼働状態
にある入出力装置4から出力データライン7に出力デー
タが送出される。このとき、稼働状態にある入出力装置
4に何らかの異常が発生したときには、この入出力装置
4に代わって待機状態の入出力装置5から出力データが
出力データライン7に送出され、バンプレスな稼働/待
機の切換えが行われる。
なお、上記実施例においては、稼働状態にある入出力装
置のみが記憶装置3上の入出力データ格納領域3aに入力
データの書込みを行う場合について説明したが、これに
限定されるものではなく、記憶装置に2つの入出力デー
タ格納領域を設定し、その一方を常用入出力データ格納
領域とし、他方を待機用入出力データ格納領域とし、稼
働状態の入出力装置が入力データを常用入出力データ格
納領域に格納し、待機状態の入出力装置が入力データを
待機用入出力データ格納領域に格納するようにし、演算
処理装置で通常状態では常用入出力データ格納領域をア
クセスするようにしても上記実施例とを同様の作用効果
を得ることができる。
〔発明の効果〕
以上説明したように、この発明に係る入出力装置の二重
化方式によれば、記憶装置の演算処理装置がアクセスす
る入出力データ格納領域に自己が稼働状態であると判断
した入出力装置のみが入力データの書込みを行うことが
できるように構成されているので、演算処理装置で入力
データの読込みを行う際に、二重化された入出力装置の
何れが稼働状態であるかを判断する処理を行う必要がな
く、演算処理装置の処理を簡略化することができ、しか
も記憶装置の入出力データ格納領域を1つにしたこと
で、第三者が演算処理装置のアプリケーションを組む場
合にこれを容易に行うことができる効果が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
及び第3図は夫々この発明の動作の説明に供する入力デ
ータ及び出力データの流れを示す説明図である。 図中、1は演算処理装置、2はシステムバス、3は記憶
装置、3aは入出力データ格納領域、4,5は入出力装置、
6は入力データライン、7は出力データラインである。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】演算処理装置、記憶装置と二重化された入
    出力装置とを備え、前記記憶装置に前記入出力装置の入
    出力データ格納領域を設け、前記入出力装置は自己が稼
    働状態であると判断したときにのみ前記入出力データ格
    納領域に自己の入力データの書込みが可能とされること
    により、前記入出力データ格納領域に二重化された入出
    力装置の入出力データのみを格納し、前記演算処理装置
    は、入出力データ格納領域を介して入出力装置との間の
    データ授受を行うようにしたことを特徴とする入出力装
    置の二重化方式。
JP1242602A 1989-09-19 1989-09-19 入出力装置の二重化方式 Expired - Lifetime JPH0711795B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1242602A JPH0711795B2 (ja) 1989-09-19 1989-09-19 入出力装置の二重化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1242602A JPH0711795B2 (ja) 1989-09-19 1989-09-19 入出力装置の二重化方式

Publications (2)

Publication Number Publication Date
JPH03103954A JPH03103954A (ja) 1991-04-30
JPH0711795B2 true JPH0711795B2 (ja) 1995-02-08

Family

ID=17091489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1242602A Expired - Lifetime JPH0711795B2 (ja) 1989-09-19 1989-09-19 入出力装置の二重化方式

Country Status (1)

Country Link
JP (1) JPH0711795B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6019814B2 (ja) * 1980-07-11 1985-05-18 三菱電機株式会社 自動切替装置
JPS61240355A (ja) * 1985-04-18 1986-10-25 Nec Corp 入出力デ−タ処理方式

Also Published As

Publication number Publication date
JPH03103954A (ja) 1991-04-30

Similar Documents

Publication Publication Date Title
JPH0711795B2 (ja) 入出力装置の二重化方式
JPH11184761A (ja) リードモディファイライト制御システム
JP2701739B2 (ja) プロセッサの系切替え方式
JP2001216207A (ja) Dma診断装置及びそれに用いるdma診断方法
JP4209108B2 (ja) 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ
JP3019323B2 (ja) イメージメモリのダイレクトアクセス方法
JP3012402B2 (ja) 情報処理システム
JPH01248261A (ja) デュアルポートメモリにおけるメモリアクセス制御回路
JPS61134859A (ja) メモリのバツクアツプ制御方式
JPH0727468B2 (ja) 二重化情報処理装置
JPH02157952A (ja) 記憶装置
JPH07129524A (ja) 二重化システムの高速切替装置
JPS61193245A (ja) 記憶制御方式
JPH04311232A (ja) 情報処理装置の共有メモリアクセス方式
JPS61127025A (ja) 光デイスク制御装置
JPH0322073A (ja) データ転送制御装置
JPH02253323A (ja) 磁気ディスク制御装置
JPS63217444A (ja) 多重ポ−トメモリ
JPH04130917A (ja) 電子ディスク装置
JPH0514293B2 (ja)
JPH01284932A (ja) 内部メモリ領域へのアクセス装置
JPS61138344A (ja) デバツグ方式
JPS5921062B2 (ja) メモリ競合制御方式
JPS6298452A (ja) 周辺記憶制御装置
JPS61237158A (ja) 共有メモリ装置