JPS6298452A - 周辺記憶制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は周辺記憶制御装置に係シ、特に周辺記憶装置が
常用系と待機系よシ構成されるシステムに好適な周辺記
憶制御装置に関する。

〔発明の背景〕

周辺記憶装置の二重化ｔよシステムの信頼性向上の為に
不可欠となっている。従来、周辺記憶装置の二重化を図
る場合、例えば、ソフトウェアによって両系に書き込み
を行うようにしたもの、或いはハードウェアによって両
系に対し同時に書き込みを行うようにしたものがある。

しかし、前者の場合、常用系の周辺記憶装置への書き込
み終了後、待期系周辺記憶装置への書き込みを行うため
には、ソフトウェアによる周辺記憶制御装置への制御情
報の再設定を行ってから行う必要があるため、常用系と
待機系の周辺記憶装置の内容が一致するまでにかなりの
時間的遅れが存在していた。

また、後者のように、両系情報の同時性を保つために周
辺記憶制御装置がソフトウェアの助けを借シずに両系へ
の同時書き込みを行うものは、非常に複雑なハードウェ
アを必要としていた。

岡、重化された周辺記憶装置に関するものとしては、特
開昭５８−５１３６７号「二重化周辺記憶制御装置」が
ある。

〔発明の目的〕

本発明の目的は、両系の情報の同時性を保った２重化周
辺記憶装置システムを簡単なノ蔦−ドウェアによって実
現できるようＫした周辺記憶制御装置を提供することに
ある。

〔発明の概要〕

本発明は、周辺記憶制御装置の動作完了後も内容の破壊
されない記憶装置に制御情報を設定し、制御装置の制御
する周辺記憶装置の系の方向を示す７リソプフロツプを
設け、それをソフトウェアで容易に書き換えられるよう
にし、制御情報を再設定することなく、系の方向のみの
切換えによって他方の系への書き込みを開始できる様に
することで制御情報の再設定の時間を極力少くし短い時
間内でデータの内容の同時性を保てるようにしたもので
ある。

〔発明の実施例〕

以下、本発明による周辺記憶制御装置を詳細に説明する
。

第１図は本発明の一実施例を示し、１人、１Ｂは二重化
された情報処理装置の中央処理系に係るプロセッサであ
り、２Ａ、２Ｂは主記憶装置、３Ａ、３Ｂは共通バス、
４Ａ、４Ｂは二重化が図られた磁気ディスク装置等の周
辺記憶装置、５Ａ、５Ｂは周辺記憶装置４Ａ、４Ｂに対
するノ々スインターフエース部、６Ａ、６Ｂはデバイス
インターフェースｓでｓ、ｂ、バスインターフェース５
Ａ、５Ｂ及びデバイスインターフェース部６Ａ、６Ｂに
よって周辺記憶制御装置７が構成される。

プロセッサＩＡ’、ＩＢ、主記憶装置２人、２Ｂ、周辺
記憶制御装置４Ａ、４Ｂのノくスインターフェイス部５
Ａ、５Ｂがプロセッサノ（ス３Ａ、３Ｂで結ばれる。バ
スインターフェイス部５Ａ、５Ｂとデバイスインターフ
ェイス部６Ａ、６Ｂの間では交絡が取られ、また、デバ
イスインターフェース部６人、６Ｂは周辺記憶装置４Ａ
、４Ｂに接続される。

周辺記憶装置４Ａ、４Ｂ全アクセスするための制御情報
は主記憶装置２Ａ、２Ｂ上の特定のアドレスに設定され
る。周辺記憶制御装置７はＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅ
ｍｏｒｙＡｃｃｅｓｓ　）により、その情報を読み出し
、それに従い周辺記憶装置４Ａ、４Ｂへの書き込み／読
み出しを行う。自系／他系どちらの周辺記憶装置（４Ａ
、４Ｂ）へのアクセスを行うかは、バスインターフェイ
ス部５Ａ、５Ｂにあるソフトウェアで設定可能なフリッ
プ７０ツブによシ決まる。

第２図は、バスインターフェイス５Ａ、５Ｂの詳細全示
し、デバイスインターフェイス６Ａ及び６Ｂに接続され
るライン中にｋ」、ドライバ／レシーバとしてのスリー
ステートバッファ９ａ、９ｂ、９ｃ、９ｄの各々が挿入
される。スリーステートバッファ９ａ、９ｂは、ソフト
ウェアによって制御される７リツプフロツプ（Ｆ／Ｆ）
８の出力によって制御され、スリーステートバッファ９
０．９ｄはＦ／Ｆ８の出力端子に接続されたインバータ
１０の出力によって制御される。

Ｆ／Ｆ８の状態に応じて自系デバイスインターフェイス
部へのドライバ（スリーステートバッファ９ａ）ｔたは
レシーバ（スリーステートバッファ９ｂ）が開き、周辺
記憶装置４Ａに対する書き込み等を行うことができる。

ここで、両系ライト（書込み）の処理について、第３図
のフローチャートに従って説明する。

先ず、制御情報が設定される。これは主記憶装置２人、
２Ｂ上にプロセッサ１人、１Ｂによって設定されるもの
であ如、その内容としては、例えば、周辺記憶装置４Ａ
、４Ｂがディスク装置であると仮定すると、シリンダア
ドレス、ヘッドアドレス等のディスク上のアドレス及び
転送語数等である。この制御情報は、起動命令が出され
ると、ＤＭＡによってバスインターフェイス部５Ａ、５
Ｂを経由してデバイスインターフェイス部６Ａ、６Ｂに
取り込まれる。このとき、自系と他系のいずれへ制御情
報を転送するかは、方向制御フリップフロップ８によっ
て決定される。

両系ライトにあっては、制御情報を設定し、方向制御フ
リップフロップ８に０をセットし、起動をかける。終了
したら直ちに方向制御Ｆ　／　Ｆに１をセットし起動を
かける。これによル両系ディスクの間には、はとんど時
間差なく同一の情報が書き込まれる。

岡、第１図においてれ１１、プロセｙすが２重化のシス
テムの例を示したが、プロセッサ１重化システムの場合
も全く同様に両系ライトが可能であることは明らかであ
る。

〔発明の効果〕

本発明によれば、両系の情報の同時性分保った２重化系
周辺記憶装置を簡単なハードウェアにより実現できるた
め、経済的にシステムを構成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すバスインターフェイス部５Ａ、５Ｂの詳細
を示す回路図、第３図は本発明の処理の一例を示すフロ
ーチャートである。 １人、１Ｂ・・・プロセッサ、２Ａ、２Ｂ・・・主記憶
装置、３Ａ、３Ｂ・・・プロセッサバス、４Ａ、４Ｂ・
・・周辺記憶装置、５Ａ、５Ａ・・・バスインターフェ
イス部、６ｋ、６Ｂ・・・テハイスインターンエイス部
、７・・・周辺記憶制御装置、８・・・フリップフロッ
プ（Ｆ／Ｆ）、９ａ、９ｂ、９ｏ、９　ｄ　・・・スリ
ーステートバッファ。 第１図 Ａ 第　２図 （Ａ

Claims (1)

【特許請求の範囲】
1. 二重化されたプロセッサの各々から二重化された周辺記
   憶装置の各々に対する書込み、読出しを制御する周辺記
   憶制御装置において、前記プロセッサの各々に対応して
   設けられ、制御対象の周辺記憶装置を選択するためのソ
   フトウェア手段と、該手段によって駆動されるフリップ
   フロップと、該フリップフロップの出力信号によって前
   記周辺記憶装置に対する情報の送・受を行うドライバ・
   レシーバを設けたことを特徴とする周辺記憶制御装置。