JPH0287253A - 機器アドレス設定方式 - Google Patents

機器アドレス設定方式

Info

Publication number
JPH0287253A
JPH0287253A JP23800888A JP23800888A JPH0287253A JP H0287253 A JPH0287253 A JP H0287253A JP 23800888 A JP23800888 A JP 23800888A JP 23800888 A JP23800888 A JP 23800888A JP H0287253 A JPH0287253 A JP H0287253A
Authority
JP
Japan
Prior art keywords
address
equipment
status
temporary
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23800888A
Other languages
English (en)
Inventor
Kazuyuki Sato
一幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23800888A priority Critical patent/JPH0287253A/ja
Publication of JPH0287253A publication Critical patent/JPH0287253A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は特にパーソナルコンピュータに用いて好適な
機器アドレス設定方式に関する。
(従来の技術) 最近の半導体技術の進歩により、マイクロプロセッサ、
メモIJ LSI 、周辺制御用LSIが安価に供給さ
れるようになり、これらを適宜システムデート上に配直
し、入出力機器を接続するだけで比較的高性能なパーソ
ナルコンピュータシステムを構築できるようになった。
従来、このシステムに接続される各入出力機器のアドレ
スは機器側のインタフェースポード上にデイツプスイッ
チを用意し、このスイッチをシステム構成に従って設定
することにより処理されていた。
(発明が解決しようとする課題) 上記従来技術に従えば、非常に簡単な方法ではあるが、
デイツプスイッチという機構部品を使用するため、実装
面積の増大、信頼性の減少、コスト高等の問題があった
この発明はデイツプスチッチという機構部品の代わりに
、半導体部品を使用することにより、実装面積の減少、
信頼性の向上、コストの低減をはかった入出力アドレス
初期設定方式を提供することを目的とする。
[発明の構成] (課題を解決するための手段と作用) 本発明は、各スロット毎に仮りの入出力機器アドレスが
決められており、電源投入時あるいはリセット解除から
入出力機器アドレスが新たに設定される゛まで仮りの入
出力機器アドレスを有効にし、設定後は無効にするフリ
ップフロップと、何の機器が接続されているか知らせる
アイデント番号とアント9レス設定可能か否かを知らせ
るステータスを設け、かつCPUからの設定されるべき
送られてくる入出力アドレスを保持するレジスタを設け
ることにより、入出力機器アドレスの初期設定全可能に
するものである。
このことにより、デイツプスイッチが不要となり、半導
体部品を使用することができ、実装面積の減少、信頼性
の向上、コストの低減がはかれる。
(実施例) 以下、図面を使用して本発明実施例について詳細に説明
する。
第1図は本発明の実施例を示すブロック図である。
図において、1は仮りの機器セレクト信号であシ、図示
せぬCPUから送られてきて、フリップフロップ3の出
力とアンドゲート4にてゲートされる。2はリセット信
号が転送されるラインであシ。
仮シの機器セレクト信号(ライン1)を許可、禁止する
フリップフロップ3をリセットする。3はフリップフロ
ップであり、リセットされることにより仮りの機器セレ
クト信号を許可し、セットで禁止する。4はダートであ
り、仮りの機器セレクト信号とフリップフロップ3の出
力の論理積をとる。
5はr−トであり、l[機器セレクト信号と7リツプフ
ロツデ3出力の論理損金とる。6は新機器セレクト44
号が転送されるラインである。7は省き込み制御信号が
転送されるラインであり、ゲート4出力とゲート8で論
理積がとられ、この出力によりフリップフロップ3をセ
ットする。9は読み出し制御信号であり、ゲート4の出
力とゲートlOで論理積がとられ、機器アイデント番号
(ライン1〕)とステータス信号(ライン12)をケ0
−ト13を介してデータバス14へ出力する。
15は設定アドレスレジスタで、仮りのアドレスセレク
トと書き込み制御信号で、r−タバヌJ4の内容がアド
レス情報としてセントされる。
I6は比較器で、アト”レスバス情報(ライン77)ア
ドレスセレクト15の内容が比較される。
第2図はアドレス設定手順を示すフローチャートである
以下、第1図、第2図に従い本発明実施例の動作につい
て詳細に説明する。
まず、CPUが特定スロットヲアドレシングすると、そ
のスロットに対応する仮りの機器アドレスセレクト信号
1がアクティブになる。この時・フリップフロップ゛3
はリセットされているので、ゲート4’chける。最初
、そのスロットにはどんな機器が人っているか、転送可
能か否かをチエツクするため、機器のアイデントステー
タスをダート13を介してデータバス14上に読み出す
CPUは、ステータスをチエツクしてOKならば、アイ
デント番号も有効と判断し、かつアドレス設定可能と判
断して、アイデント番号を考慮した新たなアドレスをそ
のスロットに対応する仮りの機器アドレス全アクティブ
にし、データバス14に新たに設定すべきアドレス情報
を出力して、アドレスレノスタノ5に書き込む。書き込
みと同時にフリップフロップ3をセットして仮りの機器
アドレスセレクト信号を禁止し、新たな機器アドレス1
ノのセレクト情報を許可する。
[発明の効果コ 以上説明のように本発明に従えば、ディッスイッチが不
要となり、半導体部品を使用することにより、実装面積
の減少、信頼性の向上、コスト低減、そして、人手によ
る設定ミスの撲滅もはかれる。
【図面の簡単な説明】
第1図は本発明の実施例を示す回路図、第2図はアドレ
ス設定の手順を示すフローチャートである。 310.フリップフロップ、4,5,8.10・・・ア
ンドダート、12・・・機器アイデント番号、13・・
・y−ト、15・・・アドレスレジスタ、16・・・比
較器。

Claims (1)

    【特許請求の範囲】
  1. 各入出力スロット毎に仮りのアドレスセレクト信号を有
    し、この信号を用いてCPUにより値が設定されるアド
    レスレジスタと、これら仮りのアドレスセレクト信号か
    、設定されたアドレスレジスタの出力とアドレシングさ
    れるアドレス情報とを比較し、一致したセレクト信号の
    いずれか一方を許可又は禁止するフリップフロップとを
    具備し、CPUは仮りのアドレスセレクト信号を使用し
    て、入出力機器のアイデント番号、ステータスを読み出
    すことにより、機器アドレスを設定することを特徴とす
    る機器アドレス設定方式。
JP23800888A 1988-09-22 1988-09-22 機器アドレス設定方式 Pending JPH0287253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23800888A JPH0287253A (ja) 1988-09-22 1988-09-22 機器アドレス設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23800888A JPH0287253A (ja) 1988-09-22 1988-09-22 機器アドレス設定方式

Publications (1)

Publication Number Publication Date
JPH0287253A true JPH0287253A (ja) 1990-03-28

Family

ID=17023771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23800888A Pending JPH0287253A (ja) 1988-09-22 1988-09-22 機器アドレス設定方式

Country Status (1)

Country Link
JP (1) JPH0287253A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228516A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Works Ltd 分電盤

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228516A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Works Ltd 分電盤

Similar Documents

Publication Publication Date Title
EP0189638B1 (en) Bus width adapter
US6078977A (en) Hierarchical bus structure access system
US5632021A (en) Computer system with cascaded peripheral component interconnect (PCI) buses
US6681301B1 (en) System for controlling multiple memory types
JPH0248747A (ja) マイクロプロセツサ
US5519872A (en) Fast address latch with automatic address incrementing
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
US6047349A (en) System for communicating through a computer system bus bridge
US5414815A (en) Method and apparatus for transferring data directly between a memory device and a peripheral device in a single address cycle under the control of a processor
US5335340A (en) Byte-swap hardware simulator for a sixteen bit microprocessor coupled to an eight bit peripheral unit
US5974239A (en) Data transfer method for a bus device in a computer system by placing first and second addresses corresponding to a bridge and with the bus device respectively on a bus
JPH0287253A (ja) 機器アドレス設定方式
KR950009576B1 (ko) 버스 인터페이스 장치
KR20030054985A (ko) 웜 스탠바이 이중화 장치
JPS61206066A (ja) メモリアドレス設定方式
JPS5886623A (ja) メモリ制御方式
JPH07175768A (ja) デュアルcpuシステム
JPH02207363A (ja) データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ
JPH02211571A (ja) 情報処理装置
JPH04369711A (ja) 電子ディスクサブシステム
JPH0543142B2 (ja)
JPH02249052A (ja) データ転送装置
JPH01292451A (ja) 情報処理装置
JPH02210565A (ja) 入出力処理装置
JPH03232050A (ja) マルチcpu回路