JPH07175768A - デュアルｃｐｕシステム - Google Patents

Abstract

(57)【要約】 【目的】 高価なデュアルポートメモリを使用すること
なく、一方のローカルメモリと他方のローカルバスに接
続されたＩ／Ｏデバイスとのデータ転送のオーバーヘッ
ドを削除し、高いシステムスループットを実現可能なデ
ュアルＣＰＵシステムを提供する。 【構成】 メモリ共有型のデュアルＣＰＵシステムにお
いて、双方ＣＰＵ系のバス（８、９）を互いに接続する
バス変換回路（３）を設け、バス変換回路（３）には、
一方のＣＰＵ（１）から他方のＣＰＵ（４）のローカル
メモリ（６）へのアクセスを許可するローカルバス調停
回路（１０）と、ローカルメモリ（６）内の共有エリア
領域を表示する共有エリア設定レジスタ（１２）と、Ｃ
ＰＵ（１）のメモリアドレスをＣＰＵ（４）の共有エリ
ア内のメモリアドレスに変換するアドレス変換回路（１
１）とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ共有型密結合マ
ルチプロセッサに係り、特に、デュアルＣＰＵシステム
における共有メモリ結合方式に関する。

【０００２】

【発明の概要】本発明は、メモリ共有型密結合デュアル
ＣＰＵシステムの構成において、２つのアクセスポート
を有するデュアルポートメモリを使用せずに、一方のＣ
ＰＵのローカルメモリの一部のエリアを共有メモリとし
て使用するものである。このため、一方のＣＰＵのロー
カルバスから、他方のＣＰＵのローカルバスに接続され
たローカルメモリにアクセスすることを許可するバス調
停回路と、ローカルメモリ内の共有エリア領域を表示す
る共有エリア設定レジスタと、一方のＣＰＵのメモリア
ドレスを他方のＣＰＵの共有エリア内のメモリアドレス
に変換するアドレス変換回路とを備える。

【０００３】

【従来の技術】マルチプロセッサシステムは、共有メモ
リを有する密結合型マルチプロセッサシステムと、シリ
アルチャネル等で接続される疎結合型マルチプロセッサ
システムとに分類される。２台のＣＰＵが共有メモリで
結合された密結合型デュアルＣＰＵシステムの従来例を
図４に示す。図４によれば、従来のデュアルＣＰＵシス
テムは、ＣＰＵ−Ａ（１）と、ローカルメモリＡ（２）
と、ローカルバスＡ（８）と、ＣＰＵ−Ｂ（４）と、ロ
ーカルメモリＢ（６）と、Ｉ／Ｏ−Ａ（５）と、Ｉ／Ｏ
−Ｂ（７）と、ローカルバスＢ（９）と、デュアルポー
トメモリ（１４）とからなる。

【０００４】上記構成において、ＣＰＵ−Ａ（１）側に
あるローカルメモリＡ（２）から、ＣＰＵ−Ｂ（４）側
にあるＩ／Ｏデバイスにデータを転送する場合の動作
を、シングルタスクシステムとマルチタスクシステムと
について簡単に説明する。まず、シングルタスクシステ
ムでは、ＣＰＵ−Ａ（１）は、ローカルメモリＡ（２）
から転送に必要なデータを読み出し、コマンドを付加し
てデュアルポートメモリ（１４）に書き込み、ＣＰＵ−
Ｂ（４）に対して割り込み信号ＩＮＴＢを出力する。次
いで、ＣＰＵ−Ｂ（４）は、割り込みを受けると、デュ
アルポートメモリ（１４）からコマンドを読み出しその
内容を判断して、デュアルポートメモリ（１４）からデ
ータを読み出して、目的のＩ／Ｏデバイスにデータを書
き込む。

【０００５】シングルタスクシステムでは、以上のよう
なデータ処理で十分であるが、マルチタスクシステムで
は、Ｉ／Ｏ−Ａ（５）にデータ転送しながらＩ／Ｏ−Ｂ
（７）にもデータ転送する必要が出てくる。この場合、
データ量が増大し、デュアルポートメモリ（１４）の容
量が不足するため、デュアルポートメモリを複数チップ
で構成して容量を増大するか、ＣＰＵ−Ｂ（４）のロー
カルメモリＢ（６）に一旦データを転送し、そのローカ
ルメモリＢ（６）から目的のＩ／Ｏにデータ転送してい
た。

【０００６】

【発明が解決しようとする課題】しかしながら、共有メ
モリ容量を増やすために、デュアルポートメモリを複数
個使用して容量を増やそうとすると、デュアルポートメ
モリ集積回路のチップ当たりのビット数が他のタイプの
メモリに比べて極端に少なく、集積度が低いために、多
数の集積回路を使用しなければならず、デュアルＣＰＵ
システムを構成する装置が大きくなり、小型化ができな
いという問題点があった。また、デュアルポートメモリ
は、汎用メモリとは異なり、数十ｋバイトで数千円と非
常に高価であり、デュアルポートメモリを多数使用する
デュアルＣＰＵシステムが高価ものになるという問題点
があった。

【０００７】一方、デュアルポートメモリの容量増加を
避けて、ＣＰＵ−Ｂ（４）側のローカルメモリＢ（６）
に一旦データを転送し、そのローカルメモリＢ（６）か
ら目的のＩ／Ｏにデータを転送するシステムでは、ロー
カルメモリＡ（２）のデータは、まずデュアルポートメ
モリ（１４）に転送され、次いで、デュアルポートメモ
リ（１４）からローカルメモリＢ（６）に転送され、さ
らに、ローカルメモリＢ（６）からＩ／Ｏデバイスに転
送されるというように、３段階の転送過程を経るため
に、データ転送のオーバーヘッドが非常に大きくなり、
システムスループットが低下するという問題点があっ
た。

【０００８】以上の問題点に鑑み、本発明の課題は、高
価なデュアルポートメモリを使用することなく、一方の
ローカルメモリと他方のローカルバスに接続されたＩ／
Ｏデバイスとのデータ転送のオーバーヘッドを削除し、
高いシステムスループットを実現可能なデュアルＣＰＵ
システムを提供することである。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を有する。すなわち本発明は、メ
モリ共有型のデュアルＣＰＵシステムにおいて、一方の
ＣＰＵから他方のＣＰＵのローカルメモリへのアクセス
を許可するローカルバス調停回路と、ローカルメモリ内
の共有エリア領域を表示する共有エリア設定レジスタ
と、一方のＣＰＵのメモリアドレスを他方のＣＰＵの共
有エリア内のメモリアドレスに変換するアドレス変換回
路とを備えたことを特徴とするデュアルＣＰＵシステム
である。

【００１０】

【作用】本発明は、上記構成により、一方のＣＰＵのロ
ーカルメモリと他方のＣＰＵのローカルバスに接続され
たＩ／Ｏデバイスとの相互のデータ転送は、他方のＣＰ
Ｕのローカルメモリ内に設定された共有メモリエリアを
介してデータ転送することができるので、データ転送の
オーバーヘッドが小さくなり、かつデュアルポートメモ
リは不要となる。

【００１１】

【実施例】次に、図面を参照して本発明の１実施例を詳
細に説明する。図１は、本発明に係るデュアルＣＰＵシ
ステムの実施例の構成を示すブロック図である。同図に
おいて、ＣＰＵ−Ａ系とＣＰＵ−Ｂ系とがバス変換回路
（３）を介して接続され、デュアルＣＰＵシステムが構
成されている。ＣＰＵ−Ａ系は、ＣＰＵ−Ａ（１）と、
ローカルメモリＡ（２）と、ローカルバスＡ（８）とで
構成されている。ＣＰＵ−Ｂ系は、ＣＰＵ−Ｂ（４）
と、Ｉ／Ｏ−Ａ（５）と、ローカルメモリＢ（６）と、
Ｉ／Ｏ−Ｂ（７）と、ローカルバスＢ（９）とで構成さ
れている。

【００１２】図２は、バス変換回路（３）の内部構成を
示すブロック図である。同図において、バス変換回路
（３）は、バス調停回路（１０）と、アドレス変換回路
（１１）と、共有メモリ領域設定レジスタ（１２）と、
コントロール信号変換回路（１３）とからなる。

【００１３】バス変換回路（３）を構成する各ブロック
の機能は、以下の通りである。まず、バス調停回路（１
０）は、ＣＰＵ−Ａ（１）がローカルメモリＢ（６）を
共有メモリとしてアクセスする時に、ＣＰＵ−Ａ（１）
またはＣＰＵ−Ｂ（４）のいずれのＣＰＵにローカルバ
スＢ（９）の使用権を与えるかを調停するものである。
アドレス変換回路（１１）は、ＣＰＵ−Ａ（１）がロー
カルメモリＢ（６）をアクセスする場合に、ＣＰＵ−Ａ
（１）のアドレス情報１ＡＢを、後述するアドレスマッ
プに従ってＣＰＵ−Ｂ（４）のアドレス情報２ＡＢに変
換する。

【００１４】共有メモリ領域設定レジスタ（１２）は、
ローカルメモリＢ（６）内のどのアドレス範囲が共有メ
モリとして使用されるかを設定するレジスタであり、本
実施例においては、共有メモリ先頭アドレス設定レジス
タ（１２−１）と、共有メモリサイズ設定レジスタ（１
２−２）とで構成されているとする。そして、共有メモ
リ先頭アドレス設定レジスタ（１２−１）と、共有メモ
リサイズ設定レジスタ（１２−２）との入出力は、ロー
カルバスＡ（８）のデータバス１ＤＢ及びローカルバス
Ｂ（９）のデータバス２ＤＢに接続されている。ＣＰＵ
−Ｂ（４）は、共有メモリ領域設定レジスタ（１２）を
読み出すことにより、共有メモリ領域を知ることができ
る。コントロール信号変換回路（１３）は、ＣＰＵ−Ａ
（１）のコントロール信号をＣＰＵ−Ｂ（４）のコント
ロール信号に変換する回路である。

【００１５】次に、図３に、本実施例のアドレスマップ
を示す。共有メモリ領域設定レジスタ（１２）の設定例
として、共有メモリ先頭アドレス設定レジスタ（１２−
１）には＄４４００００が設定され、共有メモリサイズ
設定レジスタ（１２−２）には＄８００００が設定され
た場合を示している。ＣＰＵ−Ａ（１）のアドレスマッ
プである図３（ａ）において、アドレス範囲＄１０００
００〜＄１８００００の領域に共有メモリのアドレス空
間が割り当てられている。また、アドレス範囲＄１ＦＦ
Ｆ００〜＄１ＦＦＦＦＦには共有メモリ領域設定レジス
タ（１２）が割り当てられている。

【００１６】ＣＰＵ−Ａ（１）のアドレスにおいては、
共有メモリの先頭アドレスは、必ず＄１０００００から
始まり、ローカルメモリＢ（６）内の共有メモリ先頭ア
ドレスを指定する共有メモリ先頭アドレス設定レジスタ
（１２−１）の設定内容には無関係である。また、共有
メモリサイズ設定レジスタ（１２−２）の設定内容によ
り、共有メモリ領域の大きさを変化させることができ
る。アドレス変換回路（１１）は、ＣＰＵ−Ａ（１）の
アドレスマップの共有アドレスの範囲＄１０００００〜
＄１８００００を、ＣＰＵ−Ｂ（４）のアドレスマップ
の共有アドレスの範囲＄４４００００〜＄４Ｃ００００
に変換する。これにより、ＣＰＵ−Ａ（１）が、そのア
ドレス＄１０００００から始まる領域にコマンドやデー
タを書き込むと、実際には、ローカルメモリＡ（２）の
＄４４００００から始まる領域に書き込まれることにな
る。

【００１７】ＣＰＵ−Ａ（１）は、共有メモリにコマン
ドやデータを書き込んだ後、ＣＰＵ−Ｂ（４）に割り込
み要求を発して、コマンドが書き込まれたことをＣＰＵ
−Ｂ（４）に通知する。ＣＰＵ−Ｂ（４）は割り込み処
理により、コマンドが書き込まれたことを知り、ローカ
ルメモリＢ（６）の共有メモリ領域からコマンドを読み
込んで、Ｉ／Ｏデバイスへの転送を開始する。共有メモ
リ領域の大きさは、共有メモリサイズ設定レジスタ（１
２−２）の設定内容によりローカルメモリＢ（６）内に
任意に設定できるので、共有メモリの領域を十分とるこ
とができ、マルチタスクへの対応も容易である。

【００１８】

【発明の効果】以上説明したように、本発明によれば、
一方のＣＰＵのローカルメモリと他方のＣＰＵのローカ
ルバスに接続されたＩ／Ｏデバイスとの相互のデータ転
送は、他方のＣＰＵのローカルメモリ内に設定された共
有メモリ領域を介して転送できるので、デュアルポート
メモリを介して転送するよりも転送回数が少なくなり、
システムスループットが向上するという効果がある。ま
た、集積度が低くかつ高価なデュアルポートメモリを使
用することなくデュアルＣＰＵシステムを提供できると
いう効果がある。さらに、共有メモリ領域を有するＣＰ
Ｕ系のシステムが、バージョンアップ等によりアドレス
マッピングが変更されても、共有メモリ領域は、共有メ
モリ領域設定レジスタにより任意のアドレスに設定可能
であるため、共有メモリを持たない系のソフトウェアは
変更なしでそのまま利用できるという効果がある。

【図面の簡単な説明】

【図１】本発明に係るデュアルＣＰＵシステムの構成を
示すブロック図である。

【図２】本発明に係るデュアルＣＰＵシステムのバス変
換回路の構成を示すブロック図である。

【図３】本発明のデュアルＣＰＵシステムのアドレスマ
ップ図である。

【図４】従来例のデュアルＣＰＵシステムの構成を示す
ブロック図である。

【符号の説明】

１ ＣＰＵ−Ａ ２ ローカルメモリＡ ３ バス変換回路 ４ ＣＰＵ−Ｂ ５ Ｉ／Ｏ−Ａ ６ ローカルメモリＢ ７ Ｉ／Ｏ−Ｂ ８ ローカルバスＡ ９ ローカルバスＢ １０ バス調停回路 １１ アドレス変換回路 １２ 共有メモリ領域設定レジスタ １３ コントロール信号変換回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリ共有型のデュアルＣＰＵシステム
   において、 一方のＣＰＵから他方のＣＰＵのローカルメモリへのア
   クセスを許可するローカルバス調停回路と、 ローカルメモリ内の共有エリア領域を表示する共有エリ
   ア設定レジスタと、一方のＣＰＵのメモリアドレスを他
   方のＣＰＵの共有エリア内のメモリアドレスに変換する
   アドレス変換回路とを備えたことを特徴とするデュアル
   ＣＰＵシステム。