KR950009576B1

KR950009576B1 - 버스 인터페이스 장치

Info

Publication number: KR950009576B1
Application number: KR1019920014462A
Authority: KR
Inventors: 오두환
Original assignee: 삼성전자주식회사; 강진구
Priority date: 1992-08-12
Filing date: 1992-08-12
Publication date: 1995-08-24
Also published as: KR940004446A

Abstract

내용 없음.

Description

버스 인터페이스 장치

제1도는 종래의 버스 인터페이스장치의 블럭도.

제2도는 본 발명에 따른 버스 인터폐이스장치의 블럭도.

제3도는 본 발명에 따른 버스 인터페이스장치의 회로도.

제4도는 제1도에 따른 파형도.

제5도는 제2도에 따른 비파이프라인모드시 파형도.

제6도는 제2도에 따른 파이프라인모드시 파형도.

제7도는 제2도에 따른 예의처리시 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 입출력버스 제어기 20 : LAN제어기

30 : 입출력처리기 40 : SCSI제어기

50 : 인터폐이스 논리부

본 발명은 디지탈처리 시스템에 있어서 버스 인터페이스장치에 관한 것으로, 특히 입출력장치 및 네트웍장치와의 직접 인터페이스를 위한 버스 인터페이스장치에 관한 것이다.

일반적으로 디지탈처리 시스템은 디지탈 데이타를 처리하는 시스템으로서 프로세서, 메모리, 입출력장치, 제어장치등으로 구성한다. 또한 시스템과 시스템간의 데이타 처리를 위해 네트윅장치를 구성할 수 있다. 디지탈처리 시스템에서 데이타들의 통신은 주로 시스템버스, 데이타버스등을 이용하여 데이타와 명령을 주고받는다. 버스는 시스템에서 처리하는 모든 동작에 이용되기 때문에 버스의 효울적인 통신과 제어는 시스템성능에 전반적으로 영향을 준다. 즉, 시스템 프로세서의 처리속도는 시스템내의 다수의 명령신호들이 버스를 통해 메모리나 주변장치로 전송하기 때문에 버스가 응답할 때까지 제한받는다. 그리고 시스템과 그 구성장치의 상용칩(Commercial Chip)들이 코스트가 하락함에 따라 보다 다양한 형태의 데이타 처리장치들이 시스템내에 상호접속한다. 이러한 데이타 처리장치들은 데이타처리속도, 요구된 제어정보, 데이타포맷 및그밖의 다양한 특성을 갖고 있으므로 장치간의 특성차이를 고려하여 서로 통신되어야 한다.

제1도의 종래의 버스 인터페이스장치의 블럭도를 도시한 것이다.

제1도에 있어서, 입출력버스 제어기(10)는 시스템버스(도면에 예시되지 않음)를 제어하는 장치로서 시스템버스의 사용허용 및 시스템버스의 에러제어등 시스템버스를 관리 제어한다.

입출력처리기(Input/Output Handler, 30)는 LAN제어기(30) 및 SCSI제어기(40)를 관리제어하기 위한 장치이다.

LAN제어기(29)는 네트웍시스템인 근거리통신망(Local Area Network, 이하 LAN이라 함)를 제어하는 장치이다.

SCSI제어기(40)는 하드디스크나 자기테이프기억장치와 같은 주변장치와의 인터폐이스를 위한 SCSI(Small Computer Syterm Interface, 이하 SCSI라함)를 지원하는 장치이다.

제4도는 제1도에 따른 파형도이다.

제4(a)도는 시스템버스의 클럭신호이고, 제4(b)도는 LAN제어기(20) 또는 SCSI제어기(40)에서 출력하는 제1어드레스 유효신호(address valid)이고, 제4(c)도는 어드레스 신호이고, 제4(d)도는 입출력처리기(30)에서 출력하는 제2어드레스유효신호이고, 제4(e)도는 입출력버스 제어기(10)에서 출력하는 제1레디신호(ready)이고, 제4(f) 도는 입출력처리기(30)에서 출력하는 제2 레디신호이다.

이하, 제1도에 도시된 블럭도의 동작을 제4도와 결부시켜 설명하기로 한다.

첫째, 슬레이브 트랜잭션(Slave Transaction)시 여기서, 슬레이브란 중앙처리장치(도면에 예시하지 않음)가 LAN제어기(20)나 SCSI제어기(40)를 제어할 필요가 있는 경우를 말한다. 그리고 트랜잭션이라 데이타 전송을 수행할 때의 행위집합으로서 버스크기가 32비트이면 32비트(4바이트)가 하나의 트랜잭션이 된다.

중앙처리장치가 LAN제어기(20)나 SCSI제어기(40)를 액세스할시 입출력처리기(30)는 중앙처리장치에서 출력하는 어드레스를 디코딩한다. 입출력처리기(30)는 어드레스 디코딩에 다른 제어신호를 발생시킨다. 또한 입출력처리기(30)에서는 LAN제어기(20)나 SCSI제어기(40)로부터의 응답신호(레디, Ready)를 모니터(Monitor)하여 트랜잭션을 종료시킨다.

둘째, 마스터 트랜잭션(Master Transaction)시 여기서, 마스터란 시스템버스를 사용할때 LAN제어기(20)나 SCSI제어기(40)가 버스를 제어하는 입장일때를 말한다.

LAN제어기(20)나 SCSI제어기(40)가 중앙처리장치의 개입없이 단독으로 주기억 장치와 트랜잭션을 수행할 시 입출력처리기(30)는 입출력제어기(10)로 버스요청(Bus Request)하여 시스템버스를 획득한다. 시스템버스를 획득했음을 LAN제어기(20)나 SCSI제어기(40)에게 알려주면 LAN제어기(20)나 SCSI제어기(40)는 제4(B)도와 같이 제1어드레스유효신호를 발생시킨다.

다음 입출력처리기(30)에서는 시스템버스의 프로토콜(Protocol)에 맞추어 입출력버스제어기(10)로 제2어드레스 유효신호를 발생시킨다. 프로코콜이란 시스템과 주변자치 사이에서 데이타링크를 통해 에러없이 효율적으로 신뢰성있는 정보를 주고 받기 위해 미리 정보를 송수신측 사이에 정해둔 통신규칙이다.

입출력버스 제어기(10)에서는 입출력처리기(30)의 제2어드레스유효신호에 따라 제4(e)도와 같이 제1레디신호를 인가시킨다.

입출력처리기(30)에서는 제1레디신호를 받아 제2레디신호를 LAN제어기(20) 나 SCSI제어기(40)로 인가시킨다. LAN제어기(20)나 SCSI제어기(40)는 제2레디신호를 인가받으면 하나의 트랜잭션을 종료시킨다. 하나의 트랜잭션을 수행하는데는 (4+X)클럭이 소요된다. 여기서, X는 제2어드레스유효신호와 제1레디신호 사이의 지연된 시간이다.

그러나 종래에 있어서 제1, 제2어드레스유효신호가 입출력처리기(30)를 통하여 입출력버스 제어기(10)로 인가되기 때문에 입출력처리기(30)의 내부의 게이트지연(gate delay)로 인해 시스템성능이 저하된다는 문제점이 있었다.

따라서 본 발명의 목적은 상술한 문제점을 해결하기 위해 LAN제어기(20)나 SCSI제어기(40)의 어드레스유효신호를 입출력버스제어기(10)로 직접 인터페이스시키므로서 시스템 성능을 향상시킬 수 있는 버스 인터페이스장치를 제공함에 있다.

상술한 목적을 달성하기 위하여 입출력버스 제어기와 입출력처리와 LAN제어기 또는 SCSI제어기를 구비한 디지탈처리시스템에 있어서, 상기 LAN제어기 또는 SCSI제어기와 입출력버스 제어기사이에서 어드레스유효신호를 직접 인터페이스시키기 위한 인터페이스 논리부를 포함함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.

제2도는 본 발명에 따른 버스 인터페이스장치의 블럭도를 도시한 것이다.

제2도에 있어서, 인터페이스 논리부(50)는 입출력처리기(30)에서 어드레스유효신호와 레디신호에 관련된 논리기능만을 따로 분리하여 프로그래머블 어레이 논리(Programmable Array Logic)로 구성한다.

슬레이브 트랜잭션시에는 종래 장치에 있어서의 동작과 동일하다. 그러므로 여기에서는 마스터 트랜잭션동작시에 대해 설명하기로 한다.

LAN제어기(20)나 SCSI제어기(40)에서 출력하는 어드레스 유효신호는 입출력버스 제어기(10)와 직접 접속한다. 그리고 입출력버스 제어기(10)에서 출력하는 제1레디신호는 각각 인터폐이스 논리부(50)와 입출력처리기(30)에 입력한다. 그러나 입출력처러기(30)에 입력하는 제1레디신호는 입출력버스 제어기(10)에서 레디신호가 출력됐음을 알려주는 기능을 한다.

인터페이스 논리부(50)는 제1레디신호가 입력되면 제2레디신호를 LAN제어기(20)나 SCSI제어기(40)로 출력한다. LAN제어기(20)나 SCSI제어기(40)가 제2레디신호를 입력으로 받아들이면 하나의 트랜잭션을 종료한다.

더 구체적인 동작설명은 제5∼7도에 도시된 파형도를 결부시거 설명하기로 한다.

제5도는 제2도에 다른 비파이프라인모드시 파형도이다. 제5(a)'도는 클럭신호이고, 제5(b)'도는 어드레스유효신호이고, 제5(c)'도는 제1레디신호이고, 제5(d)'도는 제2레디신호이다.

제4도의 파형도와 비교했을때 어드레스유효신호 하나가 감소했고 제2레디신호의 응답시간이 빨라졌다. 어드레스유효신호 하나가 감소한 것은 인터페이스 논리부(50)가 입출력처리기(30)에서 출력하는 어드레스유효신호를 고임피던스(High Impedence)시키므로서 가능하다. 즉, 입출력처리기(30)가 버스마스터에서 제외된 경우이다. 제2레디신호의 응답시간이 빨라진 것은 인터페이스 논리불(50)의 내부논리 게이트들이 간소화됐기 때문이다.

제5도에서 하나의 트랜잭션을 수행하는데는 (2+X)클럭이 소요된다. 제4도의 종래에 있어서와의 수행속도를 비교했을 때 50∼100%가 향상된다.

제6도는 제2도에 따른 파이프라인모드시 파형도이다.

제6(a)"도는 클럭신호이고, 제6(b)"도는 어드레스유효신호이고, 제6(c)"도는 제1레디신호이고, 제6(d)")도는 제2레디신호이다.

여기서, 파이프라이모드란 제1레디신호가 종료되기 전에 또하나의 어드레스유효신호를 인가시키는 것으로서 일종의 병려처리이다.

제6(b)"도는 도시된 파형도를 보면, SCSI제어기(40)에서 하나의 어드레스유효신호를 발생시키면 한 클럭 후 다시 어드레스유효신호가 발생한다. 다음 입출력버스 제어기(10)에서 제6(c)"도에 도시된 파형도와 같이 두 개의 제1레디신호가 연속적으로 발생한다. 그러나 SCSI제어기(40)에서는 두 개의 제1레디신호가 들어오면 인식하지 못한다. 그러므로 인터페이스 논리부(50)는 첫반째 제1레디신호를 입력한 후 바로 제2레디신호를 출력하고, 다음 두번째 제1레디신호를 한 클럭지연시킨 뒤 제2레디신호를 출력시키므로서 SCSI제어기(40)로 하여금 레디신호를 인식케 한다.

제7도는 제2도에 따른 예외처리시 파형도이다.

제7(a)"'도는 클럭신호이고, 제7(b)"'도는 버스에러신호이고, 제7(c)"'도는 토랜잭션 수행시 LAN제어기(20)나 SCSI제어기(40)를 호울드(Hold)하겠다는 인지(Acknowledge)신호이다.

제7(d)"'도는 제1레디신호이고, 제7(E)"'도는 제2레디신호이다.

시스템버스에 에러가 발생했을때는 시스템이 정지하는 현상(Hang-up)이 생긴다. 이러한 현상을 방지하는 것이 예외처리이다.

시스템버스에 에러가 발생할 시 입줄력버스 제어기(10)는 버스에러신호를 출력한다. 이때 제1레디신호는 무효화되고, 인터페이스 논리부(50)는 제2레디신호를 마치 정상인 것처럼 하나의 트랜잭션이 끝날때까지 드라이브(drive)시킨다. 트랜잭션이 끝나면 호울드인지신호가 비액티브되면서 버스기 해제(release)된다. 즉, 버스의 제어권이 다른 장치로 넘어감으로서 시스템이 계속 정상 실행을 할 수 있다.

제3도는 본 발명에 따른 버스 인터페이스장치의 회로도이다.

제3도의 입출력버스 제어기(10)에서 버스에러출력(BUSErr), 버스요청입력(Bus request, Br), 버스허용출력(Bus grant, Bg), 어드레스 유효신호입력(Guest Address Valid, ADDVg), 제1레디신호출력(Ready, RDY), 기업신호(Write, W)핀들을 가진다.

인터페이스 논리부(50)는 클럭(CLK_), 버스에러입력(BUSErr_), 버스허용입력(Bg_, CBg_), 어드레스유효신호출력(ADDVg_), 어드레스유효입력신호(B -ADDVg), 제1레디신호입력(RDY_), 제2레디신호출력(B-RDY_), LAN호울드인지신호입력(LAN Hold Acknowledge, HLDALAN), SCSI호울드인지 신호입력(SCSI Hold Acknowledge, HLDA)핀들을 가진다. 여기서, 신호 끝의 _표시는 네가티브(negatilve) 를 의미한다.

입출력처리기(40)는 버스요구출력(Br), 버스허용입력(Bg), 어드레스유효신호입출력(ADDVg, ADS), 제1레디신호입력(RDY), 버스에러입력(BUSErr), LAN호울드신호입력(HIDLAN), LAN호울드인지신호출력(HLDALAN), SCSI호울신호입력(HLD), SCSI호울드인지 신호출력(HLDA), 기타 포트에 관련된 신호핀들을 가진다.

LAN제어기(20)와 SCSI제어기(40)는 어드레스유효신호출력(ADS), 제2레디신호입력(RDYI), 호울드신호출력(HLD), 호울드인지신호입력(HLDA) 및 포트 핀들을 가진다.

다음은 인터페이스 논리부(50)의 동작논리방정식이다.

"INPUTS ＆ OUTPUTS"

CLK_ PIN 1; 클럭

HLDA PIN 2; SCSI 호울드인지신호

HLDALAN PIN 3; LAN 호울드인지신호

BR_ PIN 4; 버스요청신호

BG_ PIN 5; 버스허용신호

BUSERR_ PIN 6; 버스에러신호

RDY_ PIN 7; 제1레디신호

B-ADDVG_ PIN 8; 어드레스유효신호

IOW_ PIN 9; 입출력기입신호

GND PIN 10; 접지

EN_ PIN 11; 인에이블

ADDVG PIN 12; 어드레스유효신호

B-RDY_ PIN 13; 제2레디신호

Q1 PIN 14;

Q0 PIN 15;

CD-IOW_ PIN 16;

CORE-ISM PIN 17;

PIN 18;

D-IOW PIN 19;

Vcc PIN 20; 전원

"EQUATIONS"

enable ADDVG_=(CORE-ISM ＆ ! HLDA ＆ ! HLDALAN ＆ ! BR);

enable NA_=1;

enable B-RDY_=1;

enable D-IOW_=1;

! CORE-ISM : =(BR_ #! CORE-ISM ＆ BG_);

! ADDVG_=(! B-ADDVG_);

! CD-IOW_:=(! IOW_);

! D-IOW_=(! CD-IOW_ ＆ IOW_);

! B-RDY_=(HLDALAN ＆ ! BUSERR_

#HLDA ＆ ! BUSERR_

#Q0 ＆ Q1

#HLDALAN ＆ ! RDY ＆ ! Q0 ＆ Q1

#HLDA ＆ ! RDY_ ＆ ! Q0 ＆ Q1);

! Q1 : (Q0 ＆ Q1 # ! HLDA ＆ ! Q1 # RDY_ ＆ ! Q1 # ! Q0 ＆ ! Q1);

! Q0 : =(! HLDA ＆ Q0 ＆ ! Q1 # ! HLDA ＆ ! HLDALAN ＆ ! Q1 #RDY_ ＆ ! Q1);

여기서, ＆는 논리곱, #은 논리합, ! 는 부정(not), _는 네가티브(negative), :=는 next state를 의미한다.

첫째단 방정식을 해석하면 CORE-ISM이 하이레벨이고, HLDA가 로우레벨이고, HLDALAN이 로우레벨이고, BR이 로우레벨일 때 어드레스유효신호(ADDVG_)가 인에이블된다는 것이다. NA_(next address)와 B-RDY_와 D-IOW_는 하이레벨일 때 인에이블된다는 의미이다.

상술한 바와 같이 디지탈처리 시스템의 버스 인터페이스장치에 있어서 LAN제어기와 SCSI제어기를 입출력버스 제어기를 직접 인터페이스하여 버스 단위 트랜잭션을 짧게 함으로서 빠른 보조기억장치 액세스와 LAN액세스로 할 수 있는 효과가 있다.

Claims

입출력버스 제어기(10)와 입출력처리기(30)와 LAN제어기(20) 또는 SCSI제어기(40)를 구비한 디지탈처리 시스템에 있어서, 상기 LAN제어기(20) 또는 SCSI제어기(40)와 입출력버스제어기(l0) 사이에서 어드레스유효신호를 직접 인터페이스시키기 위한 인터페이스 논리부(50)를 포함함을 특징으로 하는 버스 인터페이스장치.
제1항에 있어서, 상기 인터페이스 논리부(50)는 병렬처리를 할 수 있는 파이프라인모드와 버스에러로인해 시스템이 정지하는 현상(Hang-up)을 방지하는 예외처리므드를 제어가능함을 특징으로 하는 버스인터페이스장치.