JP3327559B2 - フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム - Google Patents

フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム

Info

Publication number
JP3327559B2
JP3327559B2 JP54271398A JP54271398A JP3327559B2 JP 3327559 B2 JP3327559 B2 JP 3327559B2 JP 54271398 A JP54271398 A JP 54271398A JP 54271398 A JP54271398 A JP 54271398A JP 3327559 B2 JP3327559 B2 JP 3327559B2
Authority
JP
Japan
Prior art keywords
bus
system bus
signal
insertable unit
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP54271398A
Other languages
English (en)
Other versions
JP2000512417A (ja
Inventor
バス、ブライアン、エム．
ハッバード、ジャームズ、エー、
オーマン、プライス、ダブリュ
ピタ、フランク、ジェイ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
バス、ブライアン、エム．
ハッバード、ジャームズ、エー、
オーマン、プライス、ダブリュ
ピタ、フランク、ジェイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン, バス、ブライアン、エム．, ハッバード、ジャームズ、エー、, オーマン、プライス、ダブリュ, ピタ、フランク、ジェイ filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JP2000512417A publication Critical patent/JP2000512417A/ja
Application granted granted Critical
Publication of JP3327559B2 publication Critical patent/JP3327559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明は、システムの電源をオンにするときに挿入可
能ユニットを挿入または接続するか、あるいは取り外す
必要のあるコンピュータ・システムに関する。本発明
は、詳細には、システムへの電力供給を停止する必要も
なしにこのようなユニットの交換または追加を可能に
し、それによって、この活状態挿入によって起こるコン
ピュータ・システムのシステム・バス上の信号妨害を回
避する方法およびシステムに関する。
関連技術の説明 周辺装置インタフェースや制御回路などの電気回路と
コンピュータ・バスを高速に相互接続する様々な装置お
よび方法が当技術分野で知られている。デジタル・バス
にこのような回路を挿入するときの衝撃を最小限に抑え
るための通常の手順として、新しい装置がバス上のデー
タ・フローを妨害することのないようにバスがシャット
ダウンまたはディスエーブルされている。これによっ
て、通常は電圧調整器を含む特定の制御回路が使用され
る。電力およびデータを転送するための回路とバスの相
互接続は、エッジ・コネクタを介して行われる。エッジ
・コネクタは、バスに接続される対応するレセプタクル
に挿入されるプリント回路板上に取り付けられる。回路
板への挿入によって、エッジ・コネクタと対応するバス
・レセプタクルとの間に電気接続が確立され、したがっ
て、１つの作業で、回路板上の電気構成要素に電力が供
給されると共に、回路板とバスが相互接続される。ホッ
ト挿入の場合、一般的な相互接続方法として、電力を印
可しデータ信号を転送するための他の接点の電気接続よ
りも前に接地接点を完成することができるように、エッ
ジ・コネクタ上の少なくとも接地接点の長さが大きくさ
れる。
バスと相互接続される回路モジュールの制御された挿
入および取外しの他の概念は、米国特許第4835737号か
ら知られている。この文献の教示によれば、バスに接続
されたコネクタモジュールが挿入されている間はバスの
動作が禁止され、モジュールが挿入された後バスが再活
動化される。関連するコネクタにモジュールを挿入する
際、モジュール上のスイッチが操作され、関連するコネ
クタを介して制御回路に禁止信号が与えられ、制御回路
がバスの動作を禁止する。関連するコネクタにモジュー
ルを完全に挿入すると、スイッチが第２の状態に操作さ
れ、制御回路への禁止信号が再活動化される。したがっ
て、制御回路は再び、バスが通常の動作を実行すること
を可能にする。しかし、休止割込み中に周辺装置または
入出力（I/O）装置を管理する適切な方法がないので、
挿入期間中にバスを休止させることには重大な欠点があ
る。
他の手法は、株式会社東芝に譲渡された米国特許第53
10998号「Method and System for Placing a Bus on Ho
ld During the Insertion/Extraction of an IC Card I
nto/From a Computer」で開示されている。この特許は
特に、コンピュータが動作している間にホストICカード
を挿入し取り外す必要のあるポータブル・コンピュータ
に関する。このようなコンピュータ・システムでは、IC
カード・ホルダからICカードを取り外す際、一般に、ド
アを開く必要がある。ドアが開いたことを検出すること
によって検出回路からバス・コントローラに検出信号が
出力される。検出信号を受け取ると、バス・コントロー
ラから中央演算処理装置（CPU）に保持要求信号が出力
される。保持要求信号に応答して、実行すべきコンピュ
ータ・プロセスが完了した後、CPUからバス・コントロ
ーラに保持肯定応答信号が出力される。保持肯定応答信
号を受け取ることによって、バッファをディスエーブル
するバッファ制御信号がバス・コントローラから出力さ
れ、それによってCPUからのアクセス信号が割り込ま
れ、バスが保持される。この手法の欠点として、システ
ムに悪影響を与えるこれらの信号のバス妨害を回避する
が、活状態挿入手順中に周辺装置をさらに管理できるよ
うにする手段がない。さらに、この手法は一般に、他の
活状態挿入システムに適用することができない。たとえ
ば、この手法は、システムに対して活状態挿入が行われ
ていることを示すためにドアの開閉を使用することを定
義している。この場合、活状態挿入が行われるバスから
CPUを分離するためにバッファを使用する必要がある。
システム・バスをシステム誤動作から保護するために
休止させる能力を与える他の機構は、「Method for Car
d Hot Plug Detection and Control」と題するIBMテク
ニカル・ディスクロージャ・ブルテン、第35巻、第５
号、1992年10月、391ページないし394ページで開示され
ている。提案されたこの方法は、カード・ホット挿入の
結果として起こるシステム・バス信号妨害を制御する働
きをする。各カード上の受信機回路は、カードが挿入さ
れたときにそれを検出し、システム・バスを休止させ
る。カードが完全に挿入され、電源がオンになり、シス
テム・バス動作に対する準備が完了すると、システム・
バスは動作することができる。カードが取り外されたこ
とがサービス・バスを介して検出されたときには、シス
テム・バスを再び休止させることができる。
IBMテクニカル・ディスクロージャ・ブルテン、第29
巻、第７号、1986年12月、2877ページから、端末動作を
妨害せずに、動作中の端末にデータ・カートリッジをホ
ット挿入することを可能にする回路が知られている。カ
ートリッジ・コネクタが論理的に接続されたアドレス・
バス、データ・バス、および制御バスからカートリッジ
・コネクタを分離するために、この回路には他の回路が
含まれる。バス・ノイズを回避するために、カートリッ
ジ・コネクタとバスの間にバッファ回路が挿入される。
このバッファは、直接マイクロプロセッサに供給される
割込み信号によってカートリッジの存在が示されないか
ぎり、高インピーダンス状態に維持される。
さらに、IBM Corporationに譲渡された「Precharge f
or Non−Disruptive Bus Live Insertion」と題する米
国特許第5432916号で、改良されたホット挿入可能回路
が開示されている。この文献は、デジタル・バスやアナ
ログ・バスなど、アクティブ・システム内の独立の非休
止信号網への電気回路のホット挿入について説明してい
る。提案されたこの発明の概念は、ホット挿入の前に電
気回路の寄生入力キャパシタンスを部分的に事前充電す
ることによって電気回路がホット挿入されるように事前
条件付けするために事前条件付け回路を追加することで
ある。寄生入力キャパシタンスの事前充電は、アクティ
ブ・システムに対する電気遷移効果を最小限に抑える働
きをする。この手法によれば、各挿入可能ユニットが事
前充電され、バス自体は事前条件付けされない。
アナログ・システムまたはデジタル・システムの信号
網に印刷回路板などの電気回路を活状態で挿入する際、
アクティブ・システムの信号電圧はハイでも、ローで
も、あるいはこの２つの状態の間の遷移でもよい。アク
ティブ・システムでは、発生する厳密な電圧レベルを知
ることは不可能である。したがって、アナログ・バスま
たはデジタル・バスへの回路板の接続は、システム信号
が上記で指摘した状態のどれであるときにも行うことが
できる。
バスが接続された基板、すなわち、挿入可能ユニット
を活線状態のコンピュータ・システムに挿入するか、あ
るいはこのコンピュータ・システムから取り外すときに
バス線上で妨害が生じるのを防止するより具体的な手法
は、富士通株式会社に譲渡された「Substrate Insertio
n and Extraction in Hot−Line State」と題する日本
特許公告JP5127777号で開示されている。基板は、第１
のコネクタおよび第２のコネクタを備える。基板は、第
１のコネクタを通してCPUのバスおよび電源に接続さ
れ、第２のコネクタは基板を電源に接続する働きをす
る。さらに、活線状態で基板を挿入するか、あるいは取
り外すときに操作されるスイッチと、スイッチが操作さ
れたときにCPUへの割込みを開始する割込み開始回路、
ならびに第１および第２の脱着検出回路とが設けられ
る。これらの回路のうちの第１の回路は、第１のコネク
タが接続されたときに第１のコネクタ脱着信号を生成
し、第２の回路は、第２のコネクタが接続されたときに
第２のコネクタ脱着信号を生成する。具体的には、前述
のコネクタ信号を用いてバス・ドライバを高インピーダ
ンスに保持するバス・ドライバ制御回路が設けられる。
さらに、CPUを活線状態で挿入するか、あるいは取り外
すことに対する許可を保持し、挿入／取外し許可信号を
生成する書込みレジスタが設けられる。CPUが活線状態
での挿入または取外しに対する許可を発行すると、バス
・アクセスが停止される。したがって、この特許公開の
主題も、バスを保持し停止し、活状態挿入の間、高イン
ピーダンス状態にしておくことに依存する。しかし、ス
プリアス妨害の影響を受けなくするための追加の手段は
ない。上記で引用した米国特許第5310998号のドアと同
様なスイッチが、CPUの動作に割り込むために使用され
ている。
バスがハイ・レベルに設定される他の手法は、日本電
気株式会社に譲渡された「Interface Package」と題す
る日本特許公告JP2094271号で開示されている。バスに
対する悪影響を防止するために、特に２種類の長さを有
するコネクタ・ピンを使用して、バス出力をオープン・
ハイ・レベルに設定することが提案されている。インタ
フェース・パッケージ（IP）の上部ピンおよび下部ピン
は長いピンに設定され、中間ピンは短いピンに設定され
る。長いピンのうちの特定のピンは、電源端子として割
り当てられ、IPが挿入されるときに最初に接触し、IPが
取り外されるときには最後に分離される。長いピンは、
電源遮断検出集積回路（IC）およびバッファIC用に構成
される。IPが挿入される際、端子がIPと接触して直後に
検出ICが操作され、バッファICの出力がオープン・ハイ
・レベルに設定される。したがって、この発明は、活状
態挿入進行中にバスをオープン・ハイ・レベルに高める
ことを可能にする。活状態挿入中のシーケンシングは、
米国特許第5310998号と同様に様々なスタッガード・ピ
ン長とドアとの関係を用いるか、あるいはJP5127777号
と同様にスイッチを用いて制御される。しかし、スタッ
ガード・ピン長シーケンシングは本発明では取り上げな
い。
発明の概要 本発明の目的は、基本コンピュータ・システムへの電
力供給を停止することも必要とせずに挿入可能ユニット
の交換または追加を可能にする方法およびシステムを提
供することである。
本発明の他の目的は、基本バス・システムの特性にほ
とんど依存せず、したがって、後で活状態挿入機能を追
加することを可能にし、活状態挿入機能をサポートする
ように設計されていないシステム・バスへの挿入可能ユ
ニットの活状態挿入を可能にする活状態挿入方法および
システムを提供することである。
他の目的は、挿入されたユニット上の未充電キャパシ
タンスによって生じるコンピュータ・システムのシステ
ム・バス妨害を回避する活状態挿入方法およびシステム
を提供することである。
本発明の一態様によれば、システム・バスを介して転
送される制御信号をアクティブ信号レベルに駆動する
か、あるいは「ダウン・レベル」アクティブ制御信号を
接地レベルに近いロー信号レベルに駆動することによっ
て、挿入可能ユニットの活状態挿入／取外しを行う間、
システム・バスの状態を制御する方法が提供される。こ
れによって、システム・バスは、信号妨害の影響を受け
ないようになり、それによって、システム・リセットや
データの完全性の低下などシステムに悪影響を及ぼさず
に、挿入可能ユニットの活状態挿入および活状態取外し
を行うことを可能にする。
本発明の他の態様によれば、通常のシステム機能が悪
影響を受けないように、擬似命令、すなわち、ノー・オ
ペレーション（NOOP）が生成される。「バス擬似命令」
の語は、制御信号の必要なサブセットがアクティブ・ダ
ウン・レベルに駆動された後に結果として得られるバス
の状態を定義する。
また、本発明は、前述の方法概念が実現される情報処
理システムと、挿入可能ユニットの活状態挿入／取外し
を可能にするためにコンピュータ・システムに接続する
ことのできる活状態挿入ツールとを提供する。
本発明による活状態挿入機能は、システムの電力供給
を停止する必要もなしに挿入可能ユニットの交換または
追加を可能にする。これにより、補修操作、変更操作、
またはハードウェア・アップグレード操作の間に連続動
作を可能にすることによって、システムの連続可用性特
性が向上する。カードの活状態挿入または活状態取外し
の間にシステム・バスを休止できる場合でも、バス信号
の完全性の低下およびシステムに対する可能な悪影響が
問題になることに留意されたい。これは、導入されるカ
ード上の信号に未充電キャパシタンスが、対応するシス
テム・バス信号に関するグラウンドへの瞬間的な短絡を
表わすからである。
さらに、本発明は、従来技術に勝る以下の他の利点を
有する。第１に、本発明は、破滅的な妨害なしに活状態
挿入を可能にし、同時に、IBMマイクロ・チャネルや、I
BM GHBAアダプタ・バス（GAB）、すなわち、汎用高帯
域アーキテクチャ（GHBA）向けに定義され、GHBAアダプ
タと相互接続するために使用され、高速パケット切換え
のたにIBMによって開発されたバス・アーキテクチャ
や、周辺構成要素相互接続（PCI）バス標準や、特定のV
ME/VME64（Versa Module Eurocard）システム・バス標
準や、本発明を適用することもできるISAバス仕様およ
びEISAバス仕様など、カードの活状態挿入および活状態
取外しをサポートするように明示的には設計されていな
いシステム・バスまたは標準バス・システム（アーキテ
クチャ）の信号完全性を維持する。したがって、本発明
は、上記で引用した独立のツールによって実現できる追
加として活状態挿入機能を実現することを可能にする際
に、基本システム・バスの特性にほとんど依存しない。
また、本発明は、それぞれの挿入可能ユニットのシステ
ム・バス・インタフェースへの論理変更なしに、それら
の挿入可能ユニットの活状態挿入を可能にする。さら
に、この解決策は、標準バスおよび広く利用されている
バスに適用することができ、その場合、大規模な再設計
は必要とされない。したがって、必要なハードウェアが
他のバス・マスタと同様に動作し、すなわち、構成変更
以外のソフトウェア変更が必要とされないので、提案さ
れた解決策は、基本システムで実行されるソフトウェア
には依存しない。従来技術に勝る本発明の他の利点は、
以下の詳細な説明に関して明白になろう。
図面の簡単な説明 第１図は、動的に挿入されたフィーチャ・カードによ
って生成される未充電キャパシタンス負荷を接続するこ
とによってバス信号の活状態挿入妨害が起こる、ハイ状
態で休止されたバス信号に対する影響を示す図である。
第２図は、本発明の好ましい実施形態による情報処理
システム構成要素を示すブロック図である。
第３図は、フィーチャ・カードをバス・システムに活
状態で挿入する好ましい手順を示すフローチャートであ
る。
第４図は、フィーチャ・カードの挿入／取外しプロセ
スを示すために機械的検出器要素を示す概略図である。
第５図は、第２図に示すシステム・バス・コントロー
ラ（SCB）および活状態挿入バス・コントローラ（LIB
C）のより詳細なブロック図である。
第６図ないし第９図は、機能カードの活状態挿入がそ
れぞれ、マイクロ・チャネル・インタフェース、GABイ
ンタフェース、PCIインタフェース、VMEバス・インタフ
ェース・アーキテクチャを介して行われる、本発明が適
用される様々な環境に関する例示的なバス・プロトコル
を示すタイミング・チャートである。
好ましい実施形態の詳細な説明 次に、本発明の実施形態について、添付の図面を参照
して説明する。
第１図に示す概略図の上部は、バス信号10が、信号接
地レベル12よりも高いハイ状態11で休止される典型的な
状況を示す。信号レベルを接地レベルに低下させる図の
信号妨害13は、休止されたシステム・バスに挿入可能ユ
ニットを挿入することによって起こる。カードの活状態
挿入および／または活状態取外しの間システム・バスを
「休止」させることができる場合でも、バス信号の完全
性の低下およびコンピュータ・システムに対する可能な
悪影響が問題になることに留意されたい。
図の下部に、２つの装置21、22がすでに回線23、24を
介してバスに接続されており、他の装置25がバスに接続
される予定であるシステム・バス20が示されている。す
べてのこれらの装置は、駆動信号線（DRV）および受信
信号線（RCV）と、これらの線に対する、グラウンドに
至る未充電キャパシタンス負荷（CLx、CLy、CLz）とを
備える。導入されるこの未充電キャパシタンス負荷（CL
x、CLy、CLz）は、対応するバス信号に関するグラウン
ドへの瞬間的な短絡を表わす。装置25がシステムのコネ
クタに挿入され、したがってシステム・バスに接続され
た場合、この挿入によって、ハイ・レベルで休止されて
いるシステム・バス信号に対する擬似スイッチングが生
じる。この信号妨害を図の上部に示す。
活状態挿入がロー・レベルまたはグラウンド・レベル
の信号に対しては擬似スイッチングを生じさせない。す
なわち、大部分の周知のシステム・バスのバス・クリテ
ィカル信号が「ダウン・レベル」アクティブであること
に留意されたい。これは、バス動作を制御するには、バ
ス・クリティカル信号がより負のレベル、すなわち、信
号グラウンドに近いレベルでなければならないことを意
味する。
第２図は、本発明の好ましい実施形態の基本構成要素
を示し、この場合、情報処理システムのシステム・バス
32とのインタフェース31を有する独立の活状態挿入バス
・コントローラ（LIBC）30および既存のシステム・バス
・コントローラ（SBC）33として前述の機能が実現され
る。この実現形態ではLIBC機能が独立のユニットとして
示されているが、この機能をSBC内に組み込むことを構
想することもできる。第２図に示す実施形態では、各ユ
ニットが電子回路を含む、フィーチャ・カード（FC）を
表わす挿入可能ユニット34−37が、システム・バスに接
続されており、あるいはそうすることができる。
いずれの場合も、SBC33とLIBC30との間のインタフェ
ース38で示したように、SBC33の動作とLIBC30の動作と
の間にあるレベルの調整が必要である。以下で詳しく論
じるように、この調整は、たとえば、フィーチャ・カー
ドを挿入するか、あるいは取り外す間のシステム・バス
・タイムアウトおよびウォッチドッグ動作の中断に関す
る調整である。この実施形態によれば、このインタフェ
ースは特に、たとえば、通常のシステム調停機構を介し
て、システム・バスにアクセスするために使用されると
共に、活状態挿入／取外しの持続時間中にシステム・バ
ス・タイムアウト／ウォッチドッグ動作を中断するか、
あるいはタイムアウトの結果として行われるエラー報告
動作および回復動作を抑圧するためにも使用される。
好ましい実施形態では、活状態挿入バス・コントロー
ラ（LIBC）30は、信号妨害の影響を受けるバス・クリテ
ィカル信号にのみ接続される。すなわち、このような信
号のサブセットと特にダウン・レベル・アクティブ制御
信号のサブセットが、どの擬似システム・バス動作を実
行すべきかを決定することになる。
第３図のフローチャート図は、フィーチャ・カードの
バス・システムへの活状態挿入（および取外し）のため
の好ましい手順ステップを示す。LIBC30は、フィーチャ
・カード（FC）の活状態挿入または活状態取外しが行わ
れている（論理ブロック40）ことを、FCに関連する活状
態挿入機構から通知された後、システム・バス・コント
ローラ（SBC）33を介してシステム・バスにアクセスす
る（論理ブロック41）。LIBCによってシステム・バス・
アクセスが行われ、LIBCがシステム・バスの制御を得た
後、LIBCは、制御信号（論理ブロック42）のシステム・
バス・セットのサブセットを、挿入／取外し信号妨害の
影響を受けず、この実施形態ではグラウンド・レベルで
ある状態に駆動する。これと並行して、LIBCは、現在SB
Cによって実行されているタイムアウト動作およびウォ
ッチドッグ動作（論理ブロック43）を中断する。挿入プ
ロセスが完了したことがLIBCに通知されると（論理ブロ
ック44）、SBCは再びシステム・バスにアクセスする
（論理ブロック45）。FCを取り外す場合にも同じ手順ス
テップが実行される。この手順ステップの他の態様は、
SBC−LIBCインタフェースを詳しく示す第５図に関して
明白になる。
したがって、LIBCがシステム・バスのマスタになる場
合の開始時間および終了時間を定義し制御する機構が必
要である。前述のように、LIBCは、FCまたはFCに関連す
る機構から、FCの活状態挿入の開始を示す信号を受け取
る必要がある。この点については、上記で引用した２つ
の従来技術文献、すなわち、JP2094271号およびUSP4835
737を参照されたい。これらの文献は共に、引用によっ
て完全に本明細書と合体される。既知の手法は、FCとシ
ステム・バスとの間の電気接続のためのターゲットFCコ
ネクタ内に長スタッガ長接触ピンおよび短スタッガ長接
触ピンを設ける。FCがこれから挿入されるか、あるいは
完全に挿入された時点は、長い接触ピンまたは同等な手
段によって示すことができる。これに対応して、FCが完
全に挿入されたか、あるいはこれから取り外される時点
は、短い接触ピンまたはその均等物によって示すことが
できる。
本発明の好ましい実施形態では、FCの内部バスとシス
テム・バスが相互接続される前にFC53の挿入を示すこと
を可能にする追加の接触ピン50、51が、システム・バス
との接続に使用されるピン52の他に設けられる。これを
第４図に関して例示する。挿入の開始は長いピン50によ
って検出され、それに対して、挿入プロセスの終了は短
いピン51によって示される。FCを取り外す場合は、２本
のピンのこの機能が逆転される。他の技法には、挿入操
作の前に活動化される機械的スイッチ、カード検知機
構、またはこれらの技法の組合せが含まれる。最小要件
は、カード・ピンとの接触を確立または解除する前に、
LIBCがシステム・バスの獲得を開始するのに十分な時間
と、カードが適切に配置されるか、あるいはシステムか
ら完全に取り外された後、上記の動作をいつ終了するか
の表示である。このタイミング要件が通常は、フィーチ
ャ・カードの活状態挿入に関連する機械的速度の関数で
あることに留意されたい。
第５図は、好ましい実施形態によるシステム・バス・
コントローラ（SBC）60および活状態挿入バス・コント
ローラ（LIBC）61のより詳細なブロック図である。この
図は、この実施形態でのSBC60、LIBC61、およびフィー
チャ・カード62用の制御論理の詳細を示す。これらの論
理構成要素は、システム・バス63、およびSBCとLIBCの
間の２方向インタフェース65を介して相互接続される。
LIBCにおいて、プルアップ・レジスタ「R1」および「R
2」はそれぞれ、信号「開始」66および「終了」67を、
システムに活状態挿入または活状態取外しが行われてい
るフィーチャ・カード62上の対応する長いピン（LP）69
の接続または短いピン（SP）70の接続を介して「システ
ム論理グラウンド」68に接続することによってロー
（Ｌ）にプルされるまで、ハイ（Ｈ）状態に保持する。
開始／終了機能の代替実施態様があることに留意された
い。論理回路に電力を供給するために使用できる長いピ
ン上に供給されるフィーチャ・カードが電圧を得ること
ができる場合、開始条件で立ち下り（あるいは立ち上が
り）、終了条件で立ち上がる（あるいは立ち下がる）信
号を生成することができる。
復号論理81は、以下のように開始状態および終了状態
を復号する。
フィーチャ・カードが挿入されているか、あるいは取
り外されていることを開始／終了復号状態を示すと、LI
BCバス・クリティカル信号制御論理74はSBCバス調停制
御論理72への「バス要求」71を活動化する。バス調停制
御論理72が、LIBC61がバス63の制御を得られることを示
す「バス許可」73で「バス要求」71に応答すると、バス
・クリティカル信号制御論理74は、（必要に応じて、特
定のバスの仕様に従って）バス・クリティカル信号の状
態を調べ、「LIBC割込み」信号または「LIBC要求」信号
75を活動化する。「LIBC割込み／要求」信号75は、LIBC
61がバス63の制御を有する間タイムアウト機能またはウ
ォッチドッグ機能を中断すべきであることをSBCシステ
ム割込みおよび要求制御論理76に示す。また、LIBC割込
み／要求信号75は、バス・クリティカル信号制御論理74
に接続されたいくつかのバス・ドライバ（Bus Drv）回
路77、78を接地レベルまたは信号ロー・レベルに駆動さ
せる。これらのバス・ドライバ回路77、78は、特定のシ
ステム・バスを実現する回路として指定された回路（た
とえば、TTL3状態回路、TTLオープン・コレクタ、PCIバ
ス・ドライバなど）と同じである。したがって、バス・
クリティカル信号は、フィーチャ・カード62がバス信号
に接続されるか、あるいはバス信号から切断される前に
は接地レベルまたは信号ロー・レベルである。フィーチ
ャ・カード・バス論理79は、カード挿入時には長いピン
（LP）69の後に接続されカード取外し時には短いピン
（SP）70の後に接続を解除される中間長（MP）ピン80を
介して、システム・バス63との接続を知らせる。
カード62のホット・スワップ挿入またはホット・スワ
ップ取外しが完了したことを開始／終了復号論理81が示
す（すなわち、「カード挿入／取外し進行中」ではなく
「フィーチャ・カードが存在する、しない」が示され
る）と、バス・クリティカル信号制御論理74は「割込み
要求」を非活動化し、それによってバス・クリティカル
信号がイナクティブ状態に戻ることを可能にし、また
「バス要求」を非活動化する。
SBC60は通常、システム・バスがハングされている
か、あるいは特定の装置が優位である状況を検出するた
めにウォッチドッグ機能を実現する。タイムアウトの場
合、一般的なウォッチドッグ実施態様は「システム・リ
セット」信号または「マシン検査リセット」信号を生成
する。FCをホット挿入する時間は機械的挿入時間および
機械的取外し時間によって決定され、かつこれは比較的
長い時間であるので、あるSBCはホット挿入シーケンス
中にウォッチドッグ・タイマをディスエーブルする必要
がある。
本発明の他の特定の特徴は、バス・クリティカル信
号、すなわち、ダウン・レベル・アクティブであり、し
たがって挿入可能ユニットの挿入によってバス・システ
ムに導入される未充電信号線キャパシタンス（グラウン
ドに短絡）の影響を受ける信号のみが、アクティブ・レ
ベルまたはダウン・レベルに駆動され、それによって、
システム・バスが、このようなユニットの活状態挿入に
よる妨害の影響を受けなくなることである。様々なバス
・アーキテクチャ用のバス・クリティカル信号も互いに
かなり異なることに留意されたい。いくつかのバス・ア
ーキテクチャ制御信号については、第６図ないし第９図
および以下の説明を参照されたい。
マイクロ・チャネル・バス環境 フィーチャ挿入またはフィーチャ取外しの間、システ
ム・バスの制御はLIBCに与えられる。FCがシステムに完
全に挿入されるか、システムから完全に取り外された
後、制御はSBCに返される。基本的に、LIBCは、活状態
挿入中にバスを制御しシステムの完全性を保証すること
を可能にする機能を備える特殊バス・マスタに類似して
いる。特に、この特殊バス・マスタ機能は、活状態挿入
向けには設計されていないバスに本発明を適用し、この
機能を追加することを可能にする。
第６図は、LIBC擬似動作中のマイクロ・チャネル用の
クリティカル制御信号に関する活状態挿入中のタイミン
グを示す。このアーキテクチャ環境でのクリティカル制
御信号を以下に示す。
−ADL （−アドレス復号ラッチ）この信号は、制御
側バス・マスタによって駆動され、バス・スレーブがマ
イクロ・チャネル・バス上のアドレス復号および状況ビ
ットをラッチする好都合な方法として生成される。
−REFRESH この信号は、システム論理によって駆動
され、メモリ・リフレッシュ動作が進行中であることを
示すために使用される。リフレッシュ動作を実行する必
要のないメモリ・スレーブはこの信号を受け取る必要が
ない。
−CMD （−コマンド）この信号は、制御側バス・マ
スタによって駆動され、データ・バス上のデータがいつ
有効であるかを定義するために使用される。この信号の
立下りはバス・サイクルの終了を示す。この信号は、デ
ータがどのくらいの間有効であるかをバス・スレーブに
示す。書込みサイクル中、データは、−CMDがアクティ
ブであるかぎり有効である。読取りサイクル中、データ
は、−CMDの立上りから立下りまで有効であり、−CMDが
イナクティブになるまでバス上に保持される。スレーブ
は、−CMDの立上りを用いてアドレスおよび状況情報を
ラッチすることができる。
−S0、−S1 （−状況０、−状況１）これらの状況信
号は、制御側バス・マスタによって駆動され、データ転
送サイクルの開始を示すと共に、データ転送の種類を定
義する。M/−I0（メモリ／−入出力）と共に使用される
と、メモリ読取りサイクルまたはメモリ書込みサイクル
が入出力読取りサイクルまたは入出力書込みサイクルと
区別される。これらの信号は、必要に応じて、−CMDの
立上りまたは−ADLの立上りを使用して、バス・スレー
ブによってラッチされる。
ARB/−GNT（調停／−許可）中央調停制御点のみがこ
の信号を駆動する。ARB/−GNTの負から正への遷移が調
停サイクルを開始する。ARB状態のとき、この信号は、
調停サイクルが進行中であることを示す。−GNT状態の
とき、この信号は、チャネルの所有権が許可されたとい
う肯定応答を中央調停制御点から調停参加者およびDMA
（直接メモリ・アクセス）コントローラに示す。この信
号は、転送の終了位置（EOT）の後に続く中央調停制御
点によってARB状態に駆動される。中央調停制御点が通
常はSBCで実現されることに留意されたい。
LIBCは、ターゲットFCが挿入されるという表示信号を
このFCから受け取ると、バス調停信号「ARB/−GNT」を
介してシステムの制御を得る。この時点で、LIBCは「AR
B/−GNT」信号の論理ゼロ・レベルの方への駆動を開始
する。「//」で指定した時間間隔は、FCのシステム・バ
スへの活状態挿入手順およびシステム・バスからの取外
し手順に関する機械的に決定された可変時間を示す。
「IBM Personal System/2 Hardware Interface Technic
al Reference−Architectures」（IBM P/N 84F8933）
の「Micro Channel Architecture」の節に記載されたIB
Mマイクロ・チャネル・バス・プロトコルによれば、
「−REFRESH」コマンド信号レベル、「−S0」コマンド
信号レベル、および「−S1」コマンド信号レベルは、１
サイクル遅延と共に論理ゼロ・レベルに駆動される。こ
のことは、「−ADL」信号および「−CMD」信号にも当て
はまる。すべてのクリティカル・バス・コマンド信号が
グラウンドに駆動されると、マイクロ・チャネルは活状
態挿入妨害に抵抗するようになる。特定の基本バス・シ
ステムに応じて、特定のシーケンスで、この信号サブセ
ットをアクティブに駆動し、かつ解放してイナクティブ
にする必要があることに留意されたい。
この妨害抵抗の時間は、第１の重要なコマンド信号が
開始点レベルに戻るまで持続する。この環境では、第１
の信号は、抵抗時間間隔を終了する「−ADL」コマンド
であり、前述の理由で、この時点で挿入／取外しプロセ
スが終了していなければならない。マイクロ・チャネル
・バスのアーキテクチャ定義では、LIBCがバスを解放す
る前に「−ADL」信号をハイ・レベルに駆動しておく必
要がある。その後、マイクロ・チャネルの「抵抗」期間
は、クリティカル信号「−ADL」が開始点レベルに戻る
まで持続する。他のクリティカル信号は、この期間の間
アクティブ・レベルまたはロー信号レベルである（第６
図）。マイクロ・チャネル・クリティカル・バス・コマ
ンド信号に関する詳細は、上記で識別した文献の「Micr
o Channel Architecture」の節を参照されたい。したが
って、この時点の後、LIBCは、挿入／取外しプロセスの
終了を示すFCからの表示信号を受け取る必要がある。
特殊な考慮を必要とするが、第６図には示されていな
い他のいくつかのマイクロ・チャネル・バス・プロトコ
ル・コマンドがある。
CHRESET（チャネル・リセット）は、正のアサート信
号であり、各FCスロットにポイント・ツー・ポイントで
配線し、かつフィーチャ・カードの活状態挿入の間はア
クティブにディアサート・ダウン・レベルに駆動する必
要がある。
14.3MHz OCSフリー・ラニング・クロック信号は、分
離し、各スロットにポイント・ツー・ポイントで配線し
なければならない。
−IRQn（割込み要求）信号がシステム・プロセッサか
ら分離しなければならず、これは、SBCの制御を介する
か、あるいは分離ゲーティング論理を用いて行うことが
できる。
−CHCK（チャネル検査）信号は、LIBC制御擬似命令の
間「don't care」であり、あるいは−IRQn信号と同様に
システム・プロセッサから分離しなければならない。
また、挿入プロセス中はリフレッシュ・サイクルが生
成されないので、システムには、リフレッシュ・サイク
ルに関する要件を有するFCがないものと仮定される。ま
た、活状態挿入されたFCへの電力供給は、挿入の間停止
されるので、このようなFCはリフレッシュ・サイクルを
必要としない。
GHBA GAB環境 GHBA GABアーキテクチャの場合、第７図に示すクリ
ティカル信号は−BR、−BG、−BUSY、−CMD、−SM、お
よび−RESPである。「＜＞」は、この信号がハイでも、
あるいはローでもよいが、これらの状態のうちの一方ま
たは他方でなければならず、ハイとローの間で交互に切
り換わることはないことを意味する。「＜XX＞」は、ア
ドレス信号が、指定されたある値を有さなければなら
ず、この値が、現在システムによって使用されていない
１組のアドレス、たとえば予約されたシステム・アドレ
スのうちの１つでなければならないことを意味する。
「−BR」信号および「−BG」信号のディアサートの分割
部は、このバス・アーキテクチャでは、この間これらの
信号がハイでも、あるいはローでもよいことを示す。
PCIバス環境 PCIバスの場合、第８図に示す信号のうちでクリティ
カル信号はFRAME＃だけであり、この場合、「＃」は負
のアサート信号を示す。「＜XXX＞」アドレス信号の時
間動作は、第７図の「＜XX＞」信号に従ってシフトされ
る。
VME/VME64バス環境 VME/VME64バスの場合、第９図に示すクリティカル信
号はBBSY＊およびAS＊であり、この場合、「＊」は負の
アサート信号を示す。
「−RESET」制御信号などハイ・レベル・アクティブ
である非時間クリティカル信号の状態か、またはシステ
ム「−ERROR」信号などアクティブ・ロー・レベルにア
サートされるのを妨げなければならない非時間クリティ
カル信号の状態を制御する機構も設けられる。
−RESET:システムは、各FCスロット位置に個別の−RE
SET信号を書き込むことによって、活状態挿入の間この
信号の状態を制御する。これが行われた後、占有された
スロット内でのフィーチャ・カードの動作に影響を与え
ずに、占有されていないスロットに対する個別の−RESE
Tをアサートすることができる。また、FCスロットが占
有されるまで−RESETをアサートしないことをシステム
が選択した場合、活状態挿入操作中に起こった−RESET
に対する妨害は、占有された動作可能なFCスロットへは
伝搬しない。
−ERROR:システムは、活状態挿入バス擬似操作が行わ
れている間エラー報告を禁止または妨害しなければなら
ないか、あるいはたとえば、エラー状況報告レジスタに
エラー・ビットをセットすべきである場合に、活状態挿
入バス擬似操作が完了したときにシステムによってこの
エラー・ビットをクリアしなければならないことを、SB
CへのLIBC割込み／要求信号を使用して示すことによっ
て、この信号の効果を制御する。
非時間クリティカル信号に対して、クロックなどのク
リティカル・タイミング信号は、活状態挿入が可能な各
装置のクロックに対する妨害が、バスと相互接続された
他の装置へ伝搬することがないように、このような装置
にポイント・ツー・ポイントで分配することができる。
このようなクロックの分配は、より高性能のバスに対す
るクロック・スキュー制御要件に関して必要である。高
性能クロック同期バス（すなわち、「PCI Local Bus Sp
ecification」、Revision2.1）が、クロック・スキュー
を制御するために各FCスロットに個別のクロックを供給
することは一般に行われている。通常、複数のクロック
出力を有するクロック・ドライバが、SBC論理によって
実現される。このことは、FCが活状態で挿入されている
スロットへのバス・クロックに対する活状態挿入妨害を
分離する働きもする（すなわち、占有されかつ動作可能
であるFCスロットはそれぞれ、活状態挿入操作が行われ
ているスロットに接続されていないバス・クロックを有
する）。
本発明の特定の実施態様は、LIBCに対する独立のユニ
ットであり、活状態挿入手順の前にシステム・バスに接
続することができ、かつ挿入手順が完了した後に再び切
断することのできるツールである。このLIBCツールは、
たとえば、アダプタ・カードや、プレーナ・カードや、
カスタマ・エンジニアが携帯するか、あるいは使用する
前のある時点でターゲット・システムに設置することの
できる「ブラック・ボックス」など他の診断ツールとし
て実現することができる。このツールは、アダプタ・カ
ードまたはプレーナをターゲット・システムに接続する
か、あるいはこのツールまたは「ブラック・ボックス」
をターゲット・システムと相互接続することにより、活
状態挿入機能が追加されるターゲット・システムと相互
接続される。システムが動作している間にこのツールを
ターゲット・システムに動的に接続するために従来技術
の方法を使用することができる（すなわち、事前充電、
スタッガード・ピンなど）。ツールをターゲット・シス
テムに接続した後、ツールを介して一次LIBC機能が追加
される。この機能が設置されたため、ツールによってシ
ステムに導入されたLIBCを介して活状態挿入機能が実現
される。LIBCツールが設置されたため、ターゲット・シ
ステム内のカードまたはフィーチャの活状態挿入または
活状態取外しを行うことができる。これを使用してカー
ドを取り外すか、あるいは再挿入し、ハードウェア障害
または他のシステム問題の原因を突き止めることができ
る。これを使用して、装置の動的な追加または取外しを
可能にし、したがって、システム内のハードウェア資源
の動的再構成を可能にすることができる。このツールは
後で、他のターゲット・システムの問題を解決するため
にカスタマ・エンジニアによって取り外すことができ
る。このLIBCツールは、カスタマ・エンジニアが上記の
操作を行うためにカスタマ・システムに活状態挿入機能
を導入するためのポータブル手段でよいが、このツール
の潜在的な用途は前述の実施形態に限らない。
本発明の特定の実施形態を添付の図面に図示し、前述
の詳細な説明で説明したが、本発明が、本明細書で説明
する特定の実施形態に限らず、本発明の範囲から逸脱せ
ずに多数の再構成形態、修正形態、および置換形態が可
能であることが理解されよう。以下の請求の範囲はすべ
てのこのような修正形態を包含するものである。
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 999999999 ハッバード、ジャームズ、エー、 アメリカ合衆国ノース・カロライナ州ラ レー、プリンセス・アン・ドライブ 1508 (73)特許権者 999999999 オーマン、プライス、ダブリュ アメリカ合衆国ノース・カロライナ州ラ レー、ベックスヒル・ドライブ 10817 (73)特許権者 999999999 ピタ、フランク、ジェイ アメリカ合衆国ノース・カロライナ州カ リー、モンテベッロ・ドライブ 314 (72)発明者 バス、ブライアン、エム. アメリカ合衆国ノース・カロライナ州ア ペックス、オールド・スターブリッジ・ ドライブ 4021 (72)発明者 ハッバード、ジャームズ、エー、 アメリカ合衆国ノース・カロライナ州ラ レー、プリンセス・アン・ドライブ 1508 (72)発明者 オーマン、プライス、ダブリュ アメリカ合衆国ノース・カロライナ州ラ レー、ベックスヒル・ドライブ 10817 (72)発明者 ピタ、フランク、ジェイ アメリカ合衆国ノース・カロライナ州カ リー、モンテベッロ・ドライブ 314 (56)参考文献 特開 平10−97357（ＪＰ，Ａ) 特開 平５−324498（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】バス自体に接続された装置同士の間で情報
    を転送するシステム・バスと、バスの動作を制御するた
    めに前記システム・バスに接続されたシステム・バス・
    コントローラと、前記システム・バスに活状態で接続す
    ることのできる少なくとも１つの挿入可能ユニットと、
    前記挿入可能ユニットの前記システム・バスへの接続を
    検出する回路と、前記システム・バスを介して転送され
    る少なくとも１つのダウン・レベル・アクティブ制御信
    号とを有する情報処理システムにおいて、前記挿入可能
    ユニットが前記システム・バスへ活状態で接続される
    間、前記システム・バスの状態を制御するシステムであ
    って、 前記挿入可能ユニットの前記システム・バスへの接続の
    開始時間および終了時間を検出する手段と、 前記システム・バスの前記ダウン・レベル・アクティブ
    制御信号を少なくとも前記開始時間と前記終了時間の間
    の時間間隔中にロー・レベルに駆動する手段と、 前記開始時間および終了時間を検出する手段より、前記
    挿入可能ユニットの前記システム・バスへの接続が完了
    したか進行中であるかを判断する復号論理と、 前記システム・バス・コントローラ内のシステム・バス
    ・コントローラ調停論理へのバス要求信号を活動化し、
    前記挿入可能ユニットの前記システム・バスへの接続の
    完了が前記復号論理によって示された場合に前記バス要
    求信号を非活動化するバス・クリティカル信号制御論理
    と、 システム・バスを接地レベルまたは信号ロー・レベルに
    駆動するために前記バス・クリティカル信号制御論理に
    接続された１つまたは複数のバス・ドライバ回路と、 を備えることを特徴とするシステム。
  2. 【請求項２】バス自体に接続された装置同士の間で情報
    を転送するシステム・バスと、バスの動作を制御するた
    めに前記システム・バスに接続されたシステム・バス・
    コントローラと、前記システム・バスに活状態で接続す
    ることのできる少なくとも１つの挿入可能ユニットと、
    前記挿入可能ユニットの前記システム・バスへの接続を
    検出する手段と、前記システム・バスを介して転送され
    る少なくとも１つの制御信号とを有する情報処理システ
    ムにおいて、前記挿入可能ユニットが前記システム・バ
    スへ活状態で接続される間、前記システム・バスの状態
    を制御するシステムであって、 前記挿入可能ユニットの前記システム・バスへの接続の
    開始時間および終了時間を検出する手段と、 前記システム・バスの前記制御信号を少なくとも前記開
    始時間と前記終了時間の間の時間間隔中にアクティブ・
    ロー・レベルに駆動する手段と、 前記開始時間および終了時間を検出する手段より、前記
    挿入可能ユニットの前記システム・バスへの接続が完了
    したか進行中であるかを判断する復号論理と、 前記システム・バス・コントローラ内のシステム・バス
    ・コントローラ調停論理へのバス要求信号を活動化し、
    前記挿入可能ユニットの前記システム・バスへの接続の
    完了が前記復号論理によって示された場合に前記バス要
    求信号を非活動化するバス・クリティカル信号制御論理
    と、 システム・バスを接地レベルまたは信号ロー・レベルに
    駆動するために前記バス・クリティカル信号制御論理に
    接続された１つまたは複数のバス・ドライバ回路と、 を備えることを特徴とするシステム。
  3. 【請求項３】前記システム・バスの状態を制御するシス
    テムが前記システム・バス・コントローラの構成要素で
    あることを特徴とする請求項１または２に記載のシステ
    ム。
  4. 【請求項４】バス自体に接続された装置同士の間で情報
    を転送するシステム・バスと、前記バスの動作を制御す
    るために前記システム・バスに接続されたシステム・バ
    ス・コントローラと、前記システム・バスから活状態で
    切断することのできる少なくとも１つの挿入可能ユニッ
    トと、前記挿入可能ユニットの前記システム・バスから
    の切断を検出する回路と、前記システム・バスを介して
    転送される少なくとも１つのダウン・レベル・アクティ
    ブ制御信号とを有する情報処理システムにおいて、前記
    挿入可能ユニットが活状態で切断される間、前記システ
    ム・バスの状態を制御するシステムであって、 前記挿入可能ユニットの前記システム・バスからの切断
    の開始時間および終了時間を検出する手段と、 前記システム・バスの前記ダウン・レベル・アクティブ
    制御信号を少なくとも前記開始時間と前記終了時間の間
    の時間間隔中にロー・レベルに駆動する手段と、 前記開始時間および終了時間を検出する手段より、前記
    挿入可能ユニットの前記システム・バスからの切断が完
    了したか進行中であるかを判断する復号論理と、 前記システム・バス・コントローラ内のシステム・バス
    ・コントローラ調停論理へのバス要求信号を活動化し、
    前記挿入可能ユニットの前記システム・バスからの切断
    の完了が前記復号論理によって示された場合に前記バス
    要求信号を非活動化するバス・クリティカル信号制御論
    理と、 システム・バスを接地レベルまたは信号ロー・レベルに
    駆動するために前記バス・クリティカル信号制御論理に
    接続された１つまたは複数のバス・ドライバ回路と、 を備えることを特徴とするシステム。
  5. 【請求項５】バス自体に接続された装置同士の間で情報
    を転送するシステム・バスと、前記バスの動作を制御す
    るために前記システム・バスに接続されたシステム・バ
    ス・コントローラと、前記システム・バスから活状態で
    切断することのできる少なくとも１つの挿入可能ユニッ
    トと、前記挿入可能ユニットの前記システム・バスから
    の切断を検出する回路と、前記システム・バスを介して
    転送される少なくとも１つの制御信号とを有する情報処
    理システムにおいて、前記挿入可能ユニットが活状態で
    切断される間、前記システム・バスの状態を制御するシ
    ステムであって、 前記挿入可能ユニットの前記システム・バスからの切断
    の開始時間および終了時間を検出する手段と、 前記システム・バスの前記制御信号を少なくとも前記開
    始時間と前記終了時間の間の時間間隔中にアクティブ・
    ロー・レベルに駆動する手段と、 前記開始時間および終了時間を検出する手段より、前記
    挿入可能ユニットの前記システム・バスからの切断が完
    了したか進行中であるかを判断する復号論理と、 前記システム・バス・コントローラ内のシステム・バス
    ・コントローラ調停論理へのバス要求信号を活動化し、
    前記挿入可能ユニットの前記システム・バスからの切断
    の完了が前記復号論理によって示された場合に前記バス
    要求信号を非活動化するバス・クリティカル信号制御論
    理と、 システム・バスを接地レベルまたは信号ロー・レベルに
    駆動するために前記バス・クリティカル信号制御論理に
    接続された１つまたは複数のバス・ドライバ回路と、 を備えることを特徴とするシステム。
  6. 【請求項６】前記システム・バスの状態を制御するシス
    テムが前記システム・バス・コントローラの構成要素で
    あることを特徴とする請求項４または５に記載のシステ
    ム。
JP54271398A 1997-04-07 1997-04-08 フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム Expired - Fee Related JP3327559B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/826,789 US5964855A (en) 1997-04-07 1997-04-07 Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US08/826,789 1997-04-07
PCT/US1997/005726 WO1998045786A1 (en) 1997-04-07 1997-04-08 Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system

Publications (2)

Publication Number Publication Date
JP2000512417A JP2000512417A (ja) 2000-09-19
JP3327559B2 true JP3327559B2 (ja) 2002-09-24

Family

ID=25247538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54271398A Expired - Fee Related JP3327559B2 (ja) 1997-04-07 1997-04-08 フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム

Country Status (11)

Country Link
US (2) US5964855A (ja)
EP (1) EP0974085B1 (ja)
JP (1) JP3327559B2 (ja)
KR (1) KR100332191B1 (ja)
CN (1) CN1138212C (ja)
DE (1) DE69729889T2 (ja)
HU (1) HU223425B1 (ja)
MY (1) MY121358A (ja)
PL (1) PL336071A1 (ja)
TW (1) TW367446B (ja)
WO (1) WO1998045786A1 (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US5892928A (en) 1997-05-13 1999-04-06 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver
US6243838B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US6269417B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Method for determining and displaying the physical slot number of an expansion bus device
US6282673B1 (en) 1997-05-13 2001-08-28 Micron Technology, Inc. Method of recording information system events
US6272648B1 (en) 1997-05-13 2001-08-07 Micron Electronics, Inc. System for communicating a software-generated pulse waveform between two servers in a network
US6192434B1 (en) 1997-05-13 2001-02-20 Micron Electronics, Inc System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6418492B1 (en) 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US6324608B1 (en) 1997-05-13 2001-11-27 Micron Electronics Method for hot swapping of network components
US6253334B1 (en) 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6202160B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6249828B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver
US6202111B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a statically loaded adapter driver
US6247080B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc. Method for the hot add of devices
US6292905B1 (en) 1997-05-13 2001-09-18 Micron Technology, Inc. Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure
US6134668A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6173346B1 (en) 1997-05-13 2001-01-09 Micron Electronics, Inc. Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals
US5987554A (en) 1997-05-13 1999-11-16 Micron Electronics, Inc. Method of controlling the transfer of information across an interface between two buses
US6249885B1 (en) 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6170067B1 (en) 1997-05-13 2001-01-02 Micron Technology, Inc. System for automatically reporting a system failure in a server
US6249834B1 (en) 1997-05-13 2001-06-19 Micron Technology, Inc. System for expanding PCI bus loading capacity
US6170028B1 (en) 1997-05-13 2001-01-02 Micron Electronics, Inc. Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6304929B1 (en) 1997-05-13 2001-10-16 Micron Electronics, Inc. Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6363497B1 (en) 1997-05-13 2002-03-26 Micron Technology, Inc. System for clustering software applications
US6243773B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Configuration management system for hot adding and hot replacing devices
US6189109B1 (en) 1997-05-13 2001-02-13 Micron Electronics, Inc. Method of remote access and control of environmental conditions
US6195717B1 (en) 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
US6330690B1 (en) 1997-05-13 2001-12-11 Micron Electronics, Inc. Method of resetting a server
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6247079B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc Apparatus for computer implemented hot-swap and hot-add
US6179486B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver
US6145098A (en) 1997-05-13 2000-11-07 Micron Electronics, Inc. System for displaying system status
US6499073B1 (en) 1997-05-13 2002-12-24 Micron Electronics, Inc. System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals
US6199173B1 (en) 1997-10-01 2001-03-06 Micron Electronics, Inc. Method for mapping environmental resources to memory for program access
US6263387B1 (en) 1997-10-01 2001-07-17 Micron Electronics, Inc. System for automatically configuring a server after hot add of a device
US6154835A (en) 1997-10-01 2000-11-28 Micron Electronics, Inc. Method for automatically configuring and formatting a computer system and installing software
US6175490B1 (en) 1997-10-01 2001-01-16 Micron Electronics, Inc. Fault tolerant computer system
US6212585B1 (en) 1997-10-01 2001-04-03 Micron Electronics, Inc. Method of automatically configuring a server after hot add of a device
US6421746B1 (en) 1998-03-26 2002-07-16 Micron Electronics, Inc. Method of data and interrupt posting for computer devices
US6158015A (en) * 1998-03-30 2000-12-05 Micron Electronics, Inc. Apparatus for swapping, adding or removing a processor in an operating computer system
US6108732A (en) * 1998-03-30 2000-08-22 Micron Electronics, Inc. Method for swapping, adding or removing a processor in an operating computer system
US6170026B1 (en) * 1998-06-16 2001-01-02 Modubility Llc Mobile computing systems which automatically reconfigure to operate any devices attached to a docking module upon connection to the docking station
US6128682A (en) * 1998-06-25 2000-10-03 Compaq Computer Corporation Method and apparatus for bus isolation
US6205503B1 (en) * 1998-07-17 2001-03-20 Mallikarjunan Mahalingam Method for the hot swap and add of input/output platforms and devices
US6223234B1 (en) 1998-07-17 2001-04-24 Micron Electronics, Inc. Apparatus for the hot swap and add of input/output platforms and devices
US6289456B1 (en) * 1998-08-19 2001-09-11 Compaq Information Technologies, Inc. Hood intrusion and loss of AC power detection with automatic time stamp
US6170029B1 (en) * 1998-09-30 2001-01-02 International Business Machines Corporation Voltage overshoot control in hot plug system
US6415346B1 (en) * 1999-03-18 2002-07-02 International Business Machines Corporation Pre-charging logic cards for hot insertion
US6535944B1 (en) * 1999-03-30 2003-03-18 International Business Machines Corporation Hot plug control of MP based computer system
US6449676B1 (en) 1999-03-30 2002-09-10 International Business Machines Corporation Hot-pluggable voltage regulator module
JP2001265714A (ja) * 2000-01-13 2001-09-28 Sony Computer Entertainment Inc インターフェイス装置及びそれを備えた情報処理システム
US6789149B1 (en) * 2000-01-25 2004-09-07 Dell Products L.P. Scheme to detect correct plug-in function modules in computers
FR2807534B1 (fr) * 2000-04-05 2002-07-12 Inup Ferme d'ordinateurs avec systeme d'insertion/extraction a chaud de cartes processeurs
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6735715B1 (en) 2000-04-13 2004-05-11 Stratus Technologies Bermuda Ltd. System and method for operating a SCSI bus with redundant SCSI adaptors
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6528904B1 (en) * 2000-09-29 2003-03-04 Intel Corporation Power management strategy to support hot swapping of system blades during run time
DE10052621B4 (de) * 2000-10-24 2016-04-21 Abb Ag Verfahren zur Außerbetriebsetzung einer steckbaren elektrischen Einheit
DE10052623B4 (de) * 2000-10-24 2016-03-17 Abb Ag Busanschaltung für eine steckbare elektrische Einheit
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US6715101B2 (en) * 2001-03-15 2004-03-30 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having an on-line controller removal system and method
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US6996750B2 (en) * 2001-05-31 2006-02-07 Stratus Technologies Bermuda Ltd. Methods and apparatus for computer bus error termination
JP2002358484A (ja) * 2001-05-31 2002-12-13 Pioneer Electronic Corp 情報再生装置
KR20030035316A (ko) * 2001-10-31 2003-05-09 엘지전자 주식회사 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조
US6801973B2 (en) * 2002-04-24 2004-10-05 Accton Technology Corporation Hot swap circuit module
US7315961B2 (en) * 2002-06-27 2008-01-01 Intel Corporation Black box recorder using machine check architecture in system management mode
US7237102B2 (en) * 2002-10-30 2007-06-26 Intel Corporation Methods and apparatus for configuring hardware resources in a pre-boot environment without requiring a system reset
US7085857B2 (en) * 2002-11-13 2006-08-01 Hewlett-Packard Development Company, L.P. Identifier module integrity
JP2004295724A (ja) * 2003-03-28 2004-10-21 Renesas Technology Corp 半導体処理装置
US7093048B2 (en) * 2003-04-10 2006-08-15 Dell Products L.P. System and method for reducing inrush current in a blade server
US6990545B2 (en) * 2003-04-28 2006-01-24 International Business Machines Corporation Non-disruptive, dynamic hot-plug and hot-remove of server nodes in an SMP
US8484671B1 (en) 2003-10-07 2013-07-09 The Directv Group, Inc. Receiver interface with multiple access cards
US7272749B2 (en) * 2004-05-10 2007-09-18 Telefonaktiebolaget Lm Ericsson (Publ) Server's function board maintenance
US7443844B2 (en) * 2004-09-23 2008-10-28 Emerson Network Power - Embedded Computing, Inc. Switched fabric mezzanine storage module
US7440450B2 (en) * 2004-09-23 2008-10-21 Emerson Network Power-Embedded Computing, Inc. Payload module having a switched fabric enabled mezzanine card
US7555665B2 (en) * 2004-12-29 2009-06-30 Hewlett-Packard Development Company, L.P. Method and apparatus of disabling converters in a power module
US7966039B2 (en) * 2007-02-02 2011-06-21 Microsoft Corporation Bidirectional dynamic offloading of tasks between a host and a mobile device
TW200841531A (en) * 2007-04-02 2008-10-16 Asustek Comp Inc Slot device
US8001313B2 (en) * 2008-11-20 2011-08-16 International Business Machines Corporation Insertion and removal of computing cards in server I/O slots
CN103327656B (zh) * 2013-06-26 2016-11-16 惠州Tcl移动通信有限公司 通信模块和便携式终端
US20160275036A1 (en) * 2015-03-19 2016-09-22 Western Digital Technologies, Inc. Single board computer interface
US9875211B2 (en) * 2015-06-04 2018-01-23 Synaptics Incorporated Signal conditioner for high-speed data communications
TWI722521B (zh) * 2019-08-02 2021-03-21 新唐科技股份有限公司 控制裝置及調整方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106928A (en) * 1980-12-23 1982-07-03 Fujitsu Ltd Bus controllng circuit
JPS57109228A (en) * 1980-12-26 1982-07-07 Omron Tateisi Electronics Co Optical fiber type photoelectric switch
JPH0294271A (ja) * 1988-09-28 1990-04-05 Nec Corp インタフェースパッケージ
US5210855A (en) * 1989-06-09 1993-05-11 International Business Machines Corporation System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices
JPH0366420U (ja) * 1989-10-31 1991-06-27
US5317697A (en) * 1991-07-31 1994-05-31 Synernetics Inc. Method and apparatus for live insertion and removal of electronic sub-assemblies
JP2630520B2 (ja) * 1991-11-06 1997-07-16 富士通株式会社 基板活線挿抜方式
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
EP0558770A1 (en) * 1992-02-29 1993-09-08 International Business Machines Corporation A hot pluggable electrical circuit
JP2864911B2 (ja) * 1992-11-27 1999-03-08 三菱電機株式会社 活線挿抜方式
US5511171A (en) * 1993-02-26 1996-04-23 3Com Corporation Apparatus for live bus insertion of add-on devices
US5473499A (en) * 1993-06-30 1995-12-05 Harris Corporation Hot pluggable motherboard bus connection method
JPH0720972A (ja) * 1993-06-30 1995-01-24 Oki Electric Ind Co Ltd 活線挿抜装置
JPH07253834A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd モジュール挿抜制御装置
US5555510A (en) * 1994-08-02 1996-09-10 Intel Corporation Automatic computer card insertion and removal algorithm
US5564024A (en) * 1994-08-02 1996-10-08 Pemberton; Adam C. Apparatus for connecting and disconnecting peripheral devices to a powered bus
US5636347A (en) * 1994-09-27 1997-06-03 Intel Corporation Computer card insertion detection circuit
US5581712A (en) * 1994-11-17 1996-12-03 Intel Corporation Method and apparatus for managing live insertion of CPU and I/O boards into a computer system
US5574865A (en) * 1994-12-01 1996-11-12 Unisys Corporation System for data transfer protection during module connection/disconnection onto live bus
JP3135811B2 (ja) * 1995-02-13 2001-02-19 三菱電機株式会社 主副電子装置のインタフェイス装置
US5644731A (en) * 1995-07-07 1997-07-01 Sun Microsystems, Inc. Method and apparatus for hot plugging/unplugging a sub-system to an electrically powered system
JPH09152921A (ja) * 1995-11-30 1997-06-10 Fujitsu Ltd 活性挿入ユニット
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system

Also Published As

Publication number Publication date
CN1251670A (zh) 2000-04-26
DE69729889T2 (de) 2005-01-20
EP0974085A4 (en) 2000-12-20
HUP0002656A1 (hu) 2000-12-28
TW367446B (en) 1999-08-21
EP0974085A1 (en) 2000-01-26
HU223425B1 (hu) 2004-06-28
HUP0002656A3 (en) 2002-09-30
KR100332191B1 (ko) 2002-04-12
PL336071A1 (en) 2000-06-05
WO1998045786A1 (en) 1998-10-15
US5964855A (en) 1999-10-12
DE69729889D1 (de) 2004-08-19
JP2000512417A (ja) 2000-09-19
EP0974085B1 (en) 2004-07-14
KR20010005776A (ko) 2001-01-15
CN1138212C (zh) 2004-02-11
US6041375A (en) 2000-03-21
MY121358A (en) 2006-01-28

Similar Documents

Publication Publication Date Title
JP3327559B2 (ja) フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム
US6272584B1 (en) System board with consolidated EEPROM module
US6163824A (en) Hot plug port adapter with separate PCI local bus and auxiliary bus
US6996750B2 (en) Methods and apparatus for computer bus error termination
US7039734B2 (en) System and method of mastering a serial bus
US6038624A (en) Real-time hardware master/slave re-initialization
US6658507B1 (en) System and method for hot insertion of computer-related add-on cards
TW457454B (en) A method and system for providing hot plug of adapter cards in an expanded slot environment
KR100742718B1 (ko) 컴퓨터 시스템의 제1 및 제2버스사이에 연결된 투명브리지, 이를 포함하는 시스템 및 컴퓨터 시스템의 제1 및 제2 버스의 브리징 방법
US6292859B1 (en) Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller
US6519669B1 (en) Apparatus and method of connecting a computer and a peripheral device
EP0795157B1 (en) Bridge between two buses
EP1041491A2 (en) Method and apparatus for adding and removing components without powering down the computer system
US6134625A (en) Method and apparatus for providing arbitration between multiple data streams
US5454081A (en) Expansion bus type determination apparatus
JPH09179812A (ja) 情報処理システム及びその制御方法
EP0658852A2 (en) Computer system with derived local bus
US5867645A (en) Extended-bus functionality in conjunction with non-extended-bus functionality in the same bus system
US6237057B1 (en) Method and system for PCI slot expansion via electrical isolation
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
US7124235B2 (en) USB apparatus with switchable host/hub functions and control method thereof
US5809260A (en) Burst mode data transmission retry of previously aborted block transfer of data
US20040133727A1 (en) Flow-through register
US6202117B1 (en) Host adapter integrated circuit having autoaccess pause
KR950009576B1 (ko) 버스 인터페이스 장치

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees