JP3135811B2 - 主副電子装置のインタフェイス装置 - Google Patents

主副電子装置のインタフェイス装置

Info

Publication number
JP3135811B2
JP3135811B2 JP07024073A JP2407395A JP3135811B2 JP 3135811 B2 JP3135811 B2 JP 3135811B2 JP 07024073 A JP07024073 A JP 07024073A JP 2407395 A JP2407395 A JP 2407395A JP 3135811 B2 JP3135811 B2 JP 3135811B2
Authority
JP
Japan
Prior art keywords
electronic device
sub
main
interface device
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07024073A
Other languages
English (en)
Other versions
JPH08221155A (ja
Inventor
章 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP07024073A priority Critical patent/JP3135811B2/ja
Priority to US08/598,105 priority patent/US5754797A/en
Priority to DE69613603T priority patent/DE69613603T2/de
Priority to EP96101998A priority patent/EP0726527B1/en
Publication of JPH08221155A publication Critical patent/JPH08221155A/ja
Priority to US09/028,537 priority patent/US6192435B1/en
Application granted granted Critical
Publication of JP3135811B2 publication Critical patent/JP3135811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Electronic Switches (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、主電子装置から給電
を受けて動作する副電子装置を前記主電子装置に着脱す
るためのインタフェイス装置、特に、主電子装置の通電
中に副電子装置の着脱を可能とするインタフェイス装置
に関する。
【０００２】
【従来の技術】各種電子装置の中には、コンピュータ本
体とオプションカードの関係のように、一方が他方に対
して着脱可能とされる装置が数多く存在する。この例で
いえば、コンピュータ本体を主電子装置、コンピュータ
本体から給電を受けて動作するオプションカードを副電
子装置と呼ぶことができる。
【０００３】副電子装置は、例えばＩＣカードのように
一般ユーザーによって着脱可能なものだけでなく、高信
頼性コンピュータシステムにおける冗長系の回路基板
等、主に保守作業者によって着脱が行われるものもあ
る。前者の場合、一般ユーザーは電子装置に関する知識
が不十分なこともあり、本来必ずしも推奨されない操作
ではあっても、主電子装置の通電中に副電子装置の着脱
を行うケースが見受けられる（以降、通電中の着脱を
「活線着脱」または「活線挿抜」と呼ぶ）。一方、後者
の場合はシステムの停止を回避するために活線着脱を行
わざるを得ない場合が多い。従っていずれの場合であっ
ても、活線着脱に際して、主電子装置の誤動作および主
副電子装置の破壊を回避するための配慮が必要となる。
【０００４】ここで、こうした配慮に関する従来の技術
を説明する。
【０００５】図８は、特開平６−１６１６０６号公報に
示された従来の活線挿抜方式を示す構成図である。以
降、この方式を「従来方式」ということにする。
【０００６】図８において、２は主電子装置に当たるバ
ックボード、３は副電子装置に当たる基板である。バッ
クボード２は電源電圧Ｖで動作している。
【０００７】基板３に内蔵される１０は給電経路の開閉
を行う電界効果トランジスタ、Ｒ３は電界効果トランジ
スタ１０がオフの間定常的に電流を流し、電界効果トラ
ンジスタ１０のオン・オフに伴う給電電流の急激な変化
を防止する緩衝抵抗、抵抗Ｒ１、Ｒ２およびコンデンサ
Ｃ１によって構成される回路は基板３の装着に際して給
電開始タイミングを遅らせる遅延回路である。装着の際
には、後述のように遅延回路の時定数で定まる遅延時間
の経過後、電界効果トランジスタ１０のベース電圧がＲ
１とＲ２による分圧に落ちつき、定常的な給電が行われ
る。
【０００８】一方、１８は遅延回路による遅延の発生を
禁止する遅延停止回路で、ホトカプラＰＣ１と抵抗Ｒ４
から構成される。ＰＣ１のＬＥＤに電流が流れたときＰ
Ｃ１のトランジスタがオンするためＣ１の両端が等電位
となり、遅延回路による遅延作用が禁止される。この
際、Ｒ４がＬＥＤに流れる電流を制限する。
【０００９】基板３は通常動作のとき、電界効果トラン
ジスタ１０を介して給電されるため、ここでは電界効果
トランジスタ１０の入力電圧をＶｉと記述する。ただ
し、これは便宜的な記述に過ぎず、現実にはＶｉは前述
のＶにほぼ等しい値をとる。一方、電界効果トランジス
タ１０の出力電圧は図示しない所定の負荷回路に与えら
れ、基板３は副電子装置としての所定の機能を果たす。
【００１０】さらに基板３には、バックボード２との嵌
合をとるコネクタが設けられ、このコネクタは嵌合長の
長い端子（以下「長端子」という）と短い端子（以下
「短端子」という）を持つ。長端子は電源端子と接地端
子を含み、短端子はバックボード２側でシグナルグラン
ド（以降「ＳＧ」という）に接地され、一方、基板３側
では遅延停止回路１８に接続されている。従ってこの構
成によれば、バックボード２と基板３の間で長端子のみ
が嵌合しているとき、電界効果トランジスタ１０のソー
ス（電圧Ｖｉ）がＲ１、Ｒ２、Ｒ４を介して接地され、
またＲ３を介して負荷回路に接続されるため、短端子が
嵌合していないにも拘らず、電流が流れることになる。
【００１１】以上の構成による着脱時の給電の様子を説
明する。
【００１２】［１］装着時 活線装着の際、まず長端子が嵌合し、基板３のＳＧがバ
ックボード２のＳＧに接続され、ＶｉがＶとなる。この
結果、Ｒ１とＲ２に電流が流れ始めるが、この段階では
まだ電界効果トランジスタ１０はオンしない。なぜな
ら、遅延停止回路１８内のＰＣ１のＬＥＤにＲ４を介し
て電流が流れるため、ＰＣ１のトランジスタがオンとな
り、コンデンサＣ１の両端が等電位となって電界効果ト
ランジスタ１０のソース・ゲート電圧Ｖｇｓがほぼ０ボ
ルトとなるためである。
【００１３】次に短端子が接続されると、ＰＣ１のＬＥ
Ｄの入力にはバックボード２のＳＧが接続されるため、
ＬＥＤに電流は流れなくなり、ＰＣ１のトランジスタが
オフする。この結果、Ｃ１の両端がオープン状態に変わ
り、ＶｉによるＣ１の充電が開始される。このとき遅延
回路の時定数は、
【数１】 Ｒ１・Ｒ２・Ｃ１／（Ｒ１＋Ｒ２） （式１） となる。この間、電界効果トランジスタ１０のＶｇｓは
次第に上昇し、前記時定数のオーダーの遅延時間が経過
すると、電界効果トランジスタ１０がオンする。こうし
て、短端子が接続してから一定時間経過後に定常的な給
電が開始される。この際、電界効果トランジスタ１０は
一般に、Ｖｇｓの上昇に伴って流れる電流値も上昇して
いく傾向があるため、電界効果トランジスタ１０の出力
電圧は前記時定数が大きい程、緩やかな傾斜を辿って上
昇する。
【００１４】このように従来方式によれば、活線状態で
基板３を装着するとき、給電電流を滑らかに増加させて
いくことが可能となるものの、実際にはＲ３の存在のた
めに給電電流の増加が一様には行われない。すなわち、
Ｒ３は長端子のみが嵌合した瞬間から基板３に対する電
流供給を開始するためである。ここでこのＲ３の存在意
義は、次項で述べるごとく、装着時よりもむしろ脱去時
にあるものと考えることかできる。
【００１５】［２］脱去時 活線状態でバックボード２から基板３を脱去するときの
給電の様子を説明する。
【００１６】脱去が開始されると、まず短端子がバック
ボード２から離れる。このときＰＣ１のＬＥＤがバック
ボード２のＳＧから離れ、ＰＣ１のトランジスタがオフ
し、Ｃ１の両端が短絡状態になる。この結果、Ｃ１の両
端はほぼ等電位となり、電界効果トランジスタ１０のＶ
ｇｓが瞬間的に低下し、当該トランジスタはほぼ瞬時に
オフとなる。こうして基板３への給電経路のうち、電界
効果トランジスタ１０による電流は瞬間的に遮断され、
以降Ｒ３を介する給電のみが開始されるが、これも長端
子の離脱とともに終わる。
【００１７】このように脱去時においては、給電が２つ
の段階を経て最終状態へ落ちつく点で装着時と同様であ
るが、電界効果トランジスタ１０のオン・オフに起因す
る給電電流の変化が装着時よりも相当大きい。逆にいえ
ば、上記構成を採用する限り、電界効果トランジスタ１
０のオフに伴って急激な給電の遮断が発生するため、Ｒ
３はこれを緩和するように働くと考えることができる。
【００１８】
【発明が解決しようとする課題】以上のように従来方式
によれば、基板３の活線着脱が可能となる。しかしこの
方式は、本来以下の主要な課題を解決するためになされ
たものであり、その結果、主に装着時の給電を問題にし
ている。
【００１９】すなわち、装着時に電界効果トランジスタ
１０がオンになったとき、基板３へ流れる過渡電流が大
きいため、バックボード２の電源電圧Ｖの変動を引き起
こし、バックボード２または既に装着されている他の基
板が誤動作するというものである。この現象について
は、次の二面から考察する必要がある。
【００２０】１．過渡電流の最大値 過渡電流の最大値がバックボード２側の電源回路の供給
能力を越えれば、電源電圧Ｖが降下する。上記従来方式
で解決されるのは、主にこの問題と考えられる。過渡電
流は基板３のバイパスコンデンサ等に対する突入電流、
基板３に搭載された回路素子、例えばＣＭＯＳ集積素子
の動作開始に伴う過大電流、またはそれら素子に発生す
る貫通電流などが原因である。問題が発生するのは、こ
の過渡電流が、基板３が通常動作をしている場合に定常
的に消費される電流（これを以降「通常動作電流」と呼
ぶ）を、いわばオーバーシュート現象によって超過する
場合である。なぜならバックボード２側の電源回路は、
少なくとも通常動作電流までは供給する能力を持ってい
るためである。従ってこの問題については、電界効果ト
ランジスタ１０のオン・オフの制御によって対処するこ
とが考えられる。
【００２１】２．過渡電流の変化率 上記１．が最大値を問題とするのに対し、この２．では
微分値を問題とする。すなわち、過渡電流の最大値が許
容範囲におさまっている場合であっても、電流に急峻な
変化が起きると、バックボード２側の電源系統のインダ
クタンス成分によって、局所的かつ瞬間的な電源電圧の
降下が発生する。従来方式によれば、特に脱去時におい
て電界効果トランジスタ１０が瞬間的にオフするため、
緩衝抵抗Ｒ３の存在にも拘らず過渡電流の変化率は大き
い。また装着時でも、Ｒ３による緩衝効果に期待して遅
延回路等の回路定数に配慮がなされない場合、電界効果
トランジスタ１０がオンするときに過渡電流の変化率が
不連続となる。従ってバックボード２側の電圧変動を議
論する場合、１．だけではなく、２．をも考慮しなけれ
ばならない。なお、従来方式で脱去時をさして問題とし
ない理由は、当該方式が上記１．の解決を主眼とするた
めである。
【００２２】以上を総合すると本発明の目的は以下のよ
うに約言することができる。
【００２３】［目的］ １．主電子装置から副電子装置への給電の開始および停
止に当たっては、給電電流を滑らかに増減させることに
より、上記１．のみならず、２．の解決も図ること。こ
のために必要な回路または機構部材は、主電子装置、副
電子装置の一方のみに持たせることができない場合もあ
るため、両装置のインタフェイス装置という形で開示す
ること。
【００２４】２．副次的な目的として、緩衝抵抗Ｒ３を
廃止すること。Ｒ３が一定の緩衝効果を発揮するために
は抵抗値がある程度小さい必要があり、許容電力の大き
な抵抗、すなわち一般に外形の大きなものを採用する必
要がある。副電子装置が小型化を目指す場合、この抵抗
の実装面積および発熱は不利である。また、Ｒ３の抵抗
値は電界効果トランジスタ１０のオン・オフに伴って流
れる電流との関連で、副電子装置ごとに最適値を決める
必要があり、設計上一定の負担が生じている。
【００２５】
【発明を解決するための手段】上記目的を達成するため
に本発明のインタフェイス装置は、前記主電子装置に対
して前記副電子装置が所定の完全装着状態にあるか否か
を監視する監視手段と、前記主電子装置から前記副電子
装置に対して供給される電流を制御する電流制御手段と
を含み、前記電流制御手段は、前記副電子装置を前記主
電子装置に装着する際、前記完全装着状態に到達する前
においては給電を禁止し、到達した後においては前記電
流を滑らかに増加させていくことによって所定時間後定
常的な給電を行う一方、前記副電子装置を前記主電子装
置から脱去する際、前記完全装着状態から離脱する前に
おいては定常的な給電を行い、離脱した後においては前
記電流を滑らかに減少させていくことによって所定時間
後給電を停止するものである。
【００２６】本発明はさらに、前記主電子装置に前記副
電子装置を装着するためのコネクタを有し、前記コネク
タは長端子および短端子を有し、前記完全装着状態を前
記主電子装置と前記副電子装置の間で短端子が嵌合して
いる状態と定義し、前記監視手段は短端子の嵌合状態を
監視するものである。
【００２７】また本発明は、前記嵌合長の長い端子は少
なくとも、前記主電子装置から前記副電子装置に給電を
行うための電源端子および接地端子を含むものである。
【００２８】本発明はさらに、前記主電子装置に前記副
電子装置が装着された状態にて両装置を緊締する可動部
材を有し、前記可動部材は両装置を緊締する第一位置と
両装置の緊締を解除する第二位置を有し、前記完全装着
状態を前記可動部材が前記第一位置にあるときの装着状
態と定義し、前記監視手段は前記可動部材の位置を監視
するものである。
【００２９】このとき本発明はさらに、前記可動部材が
前記第一位置にあるときに限りこの可動部材によって押
下され、または押下が解除されるスイッチを有し、前記
監視手段は前記スイッチの押下状態を監視するものであ
る。
【００３０】また本発明は、前記監視手段は前記副電子
装置が前記完全装着状態にあるか否かによって異なる値
の電流が流れる状態通知信号線を含み、前記電流制御手
段は前記状態通知信号線に流れる電流値に応じて変化す
る電圧が入力される信号遅延回路を含み、前記信号遅延
回路における遅延によって前記所定時間が生成されるも
のである。
【００３１】このとき、前記信号遅延回路は抵抗および
容量を含む積分回路であり、この回路の時定数を基準と
して前記所定時間が生成されるものである。
【００３２】さらに前記時定数は、前記主電子装置から
前記副電子装置が脱去されるとき、脱去開始から完了ま
での所要時間以下に設定されるものである。
【００３３】また本発明は、前記監視手段は前記副電子
装置が前記完全装着状態にあるか否かによって異なる値
の電流が流れる状態通知信号線を含み、前記電流制御手
段は、前記状態通知信号線に流れる電流値に応じて変化
する電圧が入力される信号積分回路と、前記主電子装置
から前記副電子装置に対して供給される電流の経路を開
閉するスイッチ素子とを含み、前記信号積分回路の出力
信号は前記主電子装置と前記副電子装置の装着状態が前
記完全装着状態であるか否かに拘らず、前記スイッチ素
子の開閉制御端子へ接続されるものである。
【００３４】このとき、前記電流制御手段はさらに、前
記状態通知信号線に流れる電流値に応じて変化する電圧
が入力される第二信号積分回路を含み、前記第二信号積
分回路の出力信号は、前記主電子装置と前記副電子装置
の装着状態が前記完全装着状態であるときに限って、前
記スイッチ素子の開閉制御端子へ接続されるものであ
る。
【００３５】さらに、前記第二信号積分回路の出力信号
は、前記主電子装置と前記副電子装置の装着状態が前記
完全装着状態であるときに限ってこれら両装置の間で閉
ループとなる信号線を介して前記スイッチ素子の開閉制
御端子へ接続されるものである。
【００３６】また、前記第二信号積分回路の出力信号
は、前記主電子装置と前記副電子装置の装着状態が前記
完全装着状態であるときに限って導通となる第二スイッ
チ素子を介して前記スイッチ素子の開閉制御端子へ接続
されるものである。
【００３７】一方、本発明における前記スイッチ素子は
電界効果トランジスタであり、前記信号積分回路の出力
信号がこの電界効果トランジスタのゲートに接続される
ものである。
【００３８】また、前記状態通知信号線は前記副電子装
置が前記完全装着状態にあるときに限って前記主電子装
置と前記副電子装置との間で閉ループを形成し、このと
きに限って該信号線に直流電流が流れるものである。
【００３９】
【作用】上記構成による本発明によれば、まず監視手段
によって、主電子装置と副電子装置が所定の完全装着状
態にあるか否かが監視される。一方、これと並行して電
流制御手段は主電子装置から副電子装置に対して供給さ
れる電流を制御する。この電流制御手段は監視手段の監
視結果を参照することにより、副電子装置が主電子装置
に装着される際、完全装着状態に到達する前においては
給電を禁止し、到達した後においては前記電流を滑らか
に増加させていくことによって所定時間後定常的な給電
を行う。一方、副電子装置が主電子装置から脱去される
際には、完全装着状態から離脱する前においては定常的
な給電を行い、離脱した後においては前記電流を滑らか
に減少させていくことによって所定時間後給電を停止す
るものである。
【００４０】また、本発明が主電子装置に副電子装置を
装着するためのコネクタを有し、このコネクタが長端子
および短端子を有する場合には、完全装着状態は主電子
装置と副電子装置の間で短端子が嵌合している状態と定
義される。このとき、前記監視手段は短端子の嵌合状態
を監視することにより、完全装着状態であるか否かが判
断される。
【００４１】前記長端子が給電を行うための電源端子お
よび接地端子を含む場合にあっては、装着に先立ち、両
装置のＳＧが接続される。また主電子装置から副電子装
置へ電源電圧も与えられるため、完全装着状態の到来に
対する準備が行われる。
【００４２】本発明がさらに、主電子装置に副電子装置
が装着された状態で両装置を緊締する可動部材を有し、
その可動部材が両装置を緊締する第一位置と両装置の緊
締を解除する第二位置を有する場合にあっては、前記完
全装着状態は可動部材が第一位置にあるときの装着状態
と定義される。従ってこの場合、前記監視手段は可動部
材の位置を監視することにより、完全装着状態であるか
否かの判断がなされる。
【００４３】また本発明が、前記可動部材が前記第一位
置にあるときに限りこの可動部材によって押下され、ま
たは押下が解除されるスイッチを有する場合には、前記
監視手段は前記スイッチの押下状態を監視することによ
り、完全装着状態であるか否かの判断がなされる。
【００４４】前記監視手段が、前記副電子装置が前記完
全装着状態にあるか否かによって異なる値の電流が流れ
る状態通知信号線を含み、前記電流制御手段がその状態
通知信号線に流れる電流値に応じて変化する電圧が入力
される信号遅延回路を含む場合には、この信号遅延回路
における遅延によって前記所定時間が生成される。
【００４５】またこのとき、前記信号遅延回路が抵抗お
よび容量を含む積分回路であるならば、この回路の時定
数を基準として前記所定時間が生成される。
【００４６】さらにこの時定数については、主電子装置
から副電子装置が脱去されるとき、脱去開始から完了ま
での所要時間以下に設定することができる。この場合、
脱去の完了までに給電が停止されることになる。
【００４７】前記監視手段が、前述の状態通知信号線を
含み、前記電流制御手段が前述の信号積分回路と、給電
経路を開閉するスイッチ素子を含み、信号積分回路の出
力信号がそのスイッチ素子の開閉制御端子へ接続されて
いる場合、完全装着状態であるか否かによって信号積分
回路の入力電圧が異なるため、当然その出力信号も異な
る。従って、完全装着状態にあるときとそうでないとき
で、スイッチ素子の開閉制御を別様に行うことができ
る。この際、信号積分回路によって積分された信号は変
化がなだらかになっているため、スイッチ素子の開閉を
徐々に行うことが可能となる。
【００４８】前記電流制御手段がさらに第二信号積分回
路を含み、第二信号積分回路の出力信号が完全装着状態
のときに限って前記スイッチ素子の開閉制御端子へ接続
される場合にあっては、装着時に完全装着状態が到来し
た後、前記信号積分回路およびこの第二積分回路の双方
がスイッチ素子の開閉制御に関与する。一方、脱去時に
完全装着状態から離脱した後は、前記信号積分回路のみ
がスイッチ素子の開閉制御に関与する。従って、装着時
と脱去時でスイッチ素子の開閉の様子を別様に設定する
ことができる。
【００４９】また前記第二信号積分回路の出力信号が、
完全装着状態であるときに限ってこれら両装置の間で閉
ループとなる信号線を介して前記スイッチ素子の開閉制
御端子へ接続される場合では、完全装着状態のときにの
み前記閉ループに電流が流れるため、この電流によっ
て、例えば必要な電圧を生成することができる。従っ
て、この電圧等により、前記スイッチ素子の開閉が制御
される。
【００５０】前記第二信号積分回路の出力信号が、完全
装着状態においてのみ導通となる第二スイッチ素子を介
して前記スイッチ素子の開閉制御端子へ接続される場合
にあっては、装着時に完全装着状態に到達した後、前記
信号積分回路およびこの第二積分回路の双方がスイッチ
素子の開閉制御に関与する。一方、脱去時に完全装着状
態から離脱した後は、前記信号積分回路のみがスイッチ
素子の開閉制御に関与する。この結果、装着時と脱去時
でスイッチ素子の開閉の様子を別様に設定することがで
きる。
【００５１】また前記スイッチ素子が電界効果トランジ
スタであり、前記信号積分回路の出力信号がこの電界効
果トランジスタのゲートに接続される場合は、この電界
効果トランジスタのオン・オフによって給電が制御され
る。この際、信号積分回路によって積分された信号は変
化がなだらかになっているため、オン・オフが徐々に行
われる。
【００５２】前記状態通知信号線が完全装着状態にある
ときに限って主電子装置と副電子装置との間で閉ループ
を形成する場合、完全装着状態において該信号線に直流
電流が流れる。この電流によって、例えば必要な電圧を
生成することができ、前記スイッチ素子の開閉が制御さ
れる。
【００５３】
【実施例】以下、本発明のインタフェイス装置の好適な
実施例について、適宜図面を参照しながら説明する。
【００５４】実施例１．図１は実施例１に係るインタフ
ェイス装置の構成を示すブロック図である。図１中、図
８と同一の構成については同一の符号を与え、説明を省
略する。
【００５５】本発明は主電子装置と副電子装置を活線状
態において着脱するためのインタフェイス装置である。
そこで、まず図８のバックボード２を一般化し、これを
主電子装置２０と表現する。同様に、基板３を副電子装
置３０と表現する。
【００５６】図１において特徴的なことは、図８に存在
した緩衝抵抗Ｒ３、遅延停止回路１８が存在しないこと
である。一方、ＲＣ積分回路である遅延回路のＲ２につ
いては、従来方式と異なり、ＳＧではなく短端子へ接続
されている。その結果、長端子である電源端子が嵌合し
ている場合であっても、短端子が嵌合しない限り、電界
効果トランジスタ１０のソース（電圧Ｖｉ）が遅延回路
を経てＳＧへ通じる経路がオープン状態に置かれる。
【００５７】このように、本実施例では短端子の嵌合状
態が重要となるため、短端子が嵌合している状態を主電
子装置２０と副電子装置３０の完全装着状態と定義す
る。完全装着状態であるか否かは、 電源端子→Ｒ１→Ｒ２→短端子（ＳＧ） という信号線（以降「状態通知信号線」と呼ぶ）に流れ
る電流を監視することによって判定することができる。
より具体的には、完全装着状態の場合に限って状態通知
信号線が主電子装置２０と副電子装置３０の間で閉ルー
プを形成し、直流電流が流れる。完全装着状態から外れ
たとき、かかる電流は流れない。
【００５８】本実施例の場合、状態通知信号線に流れる
電流値に応じて異なる電圧が遅延回路の各素子に印加さ
れ、この回路における遅延によって、後述のように所定
時間後に定常的な給電または給電の停止が実現される。
なお、遅延された信号はＲ１とＲ２の間に現れるため、
これを遅延回路の出力信号と名付ける。この出力信号は
電界効果トランジスタ１０のゲートに接続されるため、
前記の所定時間の遅延は、電界効果トランジスタ１０の
オン・オフを滑らかに行うために必要な時間と換言する
ことができ、給電電流の急激な変化の回避が可能とな
る。
【００５９】以上の構成による活線着脱時の給電の様子
を、従来方式と異なる動作を中心に説明する。
【００６０】［１］装着時 まず長端子が嵌合し、主電子装置２０と副電子装置３０
のＳＧが接続され、ＶｉがＶになる。このとき、状態通
知信号線はまだオープンであるため電流は流れず、Ｃ１
の両端が等電位となり、電界効果トランジスタ１０はオ
フのままとなる。この構成を採用したことにより、従来
方式で必要となった遅延停止回路１８が不要となる。
【００６１】次に短端子が接続され、完全装着状態にな
ると、ＶｉによるＣ１の充電が開始される。このとき遅
延回路の時定数は従来方式同様、式１で与えられる。こ
の間、電界効果トランジスタ１０のＶｇｓは次第に上昇
し、トランジスタを流れる電流値は徐々に上昇する。通
常、電界効果トランジスタにおいては、Ｖｇｓが小さい
程、流れる電流の増加率も小さいため、給電電流が流れ
始めるときの電流変化率はほぼ０となる。この結果、給
電電流が０から通常動作電流に至る間、すべての時刻に
おける滑らかな増加が可能となる。
【００６２】なお、Ｒ１とＲ２の値の決定は、電界効果
トランジスタ１０が必要十分な通常動作電流を供給でき
るよう、次式を満足する範囲に設定する。
【００６３】
【数２】Ｒ１・Ｖｉ／（Ｒ１＋Ｒ２）≧Ｖｇｓ０ ここでＶｇｓ０は電界効果トランジスタ１０が前記の必
要十分な通常動作電流を供給できるゲート・ソース電圧
であり、本発明の趣旨から理解されるように、必ずしも
電界効果トランジスタ１０が完全にオンするほど高い電
圧である必要はない。むしろ過渡電流の最大値を制限す
る意味では、Ｖｇｓは多少低めに設定する方法が考えら
れる。
【００６４】［２］脱去時 脱去が開始されると短端子が離脱し、完全装着状態から
外れる。このとき、状態通知信号線がオープンとなるた
め、Ｃ１に充電されていた電荷がＲ１を通して放電され
る。この際、Ｃ１とＲ１による回路の時定数はＣ１・Ｒ
１である。放電の間、Ｖｇｓは次第に低下するため、電
界効果トランジスタ１０に流れる電流も減少していく。
Ｖｇｓは最終的に０ボルトとなるため、給電電流は通常
動作電流から０に至る間、滑らかに減少する。この結
果、従来方式で必要となった緩衝抵抗Ｒ３も不要とな
る。
【００６５】なお、給電電流は最終的には０となるが、
こうして０まで減少していく間、副電子装置３０の脱去
が完了してしまうことは好ましくない。なぜなら、脱去
の完了、すなわち長端子の離脱に伴って給電電流が瞬間
的に０となり、主電子装置２０の電源電圧に変動をもた
らす可能性があるためである。
【００６６】このため本実施例では、１つの設計オプシ
ョンとして、前記時定数Ｃ１・Ｒ１を脱去開始から完了
までの所要時間以下に設定する方法が考えられる。かか
る所要時間はコネクタ端子の嵌合長などによって異なる
が、通常は数ミリ秒〜数十ミリ秒のオーダーと思われ
る。従って、例えばＣ１・Ｒ１の値を１０ミリ秒に設定
することにより、良好な活線脱去を行うことができる。
【００６７】以上が実施例１のインタフェイス装置の概
要である。この装置によれば、電界効果トランジスタ１
０によって給電電流を滑らかに増減させることができる
ため、過渡電流の最大値および変化率を一定の範囲に抑
制することができる。またこの効果により、従来方式で
必要であった緩衝抵抗が不要となる。
【００６８】なお、本実施例では給電経路の開閉に電界
効果トランジスタを使用したが、これはその他の素子、
例えば通常のバイポーラトランジスタであってもよい。
ただし、トランジスタによる電圧降下が問題となる場合
は、電界効果トランジスタのほうが有利なことが多い。
また本実施例では遅延回路としてＲＣ積分回路を採用し
たが、これは一定の遅延作用および積分作用を持つ回路
であれば、インダクタンス素子等、別の回路素子を含ん
でもよい。
【００６９】実施例２．つづいて本発明の実施例２を説
明する。図２は実施例２に係るインタフェイス装置の構
成を示すブロック図である。図２中、図１と同一の構成
については同一の符号を与え、説明を省略する。
【００７０】実施例２のインタフェイス装置の特徴は、
主電子装置２０に副電子装置３０が装着されたとき、両
装置の固定を堅固にする（緊締する）ための可動部材
（図示せず）を含み、この部材を有効に利用して実施例
１と同等の効果を達成する点にある。実施例２ではこの
可動部材として可倒式の緊締レバーを採用する。この緊
締レバーは、両装置が離脱しないように両装置を緊締す
る第一位置と、緊締を解除する第二位置を有するものと
し、それら両位置は人手操作によって選択可能である。
【００７１】実施例２では完全装着状態として、この緊
締レバーが第一位置にある状態と定義する。現実には、
両装置が装着されない状態においてもこの緊締レバーを
第一位置に倒すことが可能と考えられるが、その場合で
も、実際に装着を行う際、緊締レバーは一旦第二位置へ
倒れると考えられるため、本実施例の動作に支障は生じ
ない。
【００７２】さらに本実施例では、図２に示すごとく、
緊締レバーの位置に応じて押下状態が変化する連動スイ
ッチＳＷ１を必要とする。ここでは仮に、緊締レバーが
第一位置にあるときに限って押下されるようＳＷ１を配
置する。すなわち、ＳＷ１が押下されている状態が完全
装着状態、そうでない場合は完全装着状態ではないと判
断できるため、ＳＷ１の状態を監視すれば所望のインタ
フェイス装置を構成することができる。実施例２におい
ては、 電源端子→Ｒ１→Ｒ２→ＳＷ１（ＳＧ） という経路が状態通知信号線となる。ＳＷ１の開閉の監
視は実施例１における短端子の嵌合状態の監視と同じ意
味を持つため、実施例２ではコネクタ端子の嵌合長がす
べて同じでよい。
【００７３】以上の構成による活線着脱時の給電の様子
を、実施例１との差異を中心に説明する。
【００７４】［１］装着時 装着の前提として、前述のように緊締レバーが第二位置
にあるため、ＳＷ１がオフしている。ここで装着操作に
より、すべての端子がほぼ同時に嵌合する。この状態で
はまだ状態通知信号線はオープンである。
【００７５】つづいて両装置を緊締するために、緊締レ
バーが第一位置に倒される。この結果ＳＷ１がオンとな
り、ＶｉによるＣ１の充電が開始される。以降の給電の
様子は実施例１と同じである。
【００７６】［２］脱去時 脱去は、緊締レバーを第一位置から第二位置へ倒すこと
によって開始される。このとき、まだ全端子が嵌合して
いるにも拘らず、完全装着状態から外れ、状態通知信号
線がオープンとなる。以降、Ｃ１の放電を経て実施例１
同様、所定時間後に給電が停止する。
【００７７】なお実施例１同様、脱去時の時定数Ｃ１・
Ｒ１を脱去開始から完了までの所要時間以下にする場
合、実施例１に比べてＣ１・Ｒ１の値を大きく設定する
ことができる。これは通常、緊締レバーの操作から両装
置の引き離しまでの時間がある程度必要なためである。
この時間は操作の様子によって異なるが、通常は１秒程
度はあると思われるため、例えばＣ１・Ｒ１の値を１０
０ミリ秒に設定することができる。いうまでもなく、Ｃ
１・Ｒ１の値が大きい程、給電電流の変化率を小さくと
ることができ、設計上好ましい。
【００７８】以上が実施例２のインタフェイス装置の概
要である。
【００７９】なお、実施例２では可倒式の緊締レバーに
よって両装置を緊締したが、これは他の可動部材、例え
ば押し込み式の着脱ボタン、ネジなどであってもよい。
また、本実施例では、緊締レバーを緊締とその解除のた
めに使用したが、レバー操作に応じて副電子装置３０が
自動的に押し出されるタイプの着脱レバーを採用するこ
とも可能である。同様に連動スイッチもプッシュタイ
プ、スライドタイプ、光学タイプ等、いろいろなタイプ
のものを採用することができる。本実施例では、押下さ
れた状態でオンするスイッチと仮定したが、これは逆で
あってもよい。かかるスイッチを採用するときは、緊締
レバーが第一位置にあるときに限ってスイッチの押下が
解除される構成とすればよい。
【００８０】実施例３．つぎに本発明の実施例３を説明
する。図３は実施例３に係るインタフェイス装置の構成
を示すブロック図である。図３中、図１と同一の構成に
ついては同一の符号を与え、説明を省略する。
【００８１】実施例３のインタフェイス装置の特徴は、
遅延回路の他に第二の遅延回路を持ち、装着時にはこれ
ら両回路が、脱去時には前者のみがそれぞ遅延を生成す
る点にある。これは、一般に過渡電流が大きい装着時の
遅延は大きくとり、一方、前述のように脱去時の遅延は
ある範囲に抑えたい場合に、非常に有効な構成である。
【００８２】このために実施例３のインタフェイス装置
は、まずコネクタが実施例１同様、長端子と短端子から
構成されており、短端子は少なくとも３本設けられてい
る。ここでは短端子を区別するために、ａ、ｂ、ｃと名
付ける。短端子ａは実施例１同様の用途に使用され、短
端子ｂ、ｃは主電子装置２０側で配線接続されている。
短端子ｂ、ｃは完全装着状態において主電子装置２０と
副電子装置３０の間で閉ループを形成する信号線によっ
て使用される。ここではこの信号線を第二状態通知信号
線と呼ぶ。
【００８３】一方、上記の第二遅延回路はコンデンサＣ
２、抵抗Ｒ５、および遅延回路と共用される抵抗Ｒ２に
よって構成される。Ｃ２とＲ５は並列に配置され、これ
らは長端子である電源端子と短端子ｂとの間に接続され
ている。なお、短端子ｃはＲ２の一端に接続されてい
る。
【００８４】これらの構成から、まず状態通知信号線は
実施例１同様、 電源端子→Ｒ１→Ｒ２→短端子ａ（ＳＧ） と定義され、第二状態通知信号線は、 電源端子→Ｒ５→短端子ｂ→短端子ｃ→Ｒ２→短端子ａ
（ＳＧ） と定義される。従って両状態通知信号線とも、短端子が
嵌合した状態である完全装着状態においてのみ、閉ルー
プを形成する。なお、完全装着状態において第二遅延回
路によって遅延された信号はＲ５とＲ２の間に現れるた
め、これを第二遅延回路の出力信号と名付ける。この出
力信号は遅延回路の出力信号と違って、完全装着状態に
おいてのみ電界効果トランジスタ１０のゲート信号に接
続されることになる。
【００８５】以上の構成による活線着脱時の給電の様子
を、実施例１との差異を中心に説明する。
【００８６】［１］装着時 まず長端子が嵌合するが、この段階では給電は開始され
ない。次に３本の短端子が嵌合したとき、状態通知信号
線および第二状態通知信号線ともに閉ループとなり、Ｃ
１とＣ２に対する充電が開始される。この場合、両遅延
回路の影響を考慮した時定数は、
【数３】 R1 ・R2・R3・(C1 ＋C2) ／(R1 ・R2＋R2・R3＋R3・R1) （式２） となる。これらの抵抗値は、
【数４】Vi ・（R1・R2＋R2・R3）／(R1 ・R2＋R2・R3
＋R3・R1) ≧Ｖｇｓ０ となる範囲で決定すればよい。Ｖｇｓ０の定義は実施例
１と同じである。
【００８７】［２］脱去時 脱去が開始されると、まず３本の短端子が離脱する。こ
のとき、Ｃ２とＲ５は副電子装置３０の系から完全に離
脱するため、これらは以降の給電に関与しない。従っ
て、以降実施例１の脱去時と同じ動作に還元され、給電
が停止するまでの時間オーダーは時定数Ｃ１・Ｒ１によ
って与えられる。
【００８８】以上が実施例３の概要である。実施例３に
おいて、装着時の時定数を大きくとるためには、式２を
参照して、例えばＣ２を大きな値とすればよい。Ｃ２は
脱去時の時定数に関与しないため、例えばＣ１・Ｒ１の
値を１０ミリ秒に設定することにより、脱去時に比較的
速やかな給電停止を実現することができる。
【００８９】なお、実施例３についても、実施例１に対
する実施例２のように、短端子による完全装着状態の監
視を可動部材の位置の監視に置き換えることができる。
この場合の構成ブロック図は図４の通りである。図４に
おける注意は、ＳＷ１が状態通知信号線および第二状態
通知信号線のループを同時に開閉する点にある。その他
の点については、実施例３の上記説明および実施例２の
説明から容易に理解することができる。
【００９０】実施例４．つぎに本発明の実施例４を説明
する。図５は実施例４に係るインタフェイス装置の構成
を示すブロック図である。図５中、図３と同一の構成に
ついては同一の符号を与え、説明を省略する。
【００９１】実施例４のインタフェイス装置は、実施例
３同様、遅延回路の他に第二の遅延回路を持ち、実施例
３と同様の効果を有する。しかし実施例４では、実施例
３において３本必要だった短端子を１本に削減すること
ができる。すなわち実施例４では、脱去時における第二
遅延回路の切り離しを、短端子の離脱ではなく、第二の
電界効果トランジスタによって行うものである。
【００９２】このために実施例４のインタフェイス装置
は、第二遅延回路の出力信号と電界効果トランジスタ１
０のベースの間に第二電界効果トランジスタ１２が設け
られている。この第二電界効果トランジスタ１２は、ゲ
ートが短端子へ接続されるが、この信号は抵抗Ｒ６によ
って長端子である電源端子にプルアップされている。こ
の結果、第二電界効果トランジスタ１２は装着時には速
やかにオン、脱去時には速やかにオフすることになる。
別の表現をすれば、第二電界効果トランジスタ１２は完
全装着状態においてのみ、オンとなる。
【００９３】これらの構成から実施例４の状態通知信号
線は、 電源端子→Ｒ１→第二電界効果トランジスタ１２のソー
ス・ドレイン→Ｒ２→短端子（ＳＧ） の経路として定義され、第二状態通知信号線は、 電源端子→Ｒ５→Ｒ２→短端子（ＳＧ） と定義される。
【００９４】以上の構成による活線着脱時の給電の様子
については、第二電界効果トランジスタ１２が装着時に
速やかにオン、脱去時に速やかにオフすることに配慮す
れば実施例３と同等であることが容易に理解される。
【００９５】なお、実施例４についても、短端子による
完全装着状態の監視を可動部材の位置の監視に置き換え
ることができる。
【００９６】実施例５．つづいて本発明の実施例５を説
明する。図６は実施例５に係るインタフェイス装置の構
成を示すブロック図である。図６中、図５と同一の構成
については同一の符号を与え、説明を省略する。
【００９７】前述の実施例４は脱去時における第二遅延
回路の切り離しを、実施例３にような短端子の離脱では
なく、第二の電界効果トランジスタによって行うもので
あった。しかし、実施例３において短端子が離脱する
と、第二遅延回路は副電子装置３０の系から完全に切り
離されるのに対して、実施例４では、 第二遅延回路→Ｒ２→Ｒ６→第二遅延回路 というループ回路が残ることになる。この結果、第二遅
延回路は完全に切り離されるわけではなく、活線着脱の
際の時定数を正確に決めるためには、各回路定数を比較
的複雑かつ慎重な計算によって付与する必要が生じる。
実施例５はそうした点に配慮し、第三の電界効果トラン
ジスタを導入することにより、第二遅延回路の切り離し
を完全に行うものである。
【００９８】このために実施例５のインタフェイス装置
は、上記の残存ループ回路を遮断すべく、第二遅延回路
とＲ２の間に第三の電界効果トランジスタ１４を設けて
いる。この第三電界効果トランジスタ１４のベースは前
記の第二電界効果トランジスタ１２のベースに直結され
る。
【００９９】これらの構成から実施例５の状態通知信号
線は実施例４と同じであるが、第二状態通知信号線は、 電源端子→Ｒ５→第三電界効果トランジスタのソース・
ドレイン→Ｒ２→短端子（ＳＧ） と定義される。
【０１００】以上の構成による活線着脱時の給電の様子
については、第二電界効果トランジスタ１２同様第三電
界効果トランジスタ１４が装着時に速やかにオン、脱去
時に速やかにオフすることに配慮すれば実施例３と同等
であることが容易に理解される。なお実施例５について
も、短端子による完全装着状態の監視を可動部材の位置
の監視に置き換えることができる。
【０１０１】実施例６．つづいて本発明の実施例６を説
明する。図７は実施例６に係るインタフェイス装置の構
成を示すブロック図である。図７中、図５と同一の構成
については同一の符号を与え、説明を省略する。
【０１０２】実施例６の特徴は、実施例３以降、装着時
と脱去時で別々に設定可能とした時定数のうち、装着時
の時定数を大幅に大きくとることのできるものである。
これは第二遅延回路の出力信号を電界効果トランジスタ
１０ではなく、第二電界効果トランジスタ１２のゲート
に接続することにより、第二電界効果トランジスタ１２
のオンについて遅延を加えるものである。この実施例に
おいても、脱去時には第二遅延回路が関与しない構成と
なっている。
【０１０３】このために実施例６のインタフェイス装置
は、第二遅延回路がＣ２、Ｒ５および新規の抵抗Ｒ７に
よって構成され、Ｒ５とＲ７の間から出る出力信号が第
二電界効果トランジスタ１２のゲートに接続されてい
る。
【０１０４】以上の構成による活線着脱時の給電の様子
を説明する。
【０１０５】［１］装着時 長端子、短端子がともに嵌合して完全装着状態になった
とき、第二遅延回路のＲ５、Ｒ７に電流が流れてＣ２が
充電され、徐々に第二電界効果トランジスタ１２のゲー
ト電圧が下がっていく。このため、第二電界効果トラン
ジスタ１２は滑らかに電流を流し始め、Ｃ１の充電が始
まる。その後、電界効果トランジスタ１０がオンしてい
く。この間の時定数τは、第二遅延回路の時定数τ２と
遅延回路の時定数τ１を用いて、およそ、 τ〜τ１＋τ２ となるため、大きな値になる。
【０１０６】［２］脱去時 このとき、短端子が離脱すると第二電界効果トランジス
タ１２のドレイン側がほぼオープンに等しい状態となる
ため、このトランジスタおよび第二遅延回路が切り離さ
れたものとして考えることができる。従って、これまで
の実施例同様、脱去時の時定数はＣ１・Ｒ１となる。
【０１０７】以上が実施例６の概要である。この実施例
によれば、以前の実施例とほぼ同じ回路素子を使用して
装着時の給電電流の急激な遷移を一層抑えることができ
る。実施例３においては、脱去時の時定数を一定とした
まま装着時の時定数を大きくするために、例えばＣ２に
大きな容量のコンデンサを採用することとしたが、一般
にコンデンサの外形は容量に従って大きくなる傾向があ
るため、各コンデンサにさほど大きな容量を必要としな
い本実施例は有利である。
【０１０８】なお実施例６についても、短端子による完
全装着状態の監視を可動部材の位置の監視に置き換える
ことができる。
【０１０９】以上の各実施例においては、正電源の場合
について説明したが、負電源の場合も同様の方法によっ
てインタフェイス装置を構成することができる。
【０１１０】
【発明の効果】以上詳細に説明したように本発明によれ
ば、主電子装置に対して副電子装置を活線着脱する場
合、給電電流を滑らかに変化させることができる。この
結果、主電子装置から副電子装置へ流れる過渡電流の最
大値のみならず、変化率を一定の範囲に抑えることがで
き、電源電圧の変動による主電子装置または他の副電子
装置の誤動作の可能性を低減することができる。また、
副次的な効果として、従来方式に必要とされた緩衝抵抗
を廃止することができ、設計上のメリットが生まれる。
【０１１１】また、本発明のコネクタが長端子および短
端子を有する場合には、短端子の嵌合状態を監視するこ
とにより、着脱の検出が容易となる。かかるコネクタは
汎用的なものであり、本発明の適用が容易となる。
【０１１２】長端子が電源端子および接地端子を含む場
合にあっては、完全装着状態の到来に対して回路的な準
備を行うことができるため、設計上、回路構成上の便宜
を図ることができる。
【０１１３】本発明が両装置を緊締する可動部材を有す
る場合は、この部材の位置によって容易に完全装着状態
を認識することができる。例えば着脱レバー等の可動部
材は汎用的なものも多く、本発明の適用は容易である。
【０１１４】この際、本発明では前記可動部材に連動す
るスイッチが設けられているため、この部材の位置の変
化を電気的に検出することができる。
【０１１５】また、両装置が完全装着状態にあるか否か
によって異なる値の電流が流れる状態通知信号線を含む
場合は、電流値の差異を電圧に変換し、これを遅延させ
ることによって容易に給電電流の遷移時間を生成するこ
とができる。
【０１１６】このとき、信号の遅延のために抵抗および
容量を含む積分回路が採用されるため、この時定数によ
って前記遷移時間を正確に決定することができる。
【０１１７】さらに本発明では、この時定数を脱去開始
から完了の所要時間以下に設定するため、脱去完了時に
給電が瞬間的に途絶えることがない。従って主電子装置
側の電源電圧に変動をきたす可能性が低減される。
【０１１８】本発明が状態通知信号線、信号積分回路、
給電経路の開閉するスイッチ素子を含み、信号積分回路
の出力信号がそのスイッチ素子の開閉制御端子へ接続さ
れている場合には、完全装着状態にあるか否かでスイッ
チ素子の開閉が決まる。このとき、信号積分回路によっ
て積分された信号は変化がなだらかであり、スイッチ素
子の開閉が徐々に行われる。従って、主電子装置側の電
源電圧の変動を最小限にとどめることができる。
【０１１９】本発明がさらに第二信号積分回路を含む場
合には、装着時と脱去時でスイッチ素子の開閉の様子を
別様に設定することができる。この結果、より過渡電流
が問題となり易い装着時の時定数を大きく設定し、一定
時間以内の給電停止が好ましい脱去時の時定数を小さく
設定することができる。
【０１２０】ここで、第二信号積分回路の出力信号が完
全装着状態であるときに限って閉ループとなる信号線を
介する場合、完全装着状態のときにのみ閉ループに電流
が流れるため、この電流によって容易にスイッチ素子の
開閉が制御される。
【０１２１】また、第二信号積分回路の出力信号が完全
装着状態においてのみ導通となる第二スイッチ素子を介
して前記スイッチ素子の開閉制御端子へ接続される場
合、装着時と脱去時でスイッチ素子の開閉の様子を別様
に設定することができる。この結果、より過渡電流が問
題となり易い装着時の時定数を大きく設定し、一定時間
以内の給電停止が好ましい脱去時の時定数を小さく設定
することができる。さらに、第二スイッチ素子の導入に
より、それぞれ装着時と脱去時に時定数を決める回路の
相互影響をなくすることができ、設計の便宜を図ること
ができる。
【０１２２】本発明において前記スイッチ素子が電界効
果トランジスタの場合には、給電の際、トランジスタ前
後の電圧降下を一定の範囲に抑えることができる。ま
た、Ｖｇｓが徐々に変化するため、主電子装置側の電源
電圧の変動を抑制することができる。
【０１２３】状態通知信号線が完全装着状態にあるとき
に限って閉ループを形成する場合には、該信号線に流れ
る電流によって、容易にスイッチ素子の開閉制御を行う
ことができる。
【図面の簡単な説明】
【図１】 実施例１に係るインタフェイス装置の構成ブ
ロック図である。
【図２】 実施例２に係るインタフェイス装置の構成ブ
ロック図である。
【図３】 実施例３に係るインタフェイス装置の構成ブ
ロック図である。
【図４】 実施例３の変形に係るインタフェイス装置の
構成ブロック図である。
【図５】 実施例４に係るインタフェイス装置の構成ブ
ロック図である。
【図６】 実施例５に係るインタフェイス装置の構成ブ
ロック図である。
【図７】 実施例６に係るインタフェイス装置の構成ブ
ロック図である。
【図８】 従来の活線挿抜方式の構成を示すブロック図
である。
【符号の説明】
１０、１２、１４ 電界効果トランジスタ、２０ 主電
子装置、３０ 副電子装置。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/18 G06F 11/30 305

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 主電子装置から給電を受けて動作する副
    電子装置を前記主電子装置に着脱するためのインタフェ
    イス装置において、 前記主電子装置に対して前記副電子装置が所定の完全装
    着状態にあるか否かを監視する監視手段と、 前記主電子装置から前記副電子装置に対して供給される
    電流を制御する電流制御手段と、 を含み、前記電流制御手段は、 前記副電子装置を前記主電子装置に装着する際、前記完
    全装着状態に到達する前においては給電を禁止し、到達
    した後においては前記電流を滑らかに増加させていくこ
    とによって所定時間後定常的な給電を行う一方、 前記副電子装置を前記主電子装置から脱去する際、前記
    完全装着状態から離脱する前においては定常的な給電を
    行い、離脱した後においては前記電流を滑らかに減少さ
    せていくことによって所定時間後給電を停止することを
    特徴する主副電子装置のインタフェイス装置。
  2. 【請求項２】 請求項１に記載のインタフェイス装置に
    おいて、 該装置はさらに、前記主電子装置に前記副電子装置を装
    着するためのコネクタを有し、 前記コネクタは嵌合長の長い端子および短い端子を有
    し、 前記完全装着状態は前記主電子装置と前記副電子装置の
    間で前記嵌合長の短い端子が嵌合している状態と定義さ
    れ、 前記監視手段は前記嵌合長の短い端子の嵌合状態を監視
    することを特徴とする主副電子装置のインタフェイス装
    置。
  3. 【請求項３】 請求項２に記載のインタフェイス装置に
    おいて、 前記嵌合長の長い端子は少なくとも、前記主電子装置か
    ら前記副電子装置に給電を行うための電源端子および接
    地端子を含むことを特徴とする主副電子装置のインタフ
    ェイス装置。
  4. 【請求項４】 請求項１に記載のインタフェイス装置に
    おいて、 該インタフェイス装置はさらに、前記主電子装置に前記
    副電子装置が装着された状態にて両装置を緊締する可動
    部材を有し、 前記可動部材は両装置を緊締する第一位置と両装置の緊
    締を解除する第二位置を有し、 前記完全装着状態は前記可動部材が前記第一位置にある
    ときの装着状態と定義され、 前記監視手段は前記可動部材の位置を監視することを特
    徴とする主副電子装置のインタフェイス装置。
  5. 【請求項５】 請求項４に記載のインタフェイス装置に
    おいて、 該インタフェイス装置は、前記可動部材が前記第一位置
    にあるときに限りこの可動部材によって押下され、また
    は押下が解除されるスイッチを有し、 前記監視手段は前記スイッチの押下状態を監視すること
    を特徴とする主副電子装置のインタフェイス装置。
  6. 【請求項６】 請求項１に記載のインタフェイス装置に
    おいて、 前記監視手段は前記副電子装置が前記完全装着状態にあ
    るか否かによって異なる値の電流が流れる状態通知信号
    線を含み、 前記電流制御手段は前記状態通知信号線に流れる電流値
    に応じて変化する電圧が入力される信号遅延回路を含
    み、 前記信号遅延回路における遅延によって前記所定時間が
    生成されることを特徴とする主副電子装置のインタフェ
    イス装置。
  7. 【請求項７】 請求項６に記載のインタフェイス装置に
    おいて、 前記信号遅延回路は抵抗および容量を含む積分回路であ
    り、この回路の時定数を基準として前記所定時間が生成
    されることを特徴とする主副電子装置のインタフェイス
    装置。
  8. 【請求項８】 請求項７に記載のインタフェイス装置に
    おいて、 前記時定数は、前記主電子装置から前記副電子装置が脱
    去されるとき、脱去開始から完了までの所要時間以下に
    設定されることを特徴とする主副電子装置のインタフェ
    イス装置。
  9. 【請求項９】 請求項１〜５のいずれかに記載のインタ
    フェイス装置において、 前記監視手段は前記副電子装置が前記完全装着状態にあ
    るか否かによって異なる値の電流が流れる状態通知信号
    線を含み、 前記電流制御手段は、 前記状態通知信号線に流れる電流値に応じて変化する電
    圧が入力される信号積分回路と、 前記主電子装置から前記副電子装置に対して供給される
    電流の経路を開閉するスイッチ素子と、 を含み、前記信号積分回路の出力信号は、前記主電子装
    置と前記副電子装置の装着状態が前記完全装着状態であ
    るか否かに拘らず、前記スイッチ素子の開閉制御端子へ
    接続されることを特徴とする主副電子装置のインタフェ
    イス装置。
  10. 【請求項１０】 請求項９に記載のインタフェイス装置
    において、 前記電流制御手段はさらに、前記状態通知信号線に流れ
    る電流値に応じて変化する電圧が入力される第二信号積
    分回路を含み、 前記第二信号積分回路の出力信号は、前記主電子装置と
    前記副電子装置の装着状態が前記完全装着状態であると
    きに限って、前記スイッチ素子の開閉制御端子へ接続さ
    れることを特徴とする主副電子装置のインタフェイス装
    置。
  11. 【請求項１１】 請求項１０に記載のインタフェイス装
    置において、 前記第二信号積分回路の出力信号は、前記主電子装置と
    前記副電子装置の装着状態が前記完全装着状態であると
    きに限ってこれら両装置の間で閉ループとなる信号線を
    介して前記スイッチ素子の開閉制御端子へ接続されるこ
    とを特徴とする主副電子装置のインタフェイス装置。
  12. 【請求項１２】 請求項１０に記載のインタフェイス装
    置において、 前記第二信号積分回路の出力信号は、前記主電子装置と
    前記副電子装置の装着状態が前記完全装着状態であると
    きに限って導通となる第二スイッチ素子を介して前記ス
    イッチ素子の開閉制御端子へ接続されることを特徴とす
    る主副電子装置のインタフェイス装置。
  13. 【請求項１３】 請求項９〜１２のいずれかに記載のイ
    ンタフェイス装置において、 前記スイッチ素子は電界効果トランジスタであり、前記
    信号積分回路の出力信号がこの電界効果トランジスタの
    ゲートに接続されることを特徴とする主副電子装置のイ
    ンタフェイス装置。
  14. 【請求項１４】 請求項９〜１３のいずれかに記載のイ
    ンタフェイス装置において、 前記状態通知信号線は、前記副電子装置が前記完全装着
    状態にあるときに限って前記主電子装置と前記副電子装
    置との間で閉ループを形成し、このときに限って該信号
    線に直流電流が流れることを特徴とする主副電子装置の
    インタフェイス装置。
JP07024073A 1995-02-13 1995-02-13 主副電子装置のインタフェイス装置 Expired - Fee Related JP3135811B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP07024073A JP3135811B2 (ja) 1995-02-13 1995-02-13 主副電子装置のインタフェイス装置
US08/598,105 US5754797A (en) 1995-02-13 1996-02-07 Apparatus for allowing smooth hot insertion and removal of a peripheral by gradually applying and removing power to the peripheral
DE69613603T DE69613603T2 (de) 1995-02-13 1996-02-12 Peripherieeinheitsschnittstellenanordnung mit Möglichkeit zur Verbindung unter Spannung
EP96101998A EP0726527B1 (en) 1995-02-13 1996-02-12 Peripheral unit interface apparatus enabling hot insertion/removal
US09/028,537 US6192435B1 (en) 1995-02-13 1998-02-24 Apparatus for allowing smooth hot insertion and removal of a peripheral by gradually applying and removing power to the peripheral

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07024073A JP3135811B2 (ja) 1995-02-13 1995-02-13 主副電子装置のインタフェイス装置

Publications (2)

Publication Number Publication Date
JPH08221155A JPH08221155A (ja) 1996-08-30
JP3135811B2 true JP3135811B2 (ja) 2001-02-19

Family

ID=12128258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07024073A Expired - Fee Related JP3135811B2 (ja) 1995-02-13 1995-02-13 主副電子装置のインタフェイス装置

Country Status (4)

Country Link
US (2) US5754797A (ja)
EP (1) EP0726527B1 (ja)
JP (1) JP3135811B2 (ja)
DE (1) DE69613603T2 (ja)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862349A (en) * 1996-11-21 1999-01-19 Intel Corporation Method and apparatus for docking and undocking a notebook computer
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US6179486B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver
US6282673B1 (en) 1997-05-13 2001-08-28 Micron Technology, Inc. Method of recording information system events
US6269417B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Method for determining and displaying the physical slot number of an expansion bus device
US6134673A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method for clustering software applications
US6247079B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc Apparatus for computer implemented hot-swap and hot-add
US6170028B1 (en) * 1997-05-13 2001-01-02 Micron Electronics, Inc. Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6170067B1 (en) 1997-05-13 2001-01-02 Micron Technology, Inc. System for automatically reporting a system failure in a server
US6243773B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Configuration management system for hot adding and hot replacing devices
US5892928A (en) * 1997-05-13 1999-04-06 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver
US6247080B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc. Method for the hot add of devices
US6148355A (en) 1997-05-13 2000-11-14 Micron Electronics, Inc. Configuration management method for hot adding and hot replacing devices
US6249828B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver
US6073255A (en) 1997-05-13 2000-06-06 Micron Electronics, Inc. Method of reading system log
US6134668A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6163849A (en) 1997-05-13 2000-12-19 Micron Electronics, Inc. Method of powering up or powering down a server to a maintenance state
US6249885B1 (en) 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6499073B1 (en) * 1997-05-13 2002-12-24 Micron Electronics, Inc. System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals
US6363497B1 (en) 1997-05-13 2002-03-26 Micron Technology, Inc. System for clustering software applications
US5987554A (en) * 1997-05-13 1999-11-16 Micron Electronics, Inc. Method of controlling the transfer of information across an interface between two buses
US6219734B1 (en) 1997-05-13 2001-04-17 Micron Electronics, Inc. Method for the hot add of a mass storage adapter on a system including a statically loaded adapter driver
US6292905B1 (en) 1997-05-13 2001-09-18 Micron Technology, Inc. Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure
US5962933A (en) * 1997-05-13 1999-10-05 Micron Electronics, Inc. Computer fan speed control method
US6249834B1 (en) 1997-05-13 2001-06-19 Micron Technology, Inc. System for expanding PCI bus loading capacity
US6304929B1 (en) * 1997-05-13 2001-10-16 Micron Electronics, Inc. Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6247898B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Computer fan speed control system
US6122746A (en) 1997-05-13 2000-09-19 Micron Electronics, Inc. System for powering up and powering down a server
US6192434B1 (en) 1997-05-13 2001-02-20 Micron Electronics, Inc System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6138250A (en) 1997-05-13 2000-10-24 Micron Electronics, Inc. System for reading system log
US6253334B1 (en) 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6122758A (en) 1997-05-13 2000-09-19 Micron Electronics, Inc. System for mapping environmental resources to memory for program access
US6418492B1 (en) * 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US6269412B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Apparatus for recording information system events
US6526333B1 (en) 1997-05-13 2003-02-25 Micron Technology, Inc. Computer fan speed control system method
US6330690B1 (en) 1997-05-13 2001-12-11 Micron Electronics, Inc. Method of resetting a server
US6195717B1 (en) 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6173346B1 (en) 1997-05-13 2001-01-09 Micron Electronics, Inc. Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals
US6145098A (en) 1997-05-13 2000-11-07 Micron Electronics, Inc. System for displaying system status
US6266721B1 (en) 1997-05-13 2001-07-24 Micron Electronics, Inc. System architecture for remote access and control of environmental management
US6182180B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Apparatus for interfacing buses
US6202160B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6243838B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US6202111B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a statically loaded adapter driver
US6324608B1 (en) 1997-05-13 2001-11-27 Micron Electronics Method for hot swapping of network components
US5990582A (en) * 1997-05-13 1999-11-23 Micron Electronics, Inc. Computer fan speed control device
US6272648B1 (en) 1997-05-13 2001-08-07 Micron Electronics, Inc. System for communicating a software-generated pulse waveform between two servers in a network
US5938751A (en) * 1997-08-15 1999-08-17 Compaq Computer Corporation Bus ring-back and voltage over-shoot reduction techniques coupled with hot-pluggability
US6263387B1 (en) 1997-10-01 2001-07-17 Micron Electronics, Inc. System for automatically configuring a server after hot add of a device
US6009541A (en) * 1997-10-01 1999-12-28 Micron Electronics, Inc. Apparatus for performing an extensive diagnostic test in conjunction with a bios test routine
US5889965A (en) * 1997-10-01 1999-03-30 Micron Electronics, Inc. Method for the hot swap of a network adapter on a system including a dynamically loaded adapter driver
US6175490B1 (en) 1997-10-01 2001-01-16 Micron Electronics, Inc. Fault tolerant computer system
US6065053A (en) 1997-10-01 2000-05-16 Micron Electronics, Inc. System for resetting a server
US6088816A (en) 1997-10-01 2000-07-11 Micron Electronics, Inc. Method of displaying system status
US6154835A (en) 1997-10-01 2000-11-28 Micron Electronics, Inc. Method for automatically configuring and formatting a computer system and installing software
US6035420A (en) * 1997-10-01 2000-03-07 Micron Electronics, Inc. Method of performing an extensive diagnostic test in conjunction with a bios test routine
US6212585B1 (en) 1997-10-01 2001-04-03 Micron Electronics, Inc. Method of automatically configuring a server after hot add of a device
US6026458A (en) * 1997-10-14 2000-02-15 International Business Machines Corporation System with pluggable adapter card and hot-swap interface controller
US6105090A (en) * 1997-11-17 2000-08-15 International Business Machines Corporation Method and apparatus for activating a power interlock system and automatically disabling a power supply in a computer having PCI slots
GB2332530B (en) * 1997-12-16 2002-01-16 3Com Technologies Ltd Signalling between independently powered electrical circuit cards
US6421746B1 (en) 1998-03-26 2002-07-16 Micron Electronics, Inc. Method of data and interrupt posting for computer devices
US6298409B1 (en) 1998-03-26 2001-10-02 Micron Technology, Inc. System for data and interrupt posting for computer devices
US5996035A (en) * 1998-05-22 1999-11-30 International Business Machines Corporation Hot-plug voltage and power management control using detected connection status
US6223234B1 (en) 1998-07-17 2001-04-24 Micron Electronics, Inc. Apparatus for the hot swap and add of input/output platforms and devices
US6205503B1 (en) 1998-07-17 2001-03-20 Mallikarjunan Mahalingam Method for the hot swap and add of input/output platforms and devices
US6625681B1 (en) * 1999-03-29 2003-09-23 Hewlett-Packard Development Company, L.P. State activated one shot with extended pulse timing for hot-swap applications
US6401157B1 (en) * 1999-04-30 2002-06-04 Compaq Information Technologies Group, L.P. Hot-pluggable component detection logic
DE10052620B4 (de) * 2000-10-24 2008-07-10 Abb Ag Verfahren zur Initialisierung einer steckbaren elektrischen Einheit
DE10052621B4 (de) * 2000-10-24 2016-04-21 Abb Ag Verfahren zur Außerbetriebsetzung einer steckbaren elektrischen Einheit
DE10052623B4 (de) * 2000-10-24 2016-03-17 Abb Ag Busanschaltung für eine steckbare elektrische Einheit
US6696771B2 (en) * 2001-05-29 2004-02-24 Harman International Industries, Incorporated Power switch for external module adapted to interface with a portable information handling system
US6816937B2 (en) * 2001-06-27 2004-11-09 Sun Microsystems, Inc. Hot swappable electronic module with non-staggered connectors
US20030054683A1 (en) * 2001-08-14 2003-03-20 Bryan Lyle S. Arc prevention circuits
FR2830164B1 (fr) * 2001-09-26 2005-08-05 Bull Sa Insertion a chaud d'une carte electronique dans un systeme
KR100828923B1 (ko) * 2001-10-10 2008-05-13 엘지디스플레이 주식회사 과전압 및 서지전압 방지회로
US7305038B2 (en) * 2002-12-23 2007-12-04 Lsi Corporation Peripheral device receiver detection in a high noise environment
US7190714B2 (en) * 2002-12-23 2007-03-13 Lsi Logic Corporation Peripheral device receiver detection in a high noise environment
US7462957B2 (en) * 2003-09-05 2008-12-09 Extreme Engineering Ltd. Multi-conductor plug and socket apparatus
US20050157479A1 (en) * 2004-01-16 2005-07-21 Hayden Douglas T. Bus device insertion and removal system
JP4615413B2 (ja) * 2005-09-30 2011-01-19 富士通セミコンダクター株式会社 活線挿抜可能な電子機器システム
TWI347721B (en) * 2007-06-20 2011-08-21 Asustek Comp Inc Electric system and a battery module
JP4856609B2 (ja) * 2007-10-10 2012-01-18 日本オプネクスト株式会社 通信モジュール
US8422179B2 (en) * 2009-07-22 2013-04-16 Intersil Americas Inc. Inrush current control
CN102623977B (zh) * 2011-01-28 2016-01-27 富泰华工业（深圳）有限公司 电子产品
TWI505576B (zh) * 2012-03-16 2015-10-21 Quanta Comp Inc Electronic device and electrical connector combination
KR101946028B1 (ko) 2012-08-31 2019-02-08 삼성전자주식회사 입출력 포트 및 그를 구비한 전자 장치
CN103066442B (zh) * 2012-11-30 2015-10-21 重庆富士特电控有限公司 采用面接触的插头插座
US9939482B2 (en) * 2014-10-27 2018-04-10 Honeywell International Inc. Method and apparatus for providing early warning of extraction of module under power
FR3030922B1 (fr) * 2014-12-23 2018-04-06 Safran Electrical & Power Dispositif de controle pour ligne d'alimentation electrique

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4850892A (en) * 1985-12-16 1989-07-25 Wang Laboratories, Inc. Connecting apparatus for electrically connecting memory modules to a printed circuit board
US4835737A (en) * 1986-07-21 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for controlled removal and insertion of circuit modules
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
JPH0366420U (ja) * 1989-10-31 1991-06-27
JPH04101622A (ja) * 1990-08-17 1992-04-03 Nec Ibaraki Ltd 活線挿抜回路
EP0490010A1 (en) * 1990-12-07 1992-06-17 International Business Machines Corporation Hot-plugging circuit for the interconnection of cards to boards
US5317697A (en) * 1991-07-31 1994-05-31 Synernetics Inc. Method and apparatus for live insertion and removal of electronic sub-assemblies
US5384492A (en) * 1992-11-20 1995-01-24 Unisys Corporation Protective system for insertion/extraction of PC boards in a powered-up environment
JP2864911B2 (ja) * 1992-11-27 1999-03-08 三菱電機株式会社 活線挿抜方式
JP2738801B2 (ja) * 1993-01-26 1998-04-08 三菱電機株式会社 活線挿抜回路
US5511171A (en) * 1993-02-26 1996-04-23 3Com Corporation Apparatus for live bus insertion of add-on devices
US5376831A (en) * 1993-09-24 1994-12-27 International Business Machines Corporation Power switch circuit providing linear voltage rise
US5572395A (en) * 1993-12-21 1996-11-05 International Business Machines Corporation Circuit for controlling current in an adapter card
US5530302A (en) * 1994-01-13 1996-06-25 Network Systems Corporation Circuit module with hot-swap control circuitry
JP3598530B2 (ja) * 1994-04-21 2004-12-08 株式会社日立製作所 活栓挿抜装置
US5463261A (en) * 1994-10-19 1995-10-31 Minnesota Mining And Manufacturing Company Power conservation device for a peripheral interface module
US5604873A (en) * 1994-12-28 1997-02-18 Intel Corporation Circuitry for controlling power application to a hot docking SCSI SCA disk drive
US5548712A (en) * 1995-01-19 1996-08-20 Hewlett-Packard Company Data storage system and method for managing asynchronous attachment and detachment of storage disks
US5625238A (en) * 1995-02-03 1997-04-29 Motorola, Inc. Apparatus for non-disruptively interconnecting perpheral device modules with a host device
US5589719A (en) * 1995-03-10 1996-12-31 Fiset; Peter D. Card out of socket detector for IC cards
US5568610A (en) * 1995-05-15 1996-10-22 Dell Usa, L.P. Method and apparatus for detecting the insertion or removal of expansion cards using capacitive sensing
US5589791A (en) * 1995-06-09 1996-12-31 Analog Devices, Inc. Variable gain mixer having improved linearity and lower switching noise
US5714809A (en) * 1995-10-12 1998-02-03 International Business Machines Corporation Soft switching circuit with current-mode control

Also Published As

Publication number Publication date
US5754797A (en) 1998-05-19
JPH08221155A (ja) 1996-08-30
EP0726527A1 (en) 1996-08-14
DE69613603T2 (de) 2002-04-25
US6192435B1 (en) 2001-02-20
EP0726527B1 (en) 2001-07-04
DE69613603D1 (de) 2001-08-09

Similar Documents

Publication Publication Date Title
JP3135811B2 (ja) 主副電子装置のインタフェイス装置
US5572395A (en) Circuit for controlling current in an adapter card
US7816898B2 (en) Switching regulator
JPS62250827A (ja) 過電流しや断回路
JP2002538751A (ja) 独立に調整可能な二重レベル電流しきい値
CN113572126B (zh) 一种过流保护方法、装置及供电电路
US7141958B2 (en) Power supply apparatus and power supply control device
TWI671970B (zh) 電源開關電路
US5206538A (en) Automatic system battery reconnect circuit responsive to insertion of new battery replacement
JP3309331B2 (ja) 電源供給回路及びそれを用いた機器
KR102195589B1 (ko) 충전 제어 장치, 충전 시스템 및 충전 제어 방법
US7656628B2 (en) Apparatus for providing fault protection in a circuit supplying power to an electronic device
US9525296B2 (en) Battery state monitoring circuit and battery device
US7336005B2 (en) System and method for brownout protection of a FET based battery switch
JP5870712B2 (ja) Ｆｅｔを有する電気回路、スイッチングレギュレータ、および電気機器
US5432945A (en) Output control and protection device, in particular for programmable automatic controllers
JP3349984B2 (ja) 逆接続保護回路
JP2002078344A (ja) 電源装置
TWI502837B (zh) 一種參考電壓為可調整之過電壓保護電路及其操作方法
US8110947B2 (en) Uninterruptible power supply watchdog system and auto recovery method using the system
JPH11168369A (ja) 濾波された基準量を有するスイッチングシステム用の集積装置
SU1679476A1 (ru) Трехканальный стабилизирующий источник напр жени посто нного тока с поочередным пуском и отключением каналов
SU991394A1 (ru) Стабилизатор посто нного напр жени с защитой от перегрузок по току
CN116686186A (zh) 紧急led驱动器
JPS6323568A (ja) Ｐｗｍ変換装置の始動装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees