JP2002078344A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2002078344A JP2002078344A JP2000256938A JP2000256938A JP2002078344A JP 2002078344 A JP2002078344 A JP 2002078344A JP 2000256938 A JP2000256938 A JP 2000256938A JP 2000256938 A JP2000256938 A JP 2000256938A JP 2002078344 A JP2002078344 A JP 2002078344A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power supply
- smoothing capacitor
- resistor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Abstract
の再投入時又は回復時に平滑コンデンサへの突入電流を
確実に抑えることができるようにする。 【解決手段】 整流ブリッジ回路1は外部交流電源Eを
整流し、突入電流防止用の抵抗Rを介して平滑コンデン
サCを充電する。抵抗Rには第1のスイッチSW3を並
列接続する。平滑コンデンサCは充放電を繰返して負荷
3へ負荷直流電源を供給する。遅延駆動手段7は、外部
交流電源Eの投入後、所定期間遅延させて第1のスイッ
チSW3をオン動作させて抵抗Rを短絡する。切換制御
手段9は、外部交流電源Eが切断又は瞬停されたとき、
第1のスイッチSW3をオフ切換え制御して抵抗Rとの
接続を開放する。
Description
源を得る電源装置に係り、特に、交流電源の投入時に平
滑コンデンサへ流れる突入電流を抑える機能を備えた電
源装置の改良に関する。
成がごく一般的に知られている。すなわち、2個ずつ順
方向接続されたダイオードd1、d2とダイオードd
3、d4とを並列接続して整流ブリッジ回路1を形成
し、この整流ブリッジ回路1の順方向接続点P1、P2
を外部交流電源Eに接続し、一方の逆方向接続点P3を
抵抗Rを介して平滑コンデンサCの一端P5に接続し、
他方の逆方向接続点P4に平滑コンデンサCの他端P6
を接続したブリッジ形全波整流構成となっており、平滑
コンデンサCの両端P5、P6間に負荷3を接続してこ
れに直流電源を供給するものである。
Eを投入及び切断する電源スイッチ、符号SW2は負荷
3側へ供給する直流電源をオンオフする供給スイッチで
ある。
オン操作されて電源が投入されると、外部交流電源Eか
ら交流電流が整流ブリッジ回路1で全波整流されて平滑
コンデンサCへ流れてこれを充電し、平滑コンデンサC
の両端には直流電圧が発生し、供給スイッチSW2がオ
ン操作されていれば負荷3へ直流電源が供給される。
Cの電荷がほぼゼロに近くてそのインピーダンスが非常
に小さいため、電源が投入されると、平滑コンデンサC
にはこれがショートされたかのごとき大きな充電電流
(通常、通常突入電流と称される。)が流れ、ダイオー
ドd1〜d4や平滑コンデンサC等が損傷され易くな
り、整流ブリッジ回路1と平滑コンデンサCの間すなわ
ち電源ラインに抵抗Rを挿入してその突入電流を抑えて
いる。
して使用する場合、抵抗Rがない構成では突入電流が無
限大となる一方、抵抗値20Ωの抵抗Rを電源ラインに
挿入すると、抵抗Rを流れる電流が次式(1)に示され
るようになって突入電流を抑制できる。 (100V×√2)/20Ω≒7A …… (1)
た構成の電源装置では、平滑コンデンサCに負荷3を接
続して直流電源を供給している場合でも、負荷3へ供給
する負荷電流が抵抗Rを流れるから、この抵抗R部分の
損失が大きくなり易い。
抵抗Rの損失Prが次の(2)式に示されるように大き
くなって実用的でない。 Pr=10A2 ×20Ω=2kW …… (2)
イッチSW3を並列接続し、外部交流電源E又は整流ブ
リッジ回路1に接続した遅延駆動手段5により、外部交
流電源の投入時から内蔵時定数回路(図示せず。)によ
って所定期間遅延させてスイッチSW3をオン制御させ
るよう構成し、電源投入時には抵抗Rによって突入電流
を抑え、電源投入から所定期間経過以降はスイッチSW
3で抵抗Rを短絡させ、負荷電流による抵抗Rの損失を
低減させる提案もある。図5において他の構成は図4と
同様である。
ンジスタ(図5では図示省略。)を選択し、負荷電流1
0Aを流すと、スイッチSW3の損失が次式(3)のよ
うになり、その損失を大幅に低減できることが分かる。
ここではFETトランジスタのオン時の抵抗を50mΩ
としている。 Pr=10A2 ×0.05Ω=5W …… (3)
W3を並列接続し、電源投入してから所定期間遅延させ
てスイッチSW3をオン導通させる構成では、外部交流
電源Eを切った場合や、何等かの原因によって瞬停など
の異常事態が発生した場合、内蔵する時定数回路によっ
てスイッチSW3がオンしたまま抵抗Rが短絡された状
態が比較的継続され、短時間で電源を再度投入したり自
動的に外部電源供給が回復した場合に、整流ブリッジ回
路1からスイッチSW3を介して平滑コンデンサCへ過
大な突入電流が流れ、抵抗Rを挿入した意味がなくなる
うえ、整流ブリッジ回路1や平滑コンデンサCやFET
トランジスタを破壊する心配がある。
は、外部交流電源Eを切った場合や、瞬停などの異常事
態が発生した場合に、その時点における平滑コンデンサ
Cの両端電圧が負荷3の状態で決るから、例えば無負荷
の状態で交流電源が切られると平滑コンデンサCの両端
電圧がなかなか低下しない。そのため、外部交流電源E
を切って機器内部を調べる場合、作業員が感電し易い心
配がある。
ためになされたもので、外部交流電源の切断や瞬停があ
っても、電源の再投入時又は回復時に平滑コンデンサへ
流れる突入電流を抑えることが可能で、電源の再投入時
又は回復時以降の損失を小さく抑えることも可能な電源
装置の提供を目的とする。
停があったときも、平滑コンデンサに充電された電荷を
速やかに放電できる電源装置の提供を目的とする。
るために本発明は、負荷へ直流電源を供給する平滑コン
デンサと、交流電源を整流した電源電流の平滑コンデン
サへの突入を抑える突入電流防止手段と、この突入電流
防止手段と並列的に接続された第1のスイッチと、その
交流電源の投入時に所定の期間遅延させてその第1のス
イッチをオン動作させる遅延駆動手段と、その交流電源
の切断時にその第1のスイッチをオフ切換え制御する切
換制御手段とを具備している。
並列接続された第2のスイッチを設け、上記交流電源の
切断時にその第2のスイッチをオン制御するとともにそ
の第1のスイッチをオフ切換え制御するよう上記切換制
御手段を形成することが好ましい。
を参照して説明する。なお、従来例と共通する部分には
同一の符号を付す。
を示すブロック回路図である。図1において、整流ブリ
ッジ回路1は、2個ずつ順方向接続されたダイオードd
1、d2とダイオードd3、d4とを並列接続して形成
された従来公知のものであり、順方向接続されたダイオ
ードd1、d2の接続点P1が電源スイッチSW1を介
して外部交流電源Eの一方の側に接続され、ダイオード
d3、d4の接続点P2が外部交流電源Eの他方の側に
接続されている。
接続点P3は、突入電流防止手段としての抵抗Rと第1
のスイッチSW3との並列回路を介して平滑コンデンサ
Cの一端P5に接続されており、逆方向接続されたダイ
オードd1、d3の接続点P4に平滑コンデンサCの他
端P6が接続されている。
動手段7からのオン制御信号によってオン制御されて導
通動作する。なお、第1のスイッチSW3は抵抗Rに間
接的に並列接続される構成も可能である。
は、抵抗R1及び第2のスイッチSW4の直列回路が並
列接続されており、第2のスイッチSW4は後述する切
換制御手段9からの切換信号によってオンオフ切換え制
御されるようになっており、切換信号が加えられない状
態では、閉回路状態になっている。なお、第2のスイッ
チSW4は平滑コンデンサCに直接並列接続される構成
も可能である。
ッチSW2及び負荷3を介して平滑コンデンサCの他端
P6に接続され、負荷3に直流電源が供給可能となって
いる。
流ブリッジ回路1の接続点P1、P2から入力した外部
交流電圧を全波整流及び平滑して直流電圧を得るととも
に、その外部交流電源Eの投入時から所定の期間遅延さ
せた時点で、上述したオン制御信号を第1のスイッチS
W3へ出力する機能を有している。
流ブリッジ回路1の接続点P1、P2から入力した外部
交流電圧を全波整流及び平滑して直流駆動電圧を得て、
この直流駆動電圧に基づき切換信号を第2のスイッチS
W4へ出力してこの第2のスイッチSW4をオフ制御し
て開放動作させ、外部交流電圧が切られたときには、切
換信号の出力を遮断して第2のスイッチSW4をオン制
御させて導通動作させる一方、遅延駆動手段7から第1
のスイッチSW3へ出力するオン制御信号をリセットさ
せて第1のスイッチSW3をオフ制御して開放動作させ
る機能を有している。
は、電源投入時に、抵抗Rを介して直流電流が平滑コン
デンサCへ入流するごく初期の段階で第2のスイッチS
W4に出力されるよう適当な手段によって短い時定数に
設定されており、平滑コンデンサCへの充電に支障がな
いようになっている。詳細は後述する。
なブロック回路図である。図2において、整流ブリッジ
回路1の接続点P3に接続された抵抗Rの両端には、図
1中の第1のスイッチSW3として機能するFETトラ
ンジスタQ1のドレインD及びソースSが接続されてい
る。FETトランジスタQ1には内部抵抗があるがその
図示は省略した。
抵抗R1には、フォトFETトランジスタQ2のドレイ
ンDが接続され、そのソースSが平滑コンデンサCの他
端P6に接続されており、フォトFETトランジスタQ
2が図1中の第2のスイッチSW4として機能する。平
滑コンデンサCの容量値と抵抗R1の抵抗値による時定
数は短く設定されている。
のトランジスタ部分が抵抗R1と直列接続されている。
フォトFETトランジスタQ2のフォトダイオードD1
部分の説明は後述する。
一次側t1が外部交流電源Eすなわち整流ブリッジ回路
1の接続点P1、P2に接続されており、二次側t2が
整流ブリッジ回路11に接続されている。
路1と同様に4個のダイオードd5、d6、d7、d8
から形成されており、順方向接続されたダイオードd
5、d6の接続点P7、ダイオードd7、d8の接続点
P8がトランスtの二次側t2に接続されている。
続されたダイオードd6、d8の接続点P9とダイオー
ドd5、d7の接続点P10間には、抵抗R2を介して
平滑コンデンサC1及び抵抗R3の並列回路が接続され
ており、接続点P10はFETトランジスタQ1のソー
スSに接続されている。
てのフォトFETトランジスタQ3のドレインD及びソ
ースS、すなわちトランジスタ部分が並列接続され、上
述した遅延駆動手段7が形成されている。
ドD2は、フォトFETトランジスタQ2のフォトダイ
オードD1に対して順方向で直列接続されており、後述
するように切換制御手段9に接続されている。
ンデンサC1の接続点P11は、上述したFETトラン
ジスタQ1のゲートGに抵抗R4を介して接続されてお
り、この接続点P11の電位は、抵抗R2、R3の抵抗
値及び平滑コンデンサC1の容量値によって決定される
時定数に基づき、その外部交流電源Eの投入時から所定
の期間遅延して上昇するようになっている。
ら所定の期間遅延した時点で、オン制御信号がFETト
ランジスタQ1のゲートGに印加され、これがオン動作
するようになっている。
路13は、整流ブリッジ回路1と同様に4個のダイオー
ドd9、d10、d11、d12から形成されており、
順方向接続されたダイオードd9、d10の接続点P1
2及びダイオードd11、d12の接続点P13が外部
交流電源E又は整流ブリッジ回路1の接続点P1、P2
に接続されている。
続されたダイオードd10、d12の接続点P14は、
抵抗R5を介して平滑コンデンサC2及び抵抗R6の一
端に接続されており、逆方向接続されたダイオードd
9、d11の接続点P15に平滑コンデンサC2の他端
が接続され、切換制御手段9が形成されている。
切換信号を安定化する抵抗R7が接続されるとともに、
順方向に直列接続されたフォトFETトランジスタQ2
のフォトダイオードD2とフォトFETトランジスタQ
1のフォトダイオードD1と抵抗R7の並列回路が接続
されており、抵抗R6の他端から接続点P15に直流の
切換信号が出力されるようになっている。
電源Eが供給されている期間中、抵抗R6から切換信号
が出力され、フォトFETトランジスタQ3、Q2のフ
ォトダイオードD2、D1がともに発光し、フォトFE
TトランジスタQ3、Q2がオフ制御されて開放動作す
る。
5、R6の抵抗値及び平滑コンデンサC2の容量値にで
決定される時定数は、抵抗R及び平滑コンデンサCによ
って決定される時定数よりも十分、例えば1/100程
度に短く設定されている。
2及び図3を参照して簡単に説明する。
段9から切換信号が出力されていないので、平滑コンデ
ンサCに並列的に接続されているフォトFETトランジ
スタQ2及び遅延駆動手段7のフォトFETトランジス
タQ3がオフ動作して導通状態となっており、平滑コン
デンサCが短絡される一方、遅延駆動手段7における接
続点P11がゼロ電位となってFETトランジスタQ1
と抵抗Rとの接続が開放されている。
ッチSW1が、図3に示すように、T1時点でオン操作
されて同図3Aのように外部交流電源電圧が投入される
と、交流電流が整流ブリッジ回路1で全波整流され、抵
抗Rを介して平滑コンデンサCに流れてこれを充電する
と同時に、外部交流電源Eからの交流電圧が切換制御手
段9の整流ブリッジ回路13にも印加されて全波整流さ
れ、抵抗R5、R6、R7及び平滑コンデンサC2で平
滑された切換信号(同図D参照)がフォトFETトラン
ジスタQ3、Q2のフォトダイオードD2、D1に流れ
て発光させ、これらフォトFETトランジスタQ3、Q
2がオフ動作して開放状態に切換わる。
されて充電が進むとともに、遅延駆動手段7における接
続点P11も電位ゼロ状態から開放される。これらは図
3中のT1付近の動作である。
交流電源Eの交流電圧が印加されるが、整流ブリッジ回
路11から全波整流電流は、抵抗R2、R3及び平滑コ
ンデンサC1で決定される時定数により、図3Cに示す
ように接続点P11の電圧上昇が遅延される。
する図3Bのような突入電流が、抵抗Rによって抑えら
れる。
11の電位が上昇し、図3中のT2の時点で、FETト
ランジスタQ1のオン動作可能電圧eに達すると、FE
TトランジスタQ1がオン制御されて導通動作し、抵抗
Rを短絡する。
が抵抗RよりもっぱらFETトランジスタQ1を流れ、
損失を抑えた状態で負荷3に直流電源が供給される。
があった場合を説明する。例えば電源スイッチSW1を
オフ操作して外部交流電源Eを切ると、図3中のT3時
点で整流ブリッジ回路1からの全波整流電流がなくなる
一方、切換制御手段9においても、整流ブリッジ回路1
3からの整流電流がなくなり、切換信号がフォトFET
トランジスタQ2、Q3に出力されなくなってこれらが
オン状態に切換わる。
トFETトランジスタQ2によって短絡された状態とな
り、平滑コンデンサCの容量値および抵抗R1の抵抗値
による時定数に従って充電された電荷が速やかに放電さ
れる。負荷3が接続されている場合には、その負荷3の
負荷抵抗を含めた時定数で放電される。
ンデンサC1の両端がフォトFETトランジスタQ3に
よって短絡された状態となり、接続点P11がゼロ電位
となってFETトランジスタQ1のゲート電圧を低下さ
せ、FETトランジスタQ1をオフ動作させ、整流ブリ
ッジ回路1が抵抗Rのみを介して平滑コンデンサCに接
続された状態に自動的に復帰する。
部交流電源Eを投入したり自動的に外部交流電源Eが回
復しても、既に、FETトランジスタQ1がオフ動作状
態に復帰されているし、所定の遅延期間が経過しないと
FETトランジスタQ1がオン動作しないから、平滑コ
ンデンサCへ流れる突入電流が抵抗Rによって確実に抑
えられる。
れた交流電源を整流する整流ブリッジ回路1から突入電
流防止手段としての抵抗Rを介して平滑コンデンサCを
接続し、その抵抗Rに第1のスイッチSW3を並列接続
し、その平滑コンデンサCには第2のスイッチSW4を
並列接続し、その交流電源の投入時に所定の期間遅延さ
せてその第1のスイッチSW3をオン動作させるオン制
御信号を出力する遅延駆動手段7と、その交流電源の投
入時にそれら第1及び第2のスイッチSW3、SW4を
オフ動作させて開放させるとともに交流電源の切断時に
第1のスイッチSW3をオフ動作させて開放し同時に第
2のスイッチSW4をオン動作させて導通させる切換信
号を出力する切換制御手段9を設けたので、交流電源の
投入時には、突入電流の増大を抵抗Rによって抑えるこ
とが可能となり、交流電源の投入以降の所定期間経過後
には、負荷3へ供給される負荷電流が第1のスイッチS
W3を流れて、その損失を小さく抑えることができる
し、平滑コンデンサCの充電及び放電を確保できる。
た場合、平滑コンデンサCを第2のスイッチSW4で短
絡させ、速やかかつ自動的に平滑コンデンサCの両端電
位を下げることが可能になるととにも、抵抗Rへの第1
のスイッチSW3の接続を開放するから、外部交流電源
を再投入したり瞬停が回復しても、平滑コンデンサCへ
の突入電流が常に抵抗Rによって自動的に抑えられる。
流電源が切られたり瞬停があった場合、抵抗Rに並列接
続された第1のスイッチSW3をオフ動作させる構成と
ともに、第2のスイッチSW4によって平滑コンデンサ
Cの両端電位を速やかに低下させる構成の双方を具備す
る構成とした。
に機器内部を作業者が触れる機会は少ない一方、交流電
源のオンオフ操作や瞬停は、日常的に行う操作又は操作
者に分からない状態で発生する事態である。
を抑える抵抗Rに第1のスイッチSW3を並列的に接続
するとともに交流電源が切られたり瞬停があったとき自
動的にその並列接続を開放する構成を少なくとも具備す
れば、その目的達成が可能である。
ッジ回路1、11、13としてダイオードd1〜d12
を組合せた全波整流形式のものを用いたが、本発明では
これに限定されず、ダイオードを用いた半波整流形式そ
の他従来公知の構成のもので実施可能である。整流素子
としても半導体素子に限らず、真空管その他公知の整流
素子又は部品を用いて実施可能である。整流素子として
も半導体素子に限らず、上述した実施の形態では、突入
電流防止手段として抵抗Rを用いて平滑コンデンサCに
流れる突入電流を防止する構成としたが、本発明におけ
る突入電流防止手段は抵抗Rに限定されない。例えば、
インダクタンスを用いることも可能である。
1及び第2のスイッチSW3、SW4としてFETトラ
ンジスタQ1及びフォトFETトランジスタQ2を用い
たが、本発明においてはバイポーラトランジスタ、半導
体無接点スイッチ、さらには機械的スイッチ素子、例え
は電磁リレーなどを用いることも可能である。
制御手段9の構成も上述したものに限定されない。
た交流電源電流の突入を抑える突入電流防止手段を介し
て平滑コンデンサを接続し、この突入電流防止手段と並
列的に第1のスイッチを接続し、その交流電源の投入時
に所定の期間遅延させてその第1のスイッチをオン動作
させる遅延駆動手段と、その交流電源の切断時にその第
1のスイッチをオフ切換え制御する切換制御手段とを具
備するので、交流電源の投入時に平滑コンデンサへ流れ
る突入電流を抑え、所定期間経過後には負荷電流が第1
のスイッチを流れて損失を小さく抑える一方、交流電源
の切断や瞬停があっても、その第1のスイッチが突入電
流防止手段から自動的に切り離され、交流電源が再投入
されたり回復した場合、自動的かつ確実に突入電流を抑
えることが可能となる。また、本発明では、上記平滑コ
ンデンサに第2のスイッチを並列接続し、上記交流電源
が切られたとき、その第2スイッチをオン制御するとと
もにその第1のスイッチをオフ切換え制御する切換制御
手段を設ける構成では、上述した効果に加えて、交流電
源が切られたり瞬停があっても、突入電流防止機能とは
独立して平滑コンデンサに充電された電荷を放電し、両
端電圧を低下させるから、テスト等によって機器の内部
を扱う場合に感電などを発生させ難くなる利点がある。
ック回路図である
ック回路図である
グ波形図である。
図である。
9、d10、d11、d12 ダイオード E 外部交流電源 P1、P2、P3、P4、P5、P6、P7、P8、P
9、P10、P11、P12、P13、P14、P15
接続点 R 抵抗(突入電流防止手段) R1、R2、R3、R4、R5、R6、R7 抵抗 SW1 電源スイッチ SW2 供給スイッチ SW3 第1のスイッチ(スイッチ:FETトランジス
タ) SW4 第2のスイッチ(フォトFETトランジスタ) Q1 FETトランジスタ(第1のスイッチSW3) Q2 フォトFETトランジスタ(第2のスイッチSW
4) Q3 フォトFETトランジスタ(第3のスイッチ) t トランス t1 1次側 t2 2次側
Claims (2)
- 【請求項1】 負荷へ直流電源を供給する平滑コンデン
サと、 交流電源を整流した電源電流の前記平滑コンデンサへの
突入を抑える突入電流防止手段と、 この突入電流防止手段と並列的に接続された第1のスイ
ッチと、 前記交流電源の投入時に所定の期間遅延させて前記第1
のスイッチをオン動作させる遅延駆動手段と、 前記交流電源の切断時に前記第1のスイッチをオフ切換
え制御する切換制御手段と、 を具備することを特徴とする電源装置。 - 【請求項2】 前記平滑コンデンサに並列接続された第
2のスイッチを有し、前記切換制御手段は、前記交流電
源の切断時に前記第2のスイッチをオン切換え制御する
ととにも前記第1のスイッチをオフ切換え制御するもの
である請求項1記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000256938A JP3619966B2 (ja) | 2000-08-28 | 2000-08-28 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000256938A JP3619966B2 (ja) | 2000-08-28 | 2000-08-28 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002078344A true JP2002078344A (ja) | 2002-03-15 |
JP3619966B2 JP3619966B2 (ja) | 2005-02-16 |
Family
ID=18745476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000256938A Expired - Fee Related JP3619966B2 (ja) | 2000-08-28 | 2000-08-28 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3619966B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007047484A (ja) * | 2005-08-10 | 2007-02-22 | Kyocera Mita Corp | 画像形成装置 |
US7345857B2 (en) * | 2003-02-10 | 2008-03-18 | Samsung Electronics Co., Ltd. | Power supply with surge voltage control functions |
KR101611010B1 (ko) | 2013-11-19 | 2016-04-08 | 엘에스산전 주식회사 | 인버터의 초기충전회로 |
CN106941253A (zh) * | 2017-05-15 | 2017-07-11 | 飞依诺科技(苏州)有限公司 | 基于超声设备的浪涌电流抑制电路、其控制方法及系统 |
JP2020065420A (ja) * | 2018-10-19 | 2020-04-23 | 新電元工業株式会社 | 電源装置、及び突入電流防止回路 |
-
2000
- 2000-08-28 JP JP2000256938A patent/JP3619966B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7345857B2 (en) * | 2003-02-10 | 2008-03-18 | Samsung Electronics Co., Ltd. | Power supply with surge voltage control functions |
JP2007047484A (ja) * | 2005-08-10 | 2007-02-22 | Kyocera Mita Corp | 画像形成装置 |
KR101611010B1 (ko) | 2013-11-19 | 2016-04-08 | 엘에스산전 주식회사 | 인버터의 초기충전회로 |
CN106941253A (zh) * | 2017-05-15 | 2017-07-11 | 飞依诺科技(苏州)有限公司 | 基于超声设备的浪涌电流抑制电路、其控制方法及系统 |
CN106941253B (zh) * | 2017-05-15 | 2019-01-01 | 飞依诺科技(苏州)有限公司 | 基于超声设备的浪涌电流抑制电路、其控制方法及系统 |
JP2020065420A (ja) * | 2018-10-19 | 2020-04-23 | 新電元工業株式会社 | 電源装置、及び突入電流防止回路 |
JP7145726B2 (ja) | 2018-10-19 | 2022-10-03 | 新電元工業株式会社 | 電源装置、及び突入電流防止回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3619966B2 (ja) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7355368B2 (en) | Efficient in-rush current limiting circuit with dual gated bidirectional hemts | |
JPH08140260A (ja) | 電源装置 | |
WO1998049766A1 (en) | Switched-mode power supply having an improved start-up circuit | |
JP2002078344A (ja) | 電源装置 | |
JP2009218054A (ja) | 直流電流開閉器の遮断支援回路、直流電流遮断回路及び直流電流遮断装置。 | |
EP1058373A1 (en) | Protection circuit for a switch, and a switched-mode power supply | |
JPH09261958A (ja) | 無停電性スイッチングレギュレータ | |
JPH11289657A (ja) | 突入電流抑止装置 | |
JP2003133926A (ja) | 突入電流抑止回路 | |
JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
JP3775641B2 (ja) | 突入電流抑制回路 | |
JP2001008440A (ja) | 電源回路 | |
EP1448028B1 (en) | Discharge lamp operating apparatus | |
JP2004048888A (ja) | 突入電流防止回路 | |
JPH0549247A (ja) | スイツチング電源装置 | |
US7212029B2 (en) | Circuit arrangement for the operation of a switching transistor | |
JP2003125578A (ja) | スイッチング電源 | |
JPH07163142A (ja) | スイッチング電源 | |
JP4363777B2 (ja) | 電源回路 | |
JP2816672B2 (ja) | 直流電源装置 | |
JP2629585B2 (ja) | 突入電流抑制回路 | |
KR19980022751U (ko) | 모니터 전원회로에서 돌입전류 방지회로 | |
JPH0370208A (ja) | ゼロクロス形無接点スイッチ | |
JPH096441A (ja) | 突入電流防止回路 | |
JPH0237045Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041103 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |