JP4363777B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP4363777B2 JP4363777B2 JP2000390507A JP2000390507A JP4363777B2 JP 4363777 B2 JP4363777 B2 JP 4363777B2 JP 2000390507 A JP2000390507 A JP 2000390507A JP 2000390507 A JP2000390507 A JP 2000390507A JP 4363777 B2 JP4363777 B2 JP 4363777B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- winding
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電源回路に関し、特に、一次側と絶縁された二次側の電圧を間接的に検出することで、出力電圧を一定に保つように構成された電源回路の改善に関する。
【０００２】
【従来の技術】
電源は電子装置にとって欠かせない回路であり、電源装置として電子装置とは独立して設置される他、電子装置中に組み込まれたり、プリント基板上の一部分に他の回路と共存した状態で設けられる等、供給すべき電力量に応じて多種多様な設置方式を選択できるようになっている。
【０００３】
図３の符号１０１に示したものは、図示しない直流バッテリーから出力される３６〜７２Ｖ程度の直流電圧を降圧させ、２．５Ｖ程度の直流電圧を生成する電源回路であって、トランス１０４を有している。
トランス１０４は、一次側には一次巻線１４１を、二次側には二次巻線１４３とゲート駆動巻線１４４とを有している。
【０００４】
この電源回路１０１の一次側には、一次側電流供給回路１０２が設けられている。この一次側電流供給回路１０２は、入力端子１６１と、接地端子１６２と、平滑回路１１１と、スナバ回路１１２と、スイッチトランジスタ１１３とを有している。
【０００５】
入力端子１６１と接地端子１６２は、図示しない直流バッテリーに接続されており、両端子１６１、１６２の間に、３６〜７２Ｖ程度の直流電圧が印加されるように構成されている。入力端子１６１と接地端子１６２には平滑回路１１１が接続されており、平滑回路１１１で、直流電圧が平滑化されるように構成されている。
【０００６】
平滑回路１１１には、トランス１０４の一次巻線１４１とスイッチトランジスタ１１３の直列接続回路が接続されており、平滑回路１１１で平滑化された直流電圧は、一次巻線１４１とスイッチトランジスタ１１３の直列接続回路の両端に印加されるように構成されている。
【０００７】
スイッチトランジスタ１１３は、ｎチャネルＭＯＳトランジスタで構成されており、そのドレイン端子は一次巻線１４１の一方の端子Ｂに接続され、ソース端子は接地端子１６２に接続されている。このスイッチトランジスタ１１３のゲート端子は後述する制御回路１０７に接続されており、制御回路１０７からゲート端子に供給される信号に応じて、スイッチトランジスタ１１３が導通又は遮断する。かかるスイッチトランジスタ１１３は、導通すると、一次巻線１４１の接地側の端子Ｂを接地電位に接続するように構成されており、その結果、平滑回路１１１から一次巻線１４１へとスイッチング電流を流すことができるようになっている。
【０００８】
上記電源回路１０１の二次側には、二次側整流平滑回路１０３が設けられている。この二次側整流平滑回路１０３は、出力端子１６３と、接地端子１６４と、整流トランジスタ１２１と、スナバ回路１２２と、平滑回路１２３とを有している。
【０００９】
上述した一次巻線１４１と、二次巻線１４３及びゲート駆動巻線１４４とは絶縁されているが磁気結合されており、一次巻線１４１にスイッチング電流が流れると、二次巻線１４３及びゲート駆動巻線１４４に起電力が誘起されるように構成されている。
【００１０】
ゲート駆動巻線１４４の一方の端子Ｅは、整流トランジスタ１２１のゲート端子に接続され、他方の端子Ｆは、整流トランジスタ１２１のソース端子に接続されている。整流トランジスタ１２１のドレイン端子は平滑回路１２３を介して出力端子１６３に接続されており、ゲート駆動巻線１４４に起電力が誘起されると、整流トランジスタ１２１のゲート−ソース間に電圧を印加する。ゲート駆動巻線１４４に、整流トランジスタ１２１のゲート端子にソース端子よりも高い電圧が印加される向きの起電力が誘起されると、整流トランジスタ１２１が導通し、ゲート端子にソース端子よりも低い電圧が印加される向きの起電力が誘起されると、整流トランジスタ１２１が遮断するように構成されている。
【００１１】
また、二次巻線１４３の一方の端子Ｆはゲート駆動巻線１４４の端子Ｆと共通であって、整流トランジスタ１２１のソース端子に接続され、他方の端子Ｇは、平滑回路１２３を介して接地端子１６４に接続されており、二次巻線１４３に起電力が誘起された状態で整流トランジスタ１２１が導通すると、二次巻線１４３の二つの端子Ｆ、Ｇのうち、整流トランジスタ１２１のソース端子に接続された側の端子Ｆと平滑回路１２３とを接続するように構成され、その結果、二次巻線１４３から整流トランジスタ１２１及び平滑回路１２３を介して出力端子１６３へと電流が流れるようになっている。
【００１２】
上記の電源回路１０１で、負荷１６５に一定電圧を印加する動作について以下で説明する。予め入力端子１６１と接地端子１６２との間には３６〜７２Ｖ程度の直流電圧が印加されている。
【００１３】
スイッチトランジスタ１１３が遮断した状態から、スイッチトランジスタ１１３が導通すると、一次巻線１４１にスイッチング電流が流れ、二次巻線１４３及びゲート駆動巻線１４４の両端に誘導起電力が発生する。
【００１４】
スイッチトランジスタ１１３が遮断から、導通に転じたときに、二次巻線１４３に生じる誘導起電力の極性は、二次巻線１４３の、接地端子１６４に接続された側の端子Ｇの電位を接地電位としたときに、整流トランジスタ１２１のソース端子に、接地電位よりも低い電圧を印加する向きになる。他方、ドレイン端子の電位はコンデンサ１２４の高電位側の端子と同電位だが、コンデンサ１２４の低電位側の端子は接地されており、高電位側の端子の電位は接地電位よりも高くなることはない。その結果、整流トランジスタ１２１のドレイン端子の電位は、ソース端子よりも高くなるようになっている。
【００１５】
また、スイッチトランジスタ１１３が遮断から導通に転ずるときに、ゲート駆動巻線１４４に生ずる誘導起電力の極性は 整流トランジスタ１２１のゲート端子にソース端子よりも低い電圧が印加される向きになり、整流トランジスタ１２１のゲート端子にはソース端子の電位よりも低い電圧が印加されるので、整流トランジスタ１２１は遮断している。従って、二次巻線１４３から整流トランジスタ１２１を介して出力端子１６３に電流は流れない。
【００１６】
その後、導通状態にあったスイッチトランジスタ１１３が遮断状態に切り替わると、二次巻線１４３、ゲート駆動巻線１４４には、それぞれスイッチトランジスタ１１３が導通状態における起電力と逆極性の起電力が誘起される。
【００１７】
このとき、整流トランジスタ１２１のソース端子の電位は、ドレイン端子の電位よりも高電位になるとともに、整流トランジスタ１２１のゲート端子の電位はソース端子の電位よりも高電位となるので、整流トランジスタ１２１は逆向きに導通していわゆる第三象限動作をし、ダイオードを整流素子として用いた場合よりも小さい電圧降下で、電流を流すことができる。
【００１８】
こうして整流トランジスタ１２１が逆向きに導通すると、二次巻線１４３から整流トランジスタ１２１を介して平滑回路１２３に電流が流れ込み、平滑回路１２３内のコンデンサ１２４に充電しつつ、出力端子１６３、１６４から負荷１６５へと電力が供給される。
【００１９】
上記した電源回路１０１においては、負荷１６５に出力される出力電圧を、二次側と絶縁された一次側で間接的に検出し、出力電圧が一定電圧になるようにスイッチトランジスタ１１３の導通状態と遮断状態との切替え制御をするが、そのため、上述の電源回路１０１は、検出巻線１４２と、補助整流平滑回路１１４と、制御回路１０７とを有している。
【００２０】
このうち検出巻線１４２は、一次巻線１４１及び二次巻線１４３と磁気結合されており、二次巻線１４３に誘導起電力が生じるときには、検出巻線１４２にも誘導起電力が生じ、検出巻線１４２の端子Ｃ、Ｄ間に、二次巻線１４３に誘起された電圧に応じた大きさの電圧が誘起されるようになっている。
【００２１】
かかる検出巻線１４２の両端子Ｃ、Ｄには、補助整流平滑回路１１４が接続されている。
この補助整流平滑回路１１４は、抵抗１１７とコンデンサ１１８と、ダイオード１１９とを有しており、このうち抵抗１１７とコンデンサ１１８とは直列接続されている。ダイオード１１９のアノード端子は、上述した検出巻線１４２の接地電位側端子と逆側の端子Ｃに接続され、カソード端子は、抵抗１１７とコンデンサ１１８との直列接続回路を介して接地電位に接続されている。抵抗１１７とコンデンサ１１８の接続中点は、制御回路１０７に接続されている。
【００２２】
上述したように、スイッチトランジスタ１１３が導通から遮断に転じると、検出巻線１４２の接地電位側端子と逆側の端子Ｃに生じた電圧がアノード端子に印加され、この電圧がダイオード１１９と抵抗１１７とを介してコンデンサ１１８の高電位側の端子に印加される。コンデンサ１１８の低電位側の端子は検出巻線１４２の接地電位側の端子Ｄに接続されているので、検出巻線１４２の両端子Ｃ、Ｄ間に生じた電圧がコンデンサ１１８の両端に印加され、この電圧でコンデンサ１１８が充電され、その両端に電圧が生じる。この電圧は、抵抗１１７とコンデンサ１１８の接続中点から制御回路１０７に出力される。
【００２３】
制御回路１０７は、誤差電圧生成回路１０６とＰＷＭ制御回路１０５とを有している。このうち、誤差電圧生成回路１０６は、誤差アンプ１５０と、抵抗器１５１〜１５４とを有している。
【００２４】
抵抗器１５３、１５４は、上述した補助整流平滑回路１１４の抵抗１１７とコンデンサ１１８の接続中点と、接地電位との間に直列接続され、抵抗器１５３、１５４の接続中点は誤差アンプ１５０の非反転入力端子(＋)に接続されており、補助整流平滑回路１１４から出力された電圧が、抵抗器１５３、１５４の抵抗比で分圧した電圧(以下で検出電圧と称する)が、誤差アンプ１５０の非反転入力端子(＋)に入力されるようになっている。
【００２５】
他方、抵抗器１５１、１５２は、図示しない回路から供給されている一定の基準電圧Ｖrefと接地電位との間に直列接続され、抵抗器１５１、１５２の接続中点は誤差アンプ１５０の反転入力端子(−)に接続されており、誤差アンプ１５０の反転入力端子(−)には、直列接続された抵抗器１５１、１５２の抵抗比で、一定電圧Ｖrefを分圧した電圧(以下で基準電圧と称する)が入力されるようになっている。
【００２６】
誤差アンプ１５０は、不図示の回路から供給される補助電源電圧Ｖｃによって動作し、検出電圧と基準電圧とを比較し、誤差信号を生成してＰＷＭ制御回路１０５に出力している。
【００２７】
その後、スイッチトランジスタ１１３が遮断から導通に転じると、検出巻線１４２には、接地電位側の端子Ｄの電圧が、他方の端子Ｃよりも低くなる向きの起電力が誘起される。その結果、ダイオード１１９のカソード端子の電位は、アノード端子の電位よりも低下し、ダイオード１１９が逆バイアスされるので、コンデンサ１１８は放電することなく、充電電圧を維持する。こうして維持された充電電圧は、スイッチトランジスタ１１３が導通から遮断に転じたときと同様に、誤差電圧生成回路１０６の抵抗１５３、１５４の抵抗比で分割されて検出電圧が生成され、この検出電圧が誤差アンプ１５０により基準電圧と比較され、誤差信号が生成されてＰＷＭ制御回路１０５に出力される。
【００２８】
ＰＷＭ制御回路１０５は、補助電源回路１７０から供給される電源電圧によって動作し、上述した誤差アンプ１５０から出力される誤差信号に基づいてスイッチトランジスタ１１３のスイッチング動作の制御をし、検出電圧が基準電圧よりも低ければ、スイッチトランジスタ１１３の導通時間を長くし、検出電圧が基準電圧よりも高ければ、スイッチトランジスタ１１３の導通時間を短くしている。
【００２９】
導通時間を遮断時間に比して長くすると、一次巻線１４１に流れる電流量が増え、一次巻線１４１に蓄積されるエネルギーが増大して、二次巻線１４３及び検出巻線１４２に伝達される。すると検出巻線１４２に流れる電流量が増え、検出巻線１４２の端子Ｃ、Ｄ間の電圧が上昇し、この電圧を分圧して得られる検出電圧が上昇する。逆に導通時間を遮断時間に比して短くすると、検出電圧は低下する。こうして検出電圧は、基準電圧に一致するように動作している。
【００３０】
検出電圧が基準電圧に一致すると、検出巻線１４２の端子Ｃ，Ｄ間の電圧が一定になる。また、検出巻線１４２の端子Ｃ、Ｄ間の電圧と、二次巻線１４３の端子Ｆ、Ｇ間の電圧との比は、二次巻線１４３と検出巻線１４２との巻数比によって一定に定まっているので、検出電圧が基準電圧に一致した状態では、二次巻線１４３の端子Ｆ、Ｇ間の電圧が一定になる。理想的な場合には、二次巻線１４３の端子Ｆ、Ｇ間の電圧と、出力電圧は等しくなるので、出力電圧も一定になる。ここでは、２．５Ｖの出力電圧を得ることができるようになっている。
【００３１】
しかしながら、上記回路においては、整流トランジスタ１２１が遮断から導通に転ずる際に、検出巻線１４２のＣ、Ｄ間の電圧に、二次側整流平滑回路１０３内の寄生容量や寄生インダクタンスが原因となるスパイク状のサージ電圧が乗ってしまい、サージ電圧分だけ電圧が大きくなってしまう。
【００３２】
こうして、サージ電圧分だけ大きくなった電圧が、補助整流平滑回路１１４で整流平滑され、検出電圧として制御回路１０７に出力される。その結果、検出電圧はサージ電圧分だけ実際の電圧よりも大きくなる。特に、負荷に流れる電流が大きい場合には、このサージ電圧は大きくなる。
【００３３】
制御回路１０７は、この検出電圧を一定にするように動作しているため、サージ電圧が乗って検出電圧が必要以上に大きくなったときには、制御回路１０７は検出電圧を必要以上に小さくする方向に動作する。従って出力電圧は必要以上に低下してしまい、一定値の出力電圧が出力されなくなってしまうという問題が生じていた。
【００３４】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、特に、一次側と絶縁された二次側の電圧を間接的に検出することで、出力電圧を一定に保つように構成された電源回路において、サージ電圧の影響を除去して、一定の出力電圧を出力することができる電源回路を提供することにある。
【００３５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、一次巻線と、前記一次巻線に直列接続されたスイッチ素子と、前記スイッチ素子をスイッチング動作させる制御回路と、前記一次巻線に磁気結合され、前記スイッチ素子のスイッチング動作により、前記一次巻線にスイッチング電流が流れたときに、それぞれ電圧が誘起される検出巻線と二次巻線と、前記二次巻線に接続され、前記二次巻線に誘起された電圧を整流平滑し、負荷に電力を供給する二次側整流平滑回路と、前記検出巻線に接続され、前記検出巻線に誘起された電圧の大きさに応じた検出電圧を生成し、前記制御回路に出力する補助整流平滑回路とを有し、前記制御回路は、前記スイッチ素子のスイッチング動作を制御し、前記検出電圧の大きさを一定に維持することで、前記二次側整流平滑回路の出力電圧を一定に維持するように構成された電源回路において、前記補助整流平滑回路は、前記検出巻線に誘起された電圧によって充電される遅延コンデンサと、前記遅延コンデンサの充電電圧が所定値以上になると導通する遅延トランジスタとを有し、前記検出巻線と前記補助整流平滑回路は、前記遅延トランジスタが遮断状態のときは切り離され、前記遅延トランジスタが導通状態になると接続されるように構成されている。
請求項２記載の発明は、請求項１記載の電源回路であって、前記遅延コンデンサの充電経路に挿入され、前記遅延コンデンサが充電する際に流れる電流を制限する電流制限抵抗を有することを特徴とする。
【００３６】
本発明の電源回路では、遅延コンデンサと、遅延トランジスタを有しており、遅延トランジスタは、遅延コンデンサの充電電圧が所定値以上になると導通し、導通したときに検出巻線と補助整流平滑回路とを接続するように構成されている。
【００３７】
このように構成すると、遅延トランジスタは遅延コンデンサの充電電圧が所定値以上になるまでは導通しないので、サージ電圧が生じている期間中は、遅延トランジスタが導通しないようにすることで、検出巻線の端子間に生じた電圧が、補助整流平滑回路に出力されないようにすることができる。このため、サージ電圧が生じている期間中は、検出巻線の端子間に生じた電圧が、整流平滑回路に出力されないので、補助整流平滑回路から出力される検出電圧には、サージ電圧が乗らないことになる。
従って、サージ電圧が検出電圧に乗ることにより、出力電圧をほぼ一定値に保つことができなかった従来と異なり、出力電圧をほぼ一定値に保つことができる。
【００３８】
なお、本発明において、遅延コンデンサの充電経路に、電流制限抵抗を挿入するように構成してもよい。このように構成すると、遅延トランジスタが導通するまでの時間は、遅延コンデンサの容量と、電流制限抵抗の抵抗値とで定まるので、電流制限抵抗の抵抗値を予め適当な値に設定しておくことにより、サージ電圧が検出電圧に乗らないようにすることができる。
【００３９】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１は、本発明の実施形態に係る電源回路である。この電源回路１は、図示しない直流バッテリーから出力される３６〜７２Ｖ程度の直流電圧を降圧させて、２．５Ｖの直流電圧を生成させる電源回路であって、トランス４を有している。
トランス４は、一次側には一次巻線４１を、二次側には二次巻線４３とゲート駆動巻線４４とを、それぞれ有している。
【００４０】
上記電源回路１の一次側には、一次側電流供給回路２が設けられている。この一次側電流供給回路２は、入力端子６１と、接地端子６２と、平滑回路１１と、スナバ回路１２と、スイッチトランジスタ１３とを有している。
【００４１】
入力端子６１と、接地された接地端子６２は、図示しない直流バッテリーに接続されており、両端子６１、６２の間に、直流電圧が印加されるように構成されている。入力端子６１と接地端子６２には平滑回路１１が接続されており、平滑回路１１で、直流電圧が平滑化されるように構成されている。
【００４２】
平滑回路１１には、一次巻線４１とスイッチトランジスタ１３の直列接続回路が接続されており、平滑回路１１で平滑化された直流電圧は、一次巻線４１とスイッチトランジスタ１３の直列接続回路の両端に印加されるように構成されている。
【００４３】
スイッチトランジスタ１３は、本発明のスイッチ素子の一例であって、ｎチャネルＭＯＳトランジスタで構成されており、そのドレイン端子は一次巻線４１の一方の端子ｂに接続され、ソース端子は接地端子６２に接続されている。このスイッチトランジスタ１３のゲート端子は後述する制御回路７に接続されており、制御回路７からゲート端子に供給される信号に応じて、スイッチトランジスタ１３がスイッチング動作するように構成されている。スイッチトランジスタ１３は導通すると、一次巻線４１の接地側の端子ｂを接地電位に接続するように構成されており、その結果、平滑回路１１から一次巻線４１へとスイッチング電流を流すようになっている。
【００４４】
上記電源回路１の二次側には、二次側整流平滑回路３が設けられている。
二次側整流平滑回路３は、出力端子６３と、接地端子６４と、整流トランジスタ２１と、スナバ回路２２と、平滑回路２３とを有している。
【００４５】
上述した一次巻線４１と、二次巻線４３及びゲート駆動巻線４４とは絶縁されているが、磁気結合されており、一次巻線４１にスイッチング電流が流れると、二次巻線４３及びゲート駆動巻線４４に起電力が誘起される。
【００４６】
ゲート駆動巻線４４の一方の端子ｅは、整流トランジスタ２１のゲート端子に接続され、他方の端子ｆは、整流トランジスタ２１のソース端子に接続されている。整流トランジスタ２１のドレイン端子は平滑回路２３を介して出力端子６３に接続されており、ゲート駆動巻線４４に起電力が誘起されると、整流トランジスタ２１のゲート−ソース間に電圧を印加する。整流トランジスタ２１はｎチャネルＭＯＳトランジスタで構成されており、ゲート駆動巻線４４に、整流トランジスタ２１のゲート端子にソース端子よりも高い電圧が印加される向きの起電力が誘起されると、整流トランジスタ２１が導通し、ゲート端子にソース端子よりも低い電圧が印加される向きの起電力が誘起されると、整流トランジスタ２１が遮断するように構成されている。
【００４７】
また、二次巻線４３の一方の端子ｆはゲート駆動巻線４４の端子ｆと共通であって、整流トランジスタ２１のソース端子に接続され、他方の端子ｇは、平滑回路２３を介して接地端子６４に接続されており、二次巻線４３に起電力が誘起された状態で整流トランジスタ２１が導通すると、二次巻線４３の二つの端子ｆ、ｇのうち、整流トランジスタ２１のソース端子に接続された側の端子ｆと平滑回路２３とを接続するように構成され、その結果、二次巻線４３から整流トランジスタ２１及び平滑回路２３を介して出力端子６３へと電流が流れるようになっている。
【００４８】
上記の電源回路１で、負荷６５に一定電圧を印加する動作について以下で説明する。予め入力端子６１と接地端子６２との間には、直流バッテリーから３６〜７２Ｖ程度の直流電圧が印加されている。
【００４９】
スイッチトランジスタ１３が遮断した状態から、スイッチトランジスタ１３が導通すると、一次巻線４１にスイッチング電流が流れ、二次巻線４３及びゲート駆動巻線４４の両端に誘導起電力が発生する。
【００５０】
スイッチトランジスタ１３が遮断から導通に転じたときに、二次巻線４３に生じる誘導起電力の極性は、二次巻線４３の、接地端子６４に接続された側の端子ｇの電位を接地電位としたときに、整流トランジスタ２１のソース端子に、接地電位よりも低い電圧を印加する向きになる。他方、ドレイン端子の電位は、コンデンサ２４の高電位側の端子と同電位だが、コンデンサ２４の低電位側の端子は接地されており、高電位側の端子の電位は接地電位よりも高くなることはない。その結果、整流トランジスタ２１のドレイン端子の電位は、ソース端子よりも高くなるようになっている。また、スイッチトランジスタ１３が遮断状態から導通状態に転ずるときに、ゲート駆動巻線４４に生じる誘導起電力の極性は、整流トランジスタ２１のゲート端子に、ソース端子の電位よりも低い電圧を印加する向きになり、整流トランジスタ２１のゲート端子にはソース端子よりも低い電圧が印加されるので、整流トランジスタ２１は遮断している。従って、二次巻線４３から整流トランジスタ２１を介して出力端子６３に電流は流れない。
【００５１】
その後、導通状態にあったスイッチトランジスタ１３が遮断状態に切り替わると、二次巻線４３、ゲート駆動巻線４４には、スイッチトランジスタ１３が、遮断状態から導通状態に切り替わる際に生じる起電力と逆極性の起電力がそれぞれ誘起される。
【００５２】
このとき、整流トランジスタ２１のソース端子の電位は、ドレイン端子の電位よりも高電位になるとともに、整流トランジスタ２１のゲート端子の電位はソース端子の電位よりも高電位となるので、整流トランジスタ２１は逆向きに導通していわゆる第三象限動作をし、ダイオードを整流素子として用いた場合よりも小さい電圧降下で、電流を流すことができる。
【００５３】
こうして整流トランジスタ２１が逆向きに導通すると、二次巻線４３の、整流トランジスタ２１のソース端子に接続された側の端子ｆと平滑回路２３とが接続され、その結果、二次巻線４３から整流トランジスタ２１を介して平滑回路２３に電流が流れ込み、平滑回路２３内のコンデンサ２４に充電しつつ、出力端子６３及び接地端子６４から負荷６５へと電力が供給される。
【００５４】
上記した電源回路１においては、負荷６５に出力される出力電圧を、二次側と絶縁された一次側で間接的に検出し、出力電圧が一定電圧になるようにスイッチトランジスタ１３の導通状態と遮断状態との切替え制御をするが、そのため、上述の電源回路１は、検出巻線４２と、補助整流平滑回路１４と、制御回路７とサージマスク回路８０とを有している。
【００５５】
このうち検出巻線４２は、一次巻線４１及び二次巻線４３と磁気結合されており、二次巻線４３に誘導起電力が生じるときには、検出巻線４２にも誘導起電力が生じ、検出巻線４２の端子ｃ、ｄ間に、二次巻線４３に誘起された電圧に応じた大きさの電圧が誘起されるようになっている。
【００５６】
かかる検出巻線４２の両端子ｃ、ｄには、サージマスク回路８０が接続されている。サージマスク回路８０は、ＰＮＰ型トランジスタからなる遅延トランジスタ８１と、電流制限抵抗８２と、抵抗８３と、遅延コンデンサ８４とを有している。
遅延コンデンサ８４は、電流制限抵抗８２と直列接続され、その直列接続回路の両端が検出巻線４２の端子ｃ、ｄにそれぞれ接続されている。
【００５７】
遅延トランジスタ８１のエミッタ端子とベース端子との間には、遅延コンデンサ８４が接続されており、遅延コンデンサ８４と並列に、リーク電流による誤動作防止用の抵抗８３が接続されている。遅延トランジスタ８１のコレクタ端子は、後述する補助整流平滑回路１４に接続されており、遅延トランジスタ８１は、遅延コンデンサ８４の充電電圧で、導通又は遮断して、補助整流平滑回路１４と検出巻線４２とを接続することができるように構成されている。
【００５８】
上述したようにスイッチトランジスタ１３が導通から遮断に転ずると、検出巻線４２には、その二つの端子ｃ、ｄのうち、遅延トランジスタ８１のエミッタ端子に接続された側の端子ｃ(以下で、エミッタ側の端子ｃと称する。)の電圧が、接地電位側の端子ｄの電圧よりも低くなる向きの起電力が生じる。
【００５９】
こうして、検出巻線４２のエミッタ側の端子ｃの電圧が、接地電位側の端子ｄの電圧よりも高くなると、遅延コンデンサ８４と電流制限抵抗８２との直列接続回路に検出巻線４２から電流が供給され、遅延コンデンサ８４は、遅延コンデンサ８４の低電位側の端子の電圧が高電位側の端子よりも低くなる向き、すなわち遅延トランジスタ８１のエミッタ端子に、ベース端子よりも高電圧が印加される向きに充電される。
【００６０】
遅延コンデンサ８４には電流制限抵抗８２が直列接続されているので、遅延コンデンサ８４の両端の電圧は、充電の進行に従って徐々に上昇する。スイッチトランジスタ１３が導通状態にあるときは遅延トランジスタ８１は遮断しているが、スイッチトランジスタ１３が導通から遮断に転じ、遅延コンデンサ８４の充電開始後、遅延コンデンサ８４の両端子間の充電電圧が、ＶBE(遅延トランジスタ８１のベース−エミッタ間の順方向導通電圧)以上に上昇すると、遅延トランジスタ８１は導通する。ＶBEに達するまでの時間は、検出巻線４２に生じる電圧の大きさと、電流制限抵抗８２の抵抗値と遅延コンデンサ８４の容量とにより規定される。
【００６１】
後述するように、スイッチトランジスタ１３がスイッチング動作すると、そのスイッチング動作に応じて検出巻線４２の両端に交流電圧が生じ、遅延コンデンサ８４はその交流電圧により充放電される。
【００６２】
スイッチトランジスタ１３が導通から遮断に転じる直前には、遅延コンデンサ８４は、低電位側の端子が高電位側の端子よりも高電位になる向きに充電されているが、スイッチトランジスタ１３が導通から遮断に転じると、遅延コンデンサ８４は逆向きに充電されて低電位側の端子が高電位側の端子よりも低電位になる。
【００６３】
検出巻線４２に生じる起電力の大きさは一定であるから、遅延コンデンサ８４の充電電流は、電流制限抵抗８２の抵抗値と遅延コンデンサ８４の容量とで決まる。
【００６４】
従って、遅延コンデンサ８４が逆向きに充電されてその両端子間の電圧がＶBEに達するまでの時間は、抵抗値や容量の設定値を変更することで調整することができる。
【００６５】
ところで、スイッチトランジスタ１３が導通から遮断に転じる時には、検出巻線４２の両端子間には、二次側整流平滑回路３内の寄生容量や寄生インダクタンスが原因となるスパイク状のサージ電圧が現れるが、本発明では、電流制限抵抗８２の抵抗値と遅延コンデンサ８４の容量とを予め適当な値に設定されており、遅延コンデンサ８４の両端子間の電圧がＶBEに達するまでの時間が調整されている。すなわち、定常状態でサージ電圧が現れる期間中には、遅延コンデンサ８４の両端子間の電圧がＶBEに達しないようにしている。従って、サージ電圧が現れる期間は、遅延トランジスタ８１は導通しない。
【００６６】
これにより、サージ電圧が現れる期間中、検出巻線４２の両端子間の電圧は、補助整流平滑回路１４に出力されないので、補助整流平滑回路１４には、サージ電圧は伝達されないことになる。
【００６７】
この補助整流平滑回路１４は、抵抗１７とコンデンサ１８と、ダイオード１９とを有している。
上述した遅延トランジスタ８１のコレクタ端子はダイオード１９のアノード端子に接続されて、カソード端子は、平滑回路を構成し、直列接続された抵抗１７及びコンデンサ１８を介して接地電位に接続されている。抵抗１７とコンデンサ１８の接続中点は、制御回路７に接続されている。
【００６８】
遅延トランジスタ８１が遮断から導通に転じ、遅延トランジスタ８１のコレクタ端子がダイオード１９のアノード端子に接続されると、検出巻線４２の両端子ｃ、ｄ間に生じた電圧がアノード端子に印加され、この電圧がダイオード１９と抵抗１７とを介してコンデンサ１８の高電位側の端子に印加される。コンデンサ１８の低電位側の端子は検出巻線４２の接地電位側の端子ｄに接続されているので、検出巻線４２の両端子ｃ、ｄ間に生じた電圧がコンデンサ１８の両端に印加され、この電圧でコンデンサ１８が充電され、その両端に電圧が生じる。この電圧は、抵抗１７とコンデンサ１８の接続中点から制御回路７に出力される。上述したように、補助整流平滑回路１４には、サージ電圧は伝達されないので、補助整流平滑回路１４から出力される直流電圧にもサージ電圧の影響はない。
【００６９】
制御回路７は、誤差電圧生成回路６とＰＷＭ制御回路５とを有している。このうち、誤差電圧生成回路６は、誤差アンプ５０と、抵抗器５１〜５４とを有している。
【００７０】
抵抗器５３、５４は、上述した補助整流平滑回路１４の抵抗１７とコンデンサ１８の接続中点と、接地電位との間に直列接続され、抵抗器５３、５４の接続中点は誤差アンプ５０の非反転入力端子(＋)に接続されており、補助整流平滑回路１４から出力された電圧が、抵抗器５３、５４の抵抗比で分圧した電圧(以下で検出電圧と称する)が、誤差アンプ５０の非反転入力端子(＋)に入力されるようになっている。上述したように、補助整流平滑回路１４から出力される電圧にはサージ電圧の影響はないので、検出電圧にもサージ電圧の影響はない。
【００７１】
他方、抵抗器５１、５２は、図示しない回路から供給されている一定の基準電圧Ｖrefと接地電位との間に直列接続され、抵抗器５１、５２の接続中点は誤差アンプ５０の反転入力端子(−)に接続されており、誤差アンプ５０の反転入力端子(−)には、直列接続された抵抗器５１、５２の抵抗比で、一定電圧Ｖrefを分圧した電圧(以下で基準電圧と称する)が入力されるようになっている。
【００７２】
誤差アンプ５０は、不図示の回路から供給される補助電源電圧Ｖｃによって動作し、検出電圧と基準電圧とを比較し、誤差信号を生成してＰＷＭ制御回路５に出力している。
【００７３】
スイッチトランジスタ１３が遮断から導通に転じたときには、検出巻線４２には、エミッタ側の端子ｃの電圧が、接地電位側の端子ｄの電圧よりも低くなる向きの起電力が生じる。
【００７４】
検出巻線４２のエミッタ側の端子ｃが、接地電位側の端子ｄの電圧よりも低電位になると、サージマスク回路８０内の遅延コンデンサ８４は、低電位側の端子の電圧が高電位側の端子よりも高くなる向きに充電される。コンデンサ８４の高電位側の端子は、遅延トランジスタ８１のエミッタ端子に接続されているので、遅延トランジスタ８１のエミッタ端子には、ベース端子よりも低い電圧が印加され、その結果、遅延トランジスタ８１は導通から遮断に転じる。
【００７５】
遅延トランジスタ８１が遮断に転じると、検出巻線４２に生じた電圧は、補助整流平滑回路１４のダイオード１９のアノード端子には印加されなくなり、他方カソード端子には、コンデンサ１８の両端子間の電圧によりアノード端子よりも高い電圧が印加されるのでダイオード１９は逆バイアスされ、コンデンサ１８は放電することなく、充電電圧を維持する。こうして維持された充電電圧は、誤差電圧生成回路６の抵抗５３、５４の抵抗比で分割されて検出電圧が生成され、この検出電圧が誤差アンプ５０により基準電圧と比較され、誤差信号が生成されてＰＷＭ制御回路５に出力される。
【００７６】
ＰＷＭ制御回路５は、上述した誤差アンプ５０から出力される誤差信号に基づいてスイッチトランジスタ１３のスイッチング動作の制御をし、検出電圧が基準電圧よりも低ければ、スイッチトランジスタ１３の導通時間が長くなるようにし、検出電圧が基準電圧よりも高ければ、スイッチトランジスタ１３の導通時間が短くなるようにしている。
【００７７】
導通時間を遮断時間に比して長くすると、一次巻線４１に流れる電流量が増え、一次巻線４１に蓄積されるエネルギーが増大して、二次巻線４３及び検出巻線４２に伝達される。すると検出巻線４２に流れる電流量が増え、検出巻線４２の端子ｃ、ｄ間の電圧が上昇し、この電圧を分圧して得られる検出電圧が上昇する。逆に導通時間を遮断時間に比して短くすると、検出電圧は低下する。こうして検出電圧は、基準電圧に一致するように動作している。
【００７８】
検出電圧が基準電圧に一致すると、検出巻線４２の端子ｃ，ｄ間の電圧が一定になる。また、検出巻線４２の端子ｃ、ｄ間の電圧と、二次巻線４３の端子ｆ、ｇ間の電圧との比は、二次巻線４３と検出巻線４２との巻数比によって一定に定まっているので、検出電圧が基準電圧に一致した状態では、二次巻線４３の端子ｆ、ｇ間の電圧が一定になる。理想的な場合には、二次巻線４３の端子ｆ、ｇ間の電圧と、出力電圧は等しくなるので、出力電圧も一定になる。ここでは、２．５Ｖで一定な出力電圧を得ることができるようになっている。
【００７９】
従来の電源回路１０１では、検出電圧にサージ電圧が乗ってしまっており、サージ電圧の影響で出力電圧が低下してしまい、特に負荷１６５に流れる電流が大きい場合にはサージ電圧が大きくなるので、サージ電圧による出力電圧の低下は顕著になってしまっていた。
【００８０】
しかしながら、上記実施形態の電源回路１では、検出巻線４２の両端子ｃ、ｄと補助整流平滑回路１４との間には、上述したように遅延トランジスタ８１を備えたサージマスク回路８０が挿入されており、サージ電圧が補助整流平滑回路１４には伝達されないように構成されている。このため、検出電圧にはサージ電圧の影響は全くない。
【００８１】
本実施形態の誤差信号生成回路６は、このようにサージ電圧の影響のない検出電圧を基準電圧と比較して誤差信号を生成し、この誤差信号に従ってＰＷＭ制御回路５が、スイッチトランジスタ１３の導通／遮断を制御するので、サージ電圧が検出電圧に乗ることにより出力電圧が必要以上に低下し、一定値に保つことができなかった従来と異なり、出力電圧をほぼ一定値に保つことができる。
【００８２】
本発明の発明者等は、本発明の作用効果を確認すべく、従来の電源回路と、本実施形態の電源回路について、それぞれの補助整流平滑回路１１４、１４に入力される電圧の時間変化を比較した。
【００８３】
図２(ａ)に、無負荷状態で補助整流平滑回路１１４、１４に入力される電圧の時間変化を示す。図２(ａ)の曲線(Ａ)は、従来の補助整流平滑回路１１４に入力される電圧の時間変化を示しており、曲線(Ｂ)は、本実施形態の補助整流平滑回路１４に入力される電圧の時間変化を示している。また、曲線(Ｃ)は、それぞれの一次巻線に流れる電流の時間変化を示している。
【００８４】
曲線(Ａ)の立ち上がり部分９１1、９１2にはサージ電圧が乗っているが、そのサージ電圧はそれほど大きくはない。このため、この電圧が整流平滑されて生成される検出電圧に乗るサージ電圧も小さく、サージ電圧が乗る影響による出力電圧の低下は小さい。これに対し、曲線(Ｂ)の立ち上がり部分９２1、９２2にはほとんどサージ電圧は乗っていない。上述したように本実施形態では、サージ電圧が現れる期間(図２(ａ)の符号Ｔ11、Ｔ12)には、遅延トランジスタ８１が遮断しており、補助整流平滑回路１４には電圧は入力されないからである。
【００８５】
しかしながら、負荷が大きくなると、サージ電圧もまた大きくなる。図２(ｂ)に、全負荷状態で補助整流平滑回路１１４、１４に入力される電圧の時間変化を示す。図２(ｂ)の曲線(Ｄ)は、従来の補助整流平滑回路１１４に入力される電圧の時間変化を示しており、曲線(Ｅ)は、本実施形態の補助整流平滑回路１４に入力される電圧の時間変化を示している。また、曲線(Ｆ)は、それぞれの一次巻線に流れる電流の時間変化を示している。
【００８６】
この場合には、曲線(Ｄ)の立ち上がり部分９３1、９３2には、大きなサージ電圧が乗っている。従来回路では、このように大きなサージ電圧が乗ると、検出電圧にサージ電圧が与える影響が大きくなり、その結果、出力電圧を一定値に保つことができなくなってしまっていた。
【００８７】
しかしながら、本実施形態の電源回路１では、無負荷状態と同様に、サージ電圧が現れる期間(図２(ｂ)の符号Ｔ21、Ｔ22)には、遅延トランジスタ８１は導通せず、その結果曲線(Ｅ)の立ち上がり部分９５1、９５2にはほとんどサージ電圧は乗っていない。
【００８８】
以上説明したように、本実施形態の電源回路１では、無負荷状態でも全負荷状態でも、補助整流平滑回路１４に入力される電圧にはサージ電圧が乗らない。このため従来と異なり、検出電圧にもサージ電圧は乗らないことが確認できた。その結果、出力電圧をほぼ一定値に保つことができる。
【００８９】
なお、本実施形態では、スイッチ素子として、ｎチャネルＭＯＳトランジスタからなるスイッチトランジスタ１３を用いているが、本発明のスイッチ素子はこれに限られるものではなく、例えばｐチャネルＭＯＳトランジスタで構成してもよい。
【００９０】
また、本実施形態では、遅延トランジスタとして、ＰＮＰ型トランジスタで構成された遅延トランジスタ８１を用いているが、本発明の遅延トランジスタはこれに限られるものではなく、例えばＮＰＮ型トランジスタで構成してもよいし、あるいはＭＯＳＦＥＴで構成してもよい。
【００９１】
また、本実施形態では、二次側整流平滑回路３の整流用素子として、整流トランジスタ２１を用いているが、本発明はこれに限らず、ダイオードを用いてもよい。
【００９２】
また、本実施形態では、電流制限抵抗８２は、遅延コンデンサ８４と直列に接続されているものとしているが、本発明はこれに限らず、遅延コンデンサ８４の充電経路に挿入されていればよい。
【００９３】
なお、上述したＰＷＭ制御回路５は、検出巻線４２に接続された補助電源回路７０から供給される電圧を電源電圧として動作している。この補助電源回路７０は、ダイオード７１と抵抗７２とコンデンサ７３とを有しており、抵抗７２とコンデンサ７３とでローパスフィルタを構成しており、ダイオード７１で検出巻線４２の端子ｃ、ｄ間の電圧を整流した後に、ローパスフィルタで高帯域成分を除去して直流電圧を生成し、ＰＷＭ制御回路５の電源電圧を生成している。しかしながら、ＰＷＭ制御回路５の電源電圧は、かかる構成の電源回路で構成しなくともよく、一定電圧を生成できる電源回路であればよい。
【００９４】
【発明の効果】
サージマスク回路で、サージ電圧が検出巻線に現れる期間だけ、検出巻線の両端の電圧を整流平滑回路に出力しないようにし、検出電圧にサージ電圧が乗らないようにすることで、出力電圧をほぼ一定値に保つことができる。
【図面の簡単な説明】
【図１】本発明の電源回路の一例を示す回路図
【図２】(ａ)：従来の電源回路と本発明の電源回路とについて、無負荷時において補助整流平滑回路に入力される電圧の時間変化を示す波形図
(ｂ)：従来の電源回路と本発明の電源回路とについて、全負荷時において補助整流平滑回路に入力される電圧の時間変化を示す波形図
【図３】従来の電源回路を示す回路図
【符号の説明】
１……電源回路 ２……一次側電流供給回路 ３……二次側整流平滑回路
４……トランス ５……ＰＷＭ制御回路 ６……誤差電圧生成回路 ７……制御回路 １３……スイッチトランジスタ(スイッチ素子) １４……補助整流平滑回路 ４１……一次巻線 ４２……検出巻線 ４３……二次巻線
５０……誤差アンプ ８１……遅延トランジスタ ８４……遅延コンデンサ
【発明の属する技術分野】
本発明は電源回路に関し、特に、一次側と絶縁された二次側の電圧を間接的に検出することで、出力電圧を一定に保つように構成された電源回路の改善に関する。
【０００２】
【従来の技術】
電源は電子装置にとって欠かせない回路であり、電源装置として電子装置とは独立して設置される他、電子装置中に組み込まれたり、プリント基板上の一部分に他の回路と共存した状態で設けられる等、供給すべき電力量に応じて多種多様な設置方式を選択できるようになっている。
【０００３】
図３の符号１０１に示したものは、図示しない直流バッテリーから出力される３６〜７２Ｖ程度の直流電圧を降圧させ、２．５Ｖ程度の直流電圧を生成する電源回路であって、トランス１０４を有している。
トランス１０４は、一次側には一次巻線１４１を、二次側には二次巻線１４３とゲート駆動巻線１４４とを有している。
【０００４】
この電源回路１０１の一次側には、一次側電流供給回路１０２が設けられている。この一次側電流供給回路１０２は、入力端子１６１と、接地端子１６２と、平滑回路１１１と、スナバ回路１１２と、スイッチトランジスタ１１３とを有している。
【０００５】
入力端子１６１と接地端子１６２は、図示しない直流バッテリーに接続されており、両端子１６１、１６２の間に、３６〜７２Ｖ程度の直流電圧が印加されるように構成されている。入力端子１６１と接地端子１６２には平滑回路１１１が接続されており、平滑回路１１１で、直流電圧が平滑化されるように構成されている。
【０００６】
平滑回路１１１には、トランス１０４の一次巻線１４１とスイッチトランジスタ１１３の直列接続回路が接続されており、平滑回路１１１で平滑化された直流電圧は、一次巻線１４１とスイッチトランジスタ１１３の直列接続回路の両端に印加されるように構成されている。
【０００７】
スイッチトランジスタ１１３は、ｎチャネルＭＯＳトランジスタで構成されており、そのドレイン端子は一次巻線１４１の一方の端子Ｂに接続され、ソース端子は接地端子１６２に接続されている。このスイッチトランジスタ１１３のゲート端子は後述する制御回路１０７に接続されており、制御回路１０７からゲート端子に供給される信号に応じて、スイッチトランジスタ１１３が導通又は遮断する。かかるスイッチトランジスタ１１３は、導通すると、一次巻線１４１の接地側の端子Ｂを接地電位に接続するように構成されており、その結果、平滑回路１１１から一次巻線１４１へとスイッチング電流を流すことができるようになっている。
【０００８】
上記電源回路１０１の二次側には、二次側整流平滑回路１０３が設けられている。この二次側整流平滑回路１０３は、出力端子１６３と、接地端子１６４と、整流トランジスタ１２１と、スナバ回路１２２と、平滑回路１２３とを有している。
【０００９】
上述した一次巻線１４１と、二次巻線１４３及びゲート駆動巻線１４４とは絶縁されているが磁気結合されており、一次巻線１４１にスイッチング電流が流れると、二次巻線１４３及びゲート駆動巻線１４４に起電力が誘起されるように構成されている。
【００１０】
ゲート駆動巻線１４４の一方の端子Ｅは、整流トランジスタ１２１のゲート端子に接続され、他方の端子Ｆは、整流トランジスタ１２１のソース端子に接続されている。整流トランジスタ１２１のドレイン端子は平滑回路１２３を介して出力端子１６３に接続されており、ゲート駆動巻線１４４に起電力が誘起されると、整流トランジスタ１２１のゲート−ソース間に電圧を印加する。ゲート駆動巻線１４４に、整流トランジスタ１２１のゲート端子にソース端子よりも高い電圧が印加される向きの起電力が誘起されると、整流トランジスタ１２１が導通し、ゲート端子にソース端子よりも低い電圧が印加される向きの起電力が誘起されると、整流トランジスタ１２１が遮断するように構成されている。
【００１１】
また、二次巻線１４３の一方の端子Ｆはゲート駆動巻線１４４の端子Ｆと共通であって、整流トランジスタ１２１のソース端子に接続され、他方の端子Ｇは、平滑回路１２３を介して接地端子１６４に接続されており、二次巻線１４３に起電力が誘起された状態で整流トランジスタ１２１が導通すると、二次巻線１４３の二つの端子Ｆ、Ｇのうち、整流トランジスタ１２１のソース端子に接続された側の端子Ｆと平滑回路１２３とを接続するように構成され、その結果、二次巻線１４３から整流トランジスタ１２１及び平滑回路１２３を介して出力端子１６３へと電流が流れるようになっている。
【００１２】
上記の電源回路１０１で、負荷１６５に一定電圧を印加する動作について以下で説明する。予め入力端子１６１と接地端子１６２との間には３６〜７２Ｖ程度の直流電圧が印加されている。
【００１３】
スイッチトランジスタ１１３が遮断した状態から、スイッチトランジスタ１１３が導通すると、一次巻線１４１にスイッチング電流が流れ、二次巻線１４３及びゲート駆動巻線１４４の両端に誘導起電力が発生する。
【００１４】
スイッチトランジスタ１１３が遮断から、導通に転じたときに、二次巻線１４３に生じる誘導起電力の極性は、二次巻線１４３の、接地端子１６４に接続された側の端子Ｇの電位を接地電位としたときに、整流トランジスタ１２１のソース端子に、接地電位よりも低い電圧を印加する向きになる。他方、ドレイン端子の電位はコンデンサ１２４の高電位側の端子と同電位だが、コンデンサ１２４の低電位側の端子は接地されており、高電位側の端子の電位は接地電位よりも高くなることはない。その結果、整流トランジスタ１２１のドレイン端子の電位は、ソース端子よりも高くなるようになっている。
【００１５】
また、スイッチトランジスタ１１３が遮断から導通に転ずるときに、ゲート駆動巻線１４４に生ずる誘導起電力の極性は 整流トランジスタ１２１のゲート端子にソース端子よりも低い電圧が印加される向きになり、整流トランジスタ１２１のゲート端子にはソース端子の電位よりも低い電圧が印加されるので、整流トランジスタ１２１は遮断している。従って、二次巻線１４３から整流トランジスタ１２１を介して出力端子１６３に電流は流れない。
【００１６】
その後、導通状態にあったスイッチトランジスタ１１３が遮断状態に切り替わると、二次巻線１４３、ゲート駆動巻線１４４には、それぞれスイッチトランジスタ１１３が導通状態における起電力と逆極性の起電力が誘起される。
【００１７】
このとき、整流トランジスタ１２１のソース端子の電位は、ドレイン端子の電位よりも高電位になるとともに、整流トランジスタ１２１のゲート端子の電位はソース端子の電位よりも高電位となるので、整流トランジスタ１２１は逆向きに導通していわゆる第三象限動作をし、ダイオードを整流素子として用いた場合よりも小さい電圧降下で、電流を流すことができる。
【００１８】
こうして整流トランジスタ１２１が逆向きに導通すると、二次巻線１４３から整流トランジスタ１２１を介して平滑回路１２３に電流が流れ込み、平滑回路１２３内のコンデンサ１２４に充電しつつ、出力端子１６３、１６４から負荷１６５へと電力が供給される。
【００１９】
上記した電源回路１０１においては、負荷１６５に出力される出力電圧を、二次側と絶縁された一次側で間接的に検出し、出力電圧が一定電圧になるようにスイッチトランジスタ１１３の導通状態と遮断状態との切替え制御をするが、そのため、上述の電源回路１０１は、検出巻線１４２と、補助整流平滑回路１１４と、制御回路１０７とを有している。
【００２０】
このうち検出巻線１４２は、一次巻線１４１及び二次巻線１４３と磁気結合されており、二次巻線１４３に誘導起電力が生じるときには、検出巻線１４２にも誘導起電力が生じ、検出巻線１４２の端子Ｃ、Ｄ間に、二次巻線１４３に誘起された電圧に応じた大きさの電圧が誘起されるようになっている。
【００２１】
かかる検出巻線１４２の両端子Ｃ、Ｄには、補助整流平滑回路１１４が接続されている。
この補助整流平滑回路１１４は、抵抗１１７とコンデンサ１１８と、ダイオード１１９とを有しており、このうち抵抗１１７とコンデンサ１１８とは直列接続されている。ダイオード１１９のアノード端子は、上述した検出巻線１４２の接地電位側端子と逆側の端子Ｃに接続され、カソード端子は、抵抗１１７とコンデンサ１１８との直列接続回路を介して接地電位に接続されている。抵抗１１７とコンデンサ１１８の接続中点は、制御回路１０７に接続されている。
【００２２】
上述したように、スイッチトランジスタ１１３が導通から遮断に転じると、検出巻線１４２の接地電位側端子と逆側の端子Ｃに生じた電圧がアノード端子に印加され、この電圧がダイオード１１９と抵抗１１７とを介してコンデンサ１１８の高電位側の端子に印加される。コンデンサ１１８の低電位側の端子は検出巻線１４２の接地電位側の端子Ｄに接続されているので、検出巻線１４２の両端子Ｃ、Ｄ間に生じた電圧がコンデンサ１１８の両端に印加され、この電圧でコンデンサ１１８が充電され、その両端に電圧が生じる。この電圧は、抵抗１１７とコンデンサ１１８の接続中点から制御回路１０７に出力される。
【００２３】
制御回路１０７は、誤差電圧生成回路１０６とＰＷＭ制御回路１０５とを有している。このうち、誤差電圧生成回路１０６は、誤差アンプ１５０と、抵抗器１５１〜１５４とを有している。
【００２４】
抵抗器１５３、１５４は、上述した補助整流平滑回路１１４の抵抗１１７とコンデンサ１１８の接続中点と、接地電位との間に直列接続され、抵抗器１５３、１５４の接続中点は誤差アンプ１５０の非反転入力端子(＋)に接続されており、補助整流平滑回路１１４から出力された電圧が、抵抗器１５３、１５４の抵抗比で分圧した電圧(以下で検出電圧と称する)が、誤差アンプ１５０の非反転入力端子(＋)に入力されるようになっている。
【００２５】
他方、抵抗器１５１、１５２は、図示しない回路から供給されている一定の基準電圧Ｖrefと接地電位との間に直列接続され、抵抗器１５１、１５２の接続中点は誤差アンプ１５０の反転入力端子(−)に接続されており、誤差アンプ１５０の反転入力端子(−)には、直列接続された抵抗器１５１、１５２の抵抗比で、一定電圧Ｖrefを分圧した電圧(以下で基準電圧と称する)が入力されるようになっている。
【００２６】
誤差アンプ１５０は、不図示の回路から供給される補助電源電圧Ｖｃによって動作し、検出電圧と基準電圧とを比較し、誤差信号を生成してＰＷＭ制御回路１０５に出力している。
【００２７】
その後、スイッチトランジスタ１１３が遮断から導通に転じると、検出巻線１４２には、接地電位側の端子Ｄの電圧が、他方の端子Ｃよりも低くなる向きの起電力が誘起される。その結果、ダイオード１１９のカソード端子の電位は、アノード端子の電位よりも低下し、ダイオード１１９が逆バイアスされるので、コンデンサ１１８は放電することなく、充電電圧を維持する。こうして維持された充電電圧は、スイッチトランジスタ１１３が導通から遮断に転じたときと同様に、誤差電圧生成回路１０６の抵抗１５３、１５４の抵抗比で分割されて検出電圧が生成され、この検出電圧が誤差アンプ１５０により基準電圧と比較され、誤差信号が生成されてＰＷＭ制御回路１０５に出力される。
【００２８】
ＰＷＭ制御回路１０５は、補助電源回路１７０から供給される電源電圧によって動作し、上述した誤差アンプ１５０から出力される誤差信号に基づいてスイッチトランジスタ１１３のスイッチング動作の制御をし、検出電圧が基準電圧よりも低ければ、スイッチトランジスタ１１３の導通時間を長くし、検出電圧が基準電圧よりも高ければ、スイッチトランジスタ１１３の導通時間を短くしている。
【００２９】
導通時間を遮断時間に比して長くすると、一次巻線１４１に流れる電流量が増え、一次巻線１４１に蓄積されるエネルギーが増大して、二次巻線１４３及び検出巻線１４２に伝達される。すると検出巻線１４２に流れる電流量が増え、検出巻線１４２の端子Ｃ、Ｄ間の電圧が上昇し、この電圧を分圧して得られる検出電圧が上昇する。逆に導通時間を遮断時間に比して短くすると、検出電圧は低下する。こうして検出電圧は、基準電圧に一致するように動作している。
【００３０】
検出電圧が基準電圧に一致すると、検出巻線１４２の端子Ｃ，Ｄ間の電圧が一定になる。また、検出巻線１４２の端子Ｃ、Ｄ間の電圧と、二次巻線１４３の端子Ｆ、Ｇ間の電圧との比は、二次巻線１４３と検出巻線１４２との巻数比によって一定に定まっているので、検出電圧が基準電圧に一致した状態では、二次巻線１４３の端子Ｆ、Ｇ間の電圧が一定になる。理想的な場合には、二次巻線１４３の端子Ｆ、Ｇ間の電圧と、出力電圧は等しくなるので、出力電圧も一定になる。ここでは、２．５Ｖの出力電圧を得ることができるようになっている。
【００３１】
しかしながら、上記回路においては、整流トランジスタ１２１が遮断から導通に転ずる際に、検出巻線１４２のＣ、Ｄ間の電圧に、二次側整流平滑回路１０３内の寄生容量や寄生インダクタンスが原因となるスパイク状のサージ電圧が乗ってしまい、サージ電圧分だけ電圧が大きくなってしまう。
【００３２】
こうして、サージ電圧分だけ大きくなった電圧が、補助整流平滑回路１１４で整流平滑され、検出電圧として制御回路１０７に出力される。その結果、検出電圧はサージ電圧分だけ実際の電圧よりも大きくなる。特に、負荷に流れる電流が大きい場合には、このサージ電圧は大きくなる。
【００３３】
制御回路１０７は、この検出電圧を一定にするように動作しているため、サージ電圧が乗って検出電圧が必要以上に大きくなったときには、制御回路１０７は検出電圧を必要以上に小さくする方向に動作する。従って出力電圧は必要以上に低下してしまい、一定値の出力電圧が出力されなくなってしまうという問題が生じていた。
【００３４】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、特に、一次側と絶縁された二次側の電圧を間接的に検出することで、出力電圧を一定に保つように構成された電源回路において、サージ電圧の影響を除去して、一定の出力電圧を出力することができる電源回路を提供することにある。
【００３５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、一次巻線と、前記一次巻線に直列接続されたスイッチ素子と、前記スイッチ素子をスイッチング動作させる制御回路と、前記一次巻線に磁気結合され、前記スイッチ素子のスイッチング動作により、前記一次巻線にスイッチング電流が流れたときに、それぞれ電圧が誘起される検出巻線と二次巻線と、前記二次巻線に接続され、前記二次巻線に誘起された電圧を整流平滑し、負荷に電力を供給する二次側整流平滑回路と、前記検出巻線に接続され、前記検出巻線に誘起された電圧の大きさに応じた検出電圧を生成し、前記制御回路に出力する補助整流平滑回路とを有し、前記制御回路は、前記スイッチ素子のスイッチング動作を制御し、前記検出電圧の大きさを一定に維持することで、前記二次側整流平滑回路の出力電圧を一定に維持するように構成された電源回路において、前記補助整流平滑回路は、前記検出巻線に誘起された電圧によって充電される遅延コンデンサと、前記遅延コンデンサの充電電圧が所定値以上になると導通する遅延トランジスタとを有し、前記検出巻線と前記補助整流平滑回路は、前記遅延トランジスタが遮断状態のときは切り離され、前記遅延トランジスタが導通状態になると接続されるように構成されている。
請求項２記載の発明は、請求項１記載の電源回路であって、前記遅延コンデンサの充電経路に挿入され、前記遅延コンデンサが充電する際に流れる電流を制限する電流制限抵抗を有することを特徴とする。
【００３６】
本発明の電源回路では、遅延コンデンサと、遅延トランジスタを有しており、遅延トランジスタは、遅延コンデンサの充電電圧が所定値以上になると導通し、導通したときに検出巻線と補助整流平滑回路とを接続するように構成されている。
【００３７】
このように構成すると、遅延トランジスタは遅延コンデンサの充電電圧が所定値以上になるまでは導通しないので、サージ電圧が生じている期間中は、遅延トランジスタが導通しないようにすることで、検出巻線の端子間に生じた電圧が、補助整流平滑回路に出力されないようにすることができる。このため、サージ電圧が生じている期間中は、検出巻線の端子間に生じた電圧が、整流平滑回路に出力されないので、補助整流平滑回路から出力される検出電圧には、サージ電圧が乗らないことになる。
従って、サージ電圧が検出電圧に乗ることにより、出力電圧をほぼ一定値に保つことができなかった従来と異なり、出力電圧をほぼ一定値に保つことができる。
【００３８】
なお、本発明において、遅延コンデンサの充電経路に、電流制限抵抗を挿入するように構成してもよい。このように構成すると、遅延トランジスタが導通するまでの時間は、遅延コンデンサの容量と、電流制限抵抗の抵抗値とで定まるので、電流制限抵抗の抵抗値を予め適当な値に設定しておくことにより、サージ電圧が検出電圧に乗らないようにすることができる。
【００３９】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１は、本発明の実施形態に係る電源回路である。この電源回路１は、図示しない直流バッテリーから出力される３６〜７２Ｖ程度の直流電圧を降圧させて、２．５Ｖの直流電圧を生成させる電源回路であって、トランス４を有している。
トランス４は、一次側には一次巻線４１を、二次側には二次巻線４３とゲート駆動巻線４４とを、それぞれ有している。
【００４０】
上記電源回路１の一次側には、一次側電流供給回路２が設けられている。この一次側電流供給回路２は、入力端子６１と、接地端子６２と、平滑回路１１と、スナバ回路１２と、スイッチトランジスタ１３とを有している。
【００４１】
入力端子６１と、接地された接地端子６２は、図示しない直流バッテリーに接続されており、両端子６１、６２の間に、直流電圧が印加されるように構成されている。入力端子６１と接地端子６２には平滑回路１１が接続されており、平滑回路１１で、直流電圧が平滑化されるように構成されている。
【００４２】
平滑回路１１には、一次巻線４１とスイッチトランジスタ１３の直列接続回路が接続されており、平滑回路１１で平滑化された直流電圧は、一次巻線４１とスイッチトランジスタ１３の直列接続回路の両端に印加されるように構成されている。
【００４３】
スイッチトランジスタ１３は、本発明のスイッチ素子の一例であって、ｎチャネルＭＯＳトランジスタで構成されており、そのドレイン端子は一次巻線４１の一方の端子ｂに接続され、ソース端子は接地端子６２に接続されている。このスイッチトランジスタ１３のゲート端子は後述する制御回路７に接続されており、制御回路７からゲート端子に供給される信号に応じて、スイッチトランジスタ１３がスイッチング動作するように構成されている。スイッチトランジスタ１３は導通すると、一次巻線４１の接地側の端子ｂを接地電位に接続するように構成されており、その結果、平滑回路１１から一次巻線４１へとスイッチング電流を流すようになっている。
【００４４】
上記電源回路１の二次側には、二次側整流平滑回路３が設けられている。
二次側整流平滑回路３は、出力端子６３と、接地端子６４と、整流トランジスタ２１と、スナバ回路２２と、平滑回路２３とを有している。
【００４５】
上述した一次巻線４１と、二次巻線４３及びゲート駆動巻線４４とは絶縁されているが、磁気結合されており、一次巻線４１にスイッチング電流が流れると、二次巻線４３及びゲート駆動巻線４４に起電力が誘起される。
【００４６】
ゲート駆動巻線４４の一方の端子ｅは、整流トランジスタ２１のゲート端子に接続され、他方の端子ｆは、整流トランジスタ２１のソース端子に接続されている。整流トランジスタ２１のドレイン端子は平滑回路２３を介して出力端子６３に接続されており、ゲート駆動巻線４４に起電力が誘起されると、整流トランジスタ２１のゲート−ソース間に電圧を印加する。整流トランジスタ２１はｎチャネルＭＯＳトランジスタで構成されており、ゲート駆動巻線４４に、整流トランジスタ２１のゲート端子にソース端子よりも高い電圧が印加される向きの起電力が誘起されると、整流トランジスタ２１が導通し、ゲート端子にソース端子よりも低い電圧が印加される向きの起電力が誘起されると、整流トランジスタ２１が遮断するように構成されている。
【００４７】
また、二次巻線４３の一方の端子ｆはゲート駆動巻線４４の端子ｆと共通であって、整流トランジスタ２１のソース端子に接続され、他方の端子ｇは、平滑回路２３を介して接地端子６４に接続されており、二次巻線４３に起電力が誘起された状態で整流トランジスタ２１が導通すると、二次巻線４３の二つの端子ｆ、ｇのうち、整流トランジスタ２１のソース端子に接続された側の端子ｆと平滑回路２３とを接続するように構成され、その結果、二次巻線４３から整流トランジスタ２１及び平滑回路２３を介して出力端子６３へと電流が流れるようになっている。
【００４８】
上記の電源回路１で、負荷６５に一定電圧を印加する動作について以下で説明する。予め入力端子６１と接地端子６２との間には、直流バッテリーから３６〜７２Ｖ程度の直流電圧が印加されている。
【００４９】
スイッチトランジスタ１３が遮断した状態から、スイッチトランジスタ１３が導通すると、一次巻線４１にスイッチング電流が流れ、二次巻線４３及びゲート駆動巻線４４の両端に誘導起電力が発生する。
【００５０】
スイッチトランジスタ１３が遮断から導通に転じたときに、二次巻線４３に生じる誘導起電力の極性は、二次巻線４３の、接地端子６４に接続された側の端子ｇの電位を接地電位としたときに、整流トランジスタ２１のソース端子に、接地電位よりも低い電圧を印加する向きになる。他方、ドレイン端子の電位は、コンデンサ２４の高電位側の端子と同電位だが、コンデンサ２４の低電位側の端子は接地されており、高電位側の端子の電位は接地電位よりも高くなることはない。その結果、整流トランジスタ２１のドレイン端子の電位は、ソース端子よりも高くなるようになっている。また、スイッチトランジスタ１３が遮断状態から導通状態に転ずるときに、ゲート駆動巻線４４に生じる誘導起電力の極性は、整流トランジスタ２１のゲート端子に、ソース端子の電位よりも低い電圧を印加する向きになり、整流トランジスタ２１のゲート端子にはソース端子よりも低い電圧が印加されるので、整流トランジスタ２１は遮断している。従って、二次巻線４３から整流トランジスタ２１を介して出力端子６３に電流は流れない。
【００５１】
その後、導通状態にあったスイッチトランジスタ１３が遮断状態に切り替わると、二次巻線４３、ゲート駆動巻線４４には、スイッチトランジスタ１３が、遮断状態から導通状態に切り替わる際に生じる起電力と逆極性の起電力がそれぞれ誘起される。
【００５２】
このとき、整流トランジスタ２１のソース端子の電位は、ドレイン端子の電位よりも高電位になるとともに、整流トランジスタ２１のゲート端子の電位はソース端子の電位よりも高電位となるので、整流トランジスタ２１は逆向きに導通していわゆる第三象限動作をし、ダイオードを整流素子として用いた場合よりも小さい電圧降下で、電流を流すことができる。
【００５３】
こうして整流トランジスタ２１が逆向きに導通すると、二次巻線４３の、整流トランジスタ２１のソース端子に接続された側の端子ｆと平滑回路２３とが接続され、その結果、二次巻線４３から整流トランジスタ２１を介して平滑回路２３に電流が流れ込み、平滑回路２３内のコンデンサ２４に充電しつつ、出力端子６３及び接地端子６４から負荷６５へと電力が供給される。
【００５４】
上記した電源回路１においては、負荷６５に出力される出力電圧を、二次側と絶縁された一次側で間接的に検出し、出力電圧が一定電圧になるようにスイッチトランジスタ１３の導通状態と遮断状態との切替え制御をするが、そのため、上述の電源回路１は、検出巻線４２と、補助整流平滑回路１４と、制御回路７とサージマスク回路８０とを有している。
【００５５】
このうち検出巻線４２は、一次巻線４１及び二次巻線４３と磁気結合されており、二次巻線４３に誘導起電力が生じるときには、検出巻線４２にも誘導起電力が生じ、検出巻線４２の端子ｃ、ｄ間に、二次巻線４３に誘起された電圧に応じた大きさの電圧が誘起されるようになっている。
【００５６】
かかる検出巻線４２の両端子ｃ、ｄには、サージマスク回路８０が接続されている。サージマスク回路８０は、ＰＮＰ型トランジスタからなる遅延トランジスタ８１と、電流制限抵抗８２と、抵抗８３と、遅延コンデンサ８４とを有している。
遅延コンデンサ８４は、電流制限抵抗８２と直列接続され、その直列接続回路の両端が検出巻線４２の端子ｃ、ｄにそれぞれ接続されている。
【００５７】
遅延トランジスタ８１のエミッタ端子とベース端子との間には、遅延コンデンサ８４が接続されており、遅延コンデンサ８４と並列に、リーク電流による誤動作防止用の抵抗８３が接続されている。遅延トランジスタ８１のコレクタ端子は、後述する補助整流平滑回路１４に接続されており、遅延トランジスタ８１は、遅延コンデンサ８４の充電電圧で、導通又は遮断して、補助整流平滑回路１４と検出巻線４２とを接続することができるように構成されている。
【００５８】
上述したようにスイッチトランジスタ１３が導通から遮断に転ずると、検出巻線４２には、その二つの端子ｃ、ｄのうち、遅延トランジスタ８１のエミッタ端子に接続された側の端子ｃ(以下で、エミッタ側の端子ｃと称する。)の電圧が、接地電位側の端子ｄの電圧よりも低くなる向きの起電力が生じる。
【００５９】
こうして、検出巻線４２のエミッタ側の端子ｃの電圧が、接地電位側の端子ｄの電圧よりも高くなると、遅延コンデンサ８４と電流制限抵抗８２との直列接続回路に検出巻線４２から電流が供給され、遅延コンデンサ８４は、遅延コンデンサ８４の低電位側の端子の電圧が高電位側の端子よりも低くなる向き、すなわち遅延トランジスタ８１のエミッタ端子に、ベース端子よりも高電圧が印加される向きに充電される。
【００６０】
遅延コンデンサ８４には電流制限抵抗８２が直列接続されているので、遅延コンデンサ８４の両端の電圧は、充電の進行に従って徐々に上昇する。スイッチトランジスタ１３が導通状態にあるときは遅延トランジスタ８１は遮断しているが、スイッチトランジスタ１３が導通から遮断に転じ、遅延コンデンサ８４の充電開始後、遅延コンデンサ８４の両端子間の充電電圧が、ＶBE(遅延トランジスタ８１のベース−エミッタ間の順方向導通電圧)以上に上昇すると、遅延トランジスタ８１は導通する。ＶBEに達するまでの時間は、検出巻線４２に生じる電圧の大きさと、電流制限抵抗８２の抵抗値と遅延コンデンサ８４の容量とにより規定される。
【００６１】
後述するように、スイッチトランジスタ１３がスイッチング動作すると、そのスイッチング動作に応じて検出巻線４２の両端に交流電圧が生じ、遅延コンデンサ８４はその交流電圧により充放電される。
【００６２】
スイッチトランジスタ１３が導通から遮断に転じる直前には、遅延コンデンサ８４は、低電位側の端子が高電位側の端子よりも高電位になる向きに充電されているが、スイッチトランジスタ１３が導通から遮断に転じると、遅延コンデンサ８４は逆向きに充電されて低電位側の端子が高電位側の端子よりも低電位になる。
【００６３】
検出巻線４２に生じる起電力の大きさは一定であるから、遅延コンデンサ８４の充電電流は、電流制限抵抗８２の抵抗値と遅延コンデンサ８４の容量とで決まる。
【００６４】
従って、遅延コンデンサ８４が逆向きに充電されてその両端子間の電圧がＶBEに達するまでの時間は、抵抗値や容量の設定値を変更することで調整することができる。
【００６５】
ところで、スイッチトランジスタ１３が導通から遮断に転じる時には、検出巻線４２の両端子間には、二次側整流平滑回路３内の寄生容量や寄生インダクタンスが原因となるスパイク状のサージ電圧が現れるが、本発明では、電流制限抵抗８２の抵抗値と遅延コンデンサ８４の容量とを予め適当な値に設定されており、遅延コンデンサ８４の両端子間の電圧がＶBEに達するまでの時間が調整されている。すなわち、定常状態でサージ電圧が現れる期間中には、遅延コンデンサ８４の両端子間の電圧がＶBEに達しないようにしている。従って、サージ電圧が現れる期間は、遅延トランジスタ８１は導通しない。
【００６６】
これにより、サージ電圧が現れる期間中、検出巻線４２の両端子間の電圧は、補助整流平滑回路１４に出力されないので、補助整流平滑回路１４には、サージ電圧は伝達されないことになる。
【００６７】
この補助整流平滑回路１４は、抵抗１７とコンデンサ１８と、ダイオード１９とを有している。
上述した遅延トランジスタ８１のコレクタ端子はダイオード１９のアノード端子に接続されて、カソード端子は、平滑回路を構成し、直列接続された抵抗１７及びコンデンサ１８を介して接地電位に接続されている。抵抗１７とコンデンサ１８の接続中点は、制御回路７に接続されている。
【００６８】
遅延トランジスタ８１が遮断から導通に転じ、遅延トランジスタ８１のコレクタ端子がダイオード１９のアノード端子に接続されると、検出巻線４２の両端子ｃ、ｄ間に生じた電圧がアノード端子に印加され、この電圧がダイオード１９と抵抗１７とを介してコンデンサ１８の高電位側の端子に印加される。コンデンサ１８の低電位側の端子は検出巻線４２の接地電位側の端子ｄに接続されているので、検出巻線４２の両端子ｃ、ｄ間に生じた電圧がコンデンサ１８の両端に印加され、この電圧でコンデンサ１８が充電され、その両端に電圧が生じる。この電圧は、抵抗１７とコンデンサ１８の接続中点から制御回路７に出力される。上述したように、補助整流平滑回路１４には、サージ電圧は伝達されないので、補助整流平滑回路１４から出力される直流電圧にもサージ電圧の影響はない。
【００６９】
制御回路７は、誤差電圧生成回路６とＰＷＭ制御回路５とを有している。このうち、誤差電圧生成回路６は、誤差アンプ５０と、抵抗器５１〜５４とを有している。
【００７０】
抵抗器５３、５４は、上述した補助整流平滑回路１４の抵抗１７とコンデンサ１８の接続中点と、接地電位との間に直列接続され、抵抗器５３、５４の接続中点は誤差アンプ５０の非反転入力端子(＋)に接続されており、補助整流平滑回路１４から出力された電圧が、抵抗器５３、５４の抵抗比で分圧した電圧(以下で検出電圧と称する)が、誤差アンプ５０の非反転入力端子(＋)に入力されるようになっている。上述したように、補助整流平滑回路１４から出力される電圧にはサージ電圧の影響はないので、検出電圧にもサージ電圧の影響はない。
【００７１】
他方、抵抗器５１、５２は、図示しない回路から供給されている一定の基準電圧Ｖrefと接地電位との間に直列接続され、抵抗器５１、５２の接続中点は誤差アンプ５０の反転入力端子(−)に接続されており、誤差アンプ５０の反転入力端子(−)には、直列接続された抵抗器５１、５２の抵抗比で、一定電圧Ｖrefを分圧した電圧(以下で基準電圧と称する)が入力されるようになっている。
【００７２】
誤差アンプ５０は、不図示の回路から供給される補助電源電圧Ｖｃによって動作し、検出電圧と基準電圧とを比較し、誤差信号を生成してＰＷＭ制御回路５に出力している。
【００７３】
スイッチトランジスタ１３が遮断から導通に転じたときには、検出巻線４２には、エミッタ側の端子ｃの電圧が、接地電位側の端子ｄの電圧よりも低くなる向きの起電力が生じる。
【００７４】
検出巻線４２のエミッタ側の端子ｃが、接地電位側の端子ｄの電圧よりも低電位になると、サージマスク回路８０内の遅延コンデンサ８４は、低電位側の端子の電圧が高電位側の端子よりも高くなる向きに充電される。コンデンサ８４の高電位側の端子は、遅延トランジスタ８１のエミッタ端子に接続されているので、遅延トランジスタ８１のエミッタ端子には、ベース端子よりも低い電圧が印加され、その結果、遅延トランジスタ８１は導通から遮断に転じる。
【００７５】
遅延トランジスタ８１が遮断に転じると、検出巻線４２に生じた電圧は、補助整流平滑回路１４のダイオード１９のアノード端子には印加されなくなり、他方カソード端子には、コンデンサ１８の両端子間の電圧によりアノード端子よりも高い電圧が印加されるのでダイオード１９は逆バイアスされ、コンデンサ１８は放電することなく、充電電圧を維持する。こうして維持された充電電圧は、誤差電圧生成回路６の抵抗５３、５４の抵抗比で分割されて検出電圧が生成され、この検出電圧が誤差アンプ５０により基準電圧と比較され、誤差信号が生成されてＰＷＭ制御回路５に出力される。
【００７６】
ＰＷＭ制御回路５は、上述した誤差アンプ５０から出力される誤差信号に基づいてスイッチトランジスタ１３のスイッチング動作の制御をし、検出電圧が基準電圧よりも低ければ、スイッチトランジスタ１３の導通時間が長くなるようにし、検出電圧が基準電圧よりも高ければ、スイッチトランジスタ１３の導通時間が短くなるようにしている。
【００７７】
導通時間を遮断時間に比して長くすると、一次巻線４１に流れる電流量が増え、一次巻線４１に蓄積されるエネルギーが増大して、二次巻線４３及び検出巻線４２に伝達される。すると検出巻線４２に流れる電流量が増え、検出巻線４２の端子ｃ、ｄ間の電圧が上昇し、この電圧を分圧して得られる検出電圧が上昇する。逆に導通時間を遮断時間に比して短くすると、検出電圧は低下する。こうして検出電圧は、基準電圧に一致するように動作している。
【００７８】
検出電圧が基準電圧に一致すると、検出巻線４２の端子ｃ，ｄ間の電圧が一定になる。また、検出巻線４２の端子ｃ、ｄ間の電圧と、二次巻線４３の端子ｆ、ｇ間の電圧との比は、二次巻線４３と検出巻線４２との巻数比によって一定に定まっているので、検出電圧が基準電圧に一致した状態では、二次巻線４３の端子ｆ、ｇ間の電圧が一定になる。理想的な場合には、二次巻線４３の端子ｆ、ｇ間の電圧と、出力電圧は等しくなるので、出力電圧も一定になる。ここでは、２．５Ｖで一定な出力電圧を得ることができるようになっている。
【００７９】
従来の電源回路１０１では、検出電圧にサージ電圧が乗ってしまっており、サージ電圧の影響で出力電圧が低下してしまい、特に負荷１６５に流れる電流が大きい場合にはサージ電圧が大きくなるので、サージ電圧による出力電圧の低下は顕著になってしまっていた。
【００８０】
しかしながら、上記実施形態の電源回路１では、検出巻線４２の両端子ｃ、ｄと補助整流平滑回路１４との間には、上述したように遅延トランジスタ８１を備えたサージマスク回路８０が挿入されており、サージ電圧が補助整流平滑回路１４には伝達されないように構成されている。このため、検出電圧にはサージ電圧の影響は全くない。
【００８１】
本実施形態の誤差信号生成回路６は、このようにサージ電圧の影響のない検出電圧を基準電圧と比較して誤差信号を生成し、この誤差信号に従ってＰＷＭ制御回路５が、スイッチトランジスタ１３の導通／遮断を制御するので、サージ電圧が検出電圧に乗ることにより出力電圧が必要以上に低下し、一定値に保つことができなかった従来と異なり、出力電圧をほぼ一定値に保つことができる。
【００８２】
本発明の発明者等は、本発明の作用効果を確認すべく、従来の電源回路と、本実施形態の電源回路について、それぞれの補助整流平滑回路１１４、１４に入力される電圧の時間変化を比較した。
【００８３】
図２(ａ)に、無負荷状態で補助整流平滑回路１１４、１４に入力される電圧の時間変化を示す。図２(ａ)の曲線(Ａ)は、従来の補助整流平滑回路１１４に入力される電圧の時間変化を示しており、曲線(Ｂ)は、本実施形態の補助整流平滑回路１４に入力される電圧の時間変化を示している。また、曲線(Ｃ)は、それぞれの一次巻線に流れる電流の時間変化を示している。
【００８４】
曲線(Ａ)の立ち上がり部分９１1、９１2にはサージ電圧が乗っているが、そのサージ電圧はそれほど大きくはない。このため、この電圧が整流平滑されて生成される検出電圧に乗るサージ電圧も小さく、サージ電圧が乗る影響による出力電圧の低下は小さい。これに対し、曲線(Ｂ)の立ち上がり部分９２1、９２2にはほとんどサージ電圧は乗っていない。上述したように本実施形態では、サージ電圧が現れる期間(図２(ａ)の符号Ｔ11、Ｔ12)には、遅延トランジスタ８１が遮断しており、補助整流平滑回路１４には電圧は入力されないからである。
【００８５】
しかしながら、負荷が大きくなると、サージ電圧もまた大きくなる。図２(ｂ)に、全負荷状態で補助整流平滑回路１１４、１４に入力される電圧の時間変化を示す。図２(ｂ)の曲線(Ｄ)は、従来の補助整流平滑回路１１４に入力される電圧の時間変化を示しており、曲線(Ｅ)は、本実施形態の補助整流平滑回路１４に入力される電圧の時間変化を示している。また、曲線(Ｆ)は、それぞれの一次巻線に流れる電流の時間変化を示している。
【００８６】
この場合には、曲線(Ｄ)の立ち上がり部分９３1、９３2には、大きなサージ電圧が乗っている。従来回路では、このように大きなサージ電圧が乗ると、検出電圧にサージ電圧が与える影響が大きくなり、その結果、出力電圧を一定値に保つことができなくなってしまっていた。
【００８７】
しかしながら、本実施形態の電源回路１では、無負荷状態と同様に、サージ電圧が現れる期間(図２(ｂ)の符号Ｔ21、Ｔ22)には、遅延トランジスタ８１は導通せず、その結果曲線(Ｅ)の立ち上がり部分９５1、９５2にはほとんどサージ電圧は乗っていない。
【００８８】
以上説明したように、本実施形態の電源回路１では、無負荷状態でも全負荷状態でも、補助整流平滑回路１４に入力される電圧にはサージ電圧が乗らない。このため従来と異なり、検出電圧にもサージ電圧は乗らないことが確認できた。その結果、出力電圧をほぼ一定値に保つことができる。
【００８９】
なお、本実施形態では、スイッチ素子として、ｎチャネルＭＯＳトランジスタからなるスイッチトランジスタ１３を用いているが、本発明のスイッチ素子はこれに限られるものではなく、例えばｐチャネルＭＯＳトランジスタで構成してもよい。
【００９０】
また、本実施形態では、遅延トランジスタとして、ＰＮＰ型トランジスタで構成された遅延トランジスタ８１を用いているが、本発明の遅延トランジスタはこれに限られるものではなく、例えばＮＰＮ型トランジスタで構成してもよいし、あるいはＭＯＳＦＥＴで構成してもよい。
【００９１】
また、本実施形態では、二次側整流平滑回路３の整流用素子として、整流トランジスタ２１を用いているが、本発明はこれに限らず、ダイオードを用いてもよい。
【００９２】
また、本実施形態では、電流制限抵抗８２は、遅延コンデンサ８４と直列に接続されているものとしているが、本発明はこれに限らず、遅延コンデンサ８４の充電経路に挿入されていればよい。
【００９３】
なお、上述したＰＷＭ制御回路５は、検出巻線４２に接続された補助電源回路７０から供給される電圧を電源電圧として動作している。この補助電源回路７０は、ダイオード７１と抵抗７２とコンデンサ７３とを有しており、抵抗７２とコンデンサ７３とでローパスフィルタを構成しており、ダイオード７１で検出巻線４２の端子ｃ、ｄ間の電圧を整流した後に、ローパスフィルタで高帯域成分を除去して直流電圧を生成し、ＰＷＭ制御回路５の電源電圧を生成している。しかしながら、ＰＷＭ制御回路５の電源電圧は、かかる構成の電源回路で構成しなくともよく、一定電圧を生成できる電源回路であればよい。
【００９４】
【発明の効果】
サージマスク回路で、サージ電圧が検出巻線に現れる期間だけ、検出巻線の両端の電圧を整流平滑回路に出力しないようにし、検出電圧にサージ電圧が乗らないようにすることで、出力電圧をほぼ一定値に保つことができる。
【図面の簡単な説明】
【図１】本発明の電源回路の一例を示す回路図
【図２】(ａ)：従来の電源回路と本発明の電源回路とについて、無負荷時において補助整流平滑回路に入力される電圧の時間変化を示す波形図
(ｂ)：従来の電源回路と本発明の電源回路とについて、全負荷時において補助整流平滑回路に入力される電圧の時間変化を示す波形図
【図３】従来の電源回路を示す回路図
【符号の説明】
１……電源回路 ２……一次側電流供給回路 ３……二次側整流平滑回路
４……トランス ５……ＰＷＭ制御回路 ６……誤差電圧生成回路 ７……制御回路 １３……スイッチトランジスタ(スイッチ素子) １４……補助整流平滑回路 ４１……一次巻線 ４２……検出巻線 ４３……二次巻線
５０……誤差アンプ ８１……遅延トランジスタ ８４……遅延コンデンサ
Claims (2)
- 一次巻線と、
前記一次巻線に直列接続されたスイッチ素子と、
前記スイッチ素子をスイッチング動作させる制御回路と、
前記一次巻線に磁気結合され、前記スイッチ素子のスイッチング動作により、前記一次巻線にスイッチング電流が流れたときに、それぞれ電圧が誘起される検出巻線と二次巻線と、
前記二次巻線に接続され、前記二次巻線に誘起された電圧を整流平滑し、負荷に電力を供給する二次側整流平滑回路と、
前記検出巻線に接続され、前記検出巻線に誘起された電圧の大きさに応じた検出電圧を生成し、前記制御回路に出力する補助整流平滑回路とを有し、
前記制御回路は、前記スイッチ素子のスイッチング動作を制御し、前記検出電圧の大きさを一定に維持することで、前記二次側整流平滑回路の出力電圧を一定に維持するように構成された電源回路において、
前記補助整流平滑回路は、前記検出巻線に誘起された電圧によって充電される遅延コンデンサと、
前記遅延コンデンサの充電電圧が所定値以上になると導通する遅延トランジスタとを有し、
前記検出巻線と前記補助整流平滑回路は、前記遅延トランジスタが遮断状態のときは切り離され、前記遅延トランジスタが導通状態になると接続されるように構成された電源回路。 - 前記遅延コンデンサの充電経路に挿入され、前記遅延コンデンサが充電する際に流れる電流を制限する電流制限抵抗を有することを特徴とする請求項１記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000390507A JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000390507A JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002199716A JP2002199716A (ja) | 2002-07-12 |
| JP4363777B2 true JP4363777B2 (ja) | 2009-11-11 |
Family
ID=18856857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000390507A Expired - Lifetime JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4363777B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120262950A1 (en) * | 2009-11-25 | 2012-10-18 | Rohm Co., Ltd. | Power supply adaptor |
-
2000
- 2000-12-22 JP JP2000390507A patent/JP4363777B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002199716A (ja) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158394B2 (en) | Switching power supply circuit with a soft-start function | |
| JP2000513920A (ja) | 減磁信号に基づくｓｍｐｓ用の過電圧保護回路 | |
| JPS607907B2 (ja) | スイツチングレギユレータ | |
| JP3256412B2 (ja) | 突入電流防止回路 | |
| JP4363777B2 (ja) | 電源回路 | |
| JP3887750B2 (ja) | 突入電流防止回路 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP2908758B2 (ja) | 突入電流防止回路 | |
| JP4109357B2 (ja) | 電源回路 | |
| JP2003189464A (ja) | 突入電流防止回路 | |
| JP2000134924A (ja) | 電源回路 | |
| JPH1032982A (ja) | 突入電流防止回路 | |
| EP0668654B1 (en) | A feedback loss protection in a power supply | |
| JP3229549B2 (ja) | 自励式スイッチング電源装置 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP3240773B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2008011644A (ja) | 電源装置 | |
| KR910007048Y1 (ko) | 주스위칭 트랜지스터의 베이스 드라이버회로 | |
| JP3613037B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001268917A (ja) | 直流電源装置 | |
| JP4110789B2 (ja) | 起動回路 | |
| JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
| JPH10304662A (ja) | スイッチング電源装置 | |
| JPS5932218Y2 (ja) | 直流直流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4363777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |