JP4363777B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP4363777B2 JP4363777B2 JP2000390507A JP2000390507A JP4363777B2 JP 4363777 B2 JP4363777 B2 JP 4363777B2 JP 2000390507 A JP2000390507 A JP 2000390507A JP 2000390507 A JP2000390507 A JP 2000390507A JP 4363777 B2 JP4363777 B2 JP 4363777B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- winding
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は電源回路に関し、特に、一次側と絶縁された二次側の電圧を間接的に検出することで、出力電圧を一定に保つように構成された電源回路の改善に関する。
【0002】
【従来の技術】
電源は電子装置にとって欠かせない回路であり、電源装置として電子装置とは独立して設置される他、電子装置中に組み込まれたり、プリント基板上の一部分に他の回路と共存した状態で設けられる等、供給すべき電力量に応じて多種多様な設置方式を選択できるようになっている。
【0003】
図3の符号101に示したものは、図示しない直流バッテリーから出力される36〜72V程度の直流電圧を降圧させ、2.5V程度の直流電圧を生成する電源回路であって、トランス104を有している。
トランス104は、一次側には一次巻線141を、二次側には二次巻線143とゲート駆動巻線144とを有している。
【0004】
この電源回路101の一次側には、一次側電流供給回路102が設けられている。この一次側電流供給回路102は、入力端子161と、接地端子162と、平滑回路111と、スナバ回路112と、スイッチトランジスタ113とを有している。
【0005】
入力端子161と接地端子162は、図示しない直流バッテリーに接続されており、両端子161、162の間に、36〜72V程度の直流電圧が印加されるように構成されている。入力端子161と接地端子162には平滑回路111が接続されており、平滑回路111で、直流電圧が平滑化されるように構成されている。
【0006】
平滑回路111には、トランス104の一次巻線141とスイッチトランジスタ113の直列接続回路が接続されており、平滑回路111で平滑化された直流電圧は、一次巻線141とスイッチトランジスタ113の直列接続回路の両端に印加されるように構成されている。
【0007】
スイッチトランジスタ113は、nチャネルMOSトランジスタで構成されており、そのドレイン端子は一次巻線141の一方の端子Bに接続され、ソース端子は接地端子162に接続されている。このスイッチトランジスタ113のゲート端子は後述する制御回路107に接続されており、制御回路107からゲート端子に供給される信号に応じて、スイッチトランジスタ113が導通又は遮断する。かかるスイッチトランジスタ113は、導通すると、一次巻線141の接地側の端子Bを接地電位に接続するように構成されており、その結果、平滑回路111から一次巻線141へとスイッチング電流を流すことができるようになっている。
【0008】
上記電源回路101の二次側には、二次側整流平滑回路103が設けられている。この二次側整流平滑回路103は、出力端子163と、接地端子164と、整流トランジスタ121と、スナバ回路122と、平滑回路123とを有している。
【0009】
上述した一次巻線141と、二次巻線143及びゲート駆動巻線144とは絶縁されているが磁気結合されており、一次巻線141にスイッチング電流が流れると、二次巻線143及びゲート駆動巻線144に起電力が誘起されるように構成されている。
【0010】
ゲート駆動巻線144の一方の端子Eは、整流トランジスタ121のゲート端子に接続され、他方の端子Fは、整流トランジスタ121のソース端子に接続されている。整流トランジスタ121のドレイン端子は平滑回路123を介して出力端子163に接続されており、ゲート駆動巻線144に起電力が誘起されると、整流トランジスタ121のゲート−ソース間に電圧を印加する。ゲート駆動巻線144に、整流トランジスタ121のゲート端子にソース端子よりも高い電圧が印加される向きの起電力が誘起されると、整流トランジスタ121が導通し、ゲート端子にソース端子よりも低い電圧が印加される向きの起電力が誘起されると、整流トランジスタ121が遮断するように構成されている。
【0011】
また、二次巻線143の一方の端子Fはゲート駆動巻線144の端子Fと共通であって、整流トランジスタ121のソース端子に接続され、他方の端子Gは、平滑回路123を介して接地端子164に接続されており、二次巻線143に起電力が誘起された状態で整流トランジスタ121が導通すると、二次巻線143の二つの端子F、Gのうち、整流トランジスタ121のソース端子に接続された側の端子Fと平滑回路123とを接続するように構成され、その結果、二次巻線143から整流トランジスタ121及び平滑回路123を介して出力端子163へと電流が流れるようになっている。
【0012】
上記の電源回路101で、負荷165に一定電圧を印加する動作について以下で説明する。予め入力端子161と接地端子162との間には36〜72V程度の直流電圧が印加されている。
【0013】
スイッチトランジスタ113が遮断した状態から、スイッチトランジスタ113が導通すると、一次巻線141にスイッチング電流が流れ、二次巻線143及びゲート駆動巻線144の両端に誘導起電力が発生する。
【0014】
スイッチトランジスタ113が遮断から、導通に転じたときに、二次巻線143に生じる誘導起電力の極性は、二次巻線143の、接地端子164に接続された側の端子Gの電位を接地電位としたときに、整流トランジスタ121のソース端子に、接地電位よりも低い電圧を印加する向きになる。他方、ドレイン端子の電位はコンデンサ124の高電位側の端子と同電位だが、コンデンサ124の低電位側の端子は接地されており、高電位側の端子の電位は接地電位よりも高くなることはない。その結果、整流トランジスタ121のドレイン端子の電位は、ソース端子よりも高くなるようになっている。
【0015】
また、スイッチトランジスタ113が遮断から導通に転ずるときに、ゲート駆動巻線144に生ずる誘導起電力の極性は 整流トランジスタ121のゲート端子にソース端子よりも低い電圧が印加される向きになり、整流トランジスタ121のゲート端子にはソース端子の電位よりも低い電圧が印加されるので、整流トランジスタ121は遮断している。従って、二次巻線143から整流トランジスタ121を介して出力端子163に電流は流れない。
【0016】
その後、導通状態にあったスイッチトランジスタ113が遮断状態に切り替わると、二次巻線143、ゲート駆動巻線144には、それぞれスイッチトランジスタ113が導通状態における起電力と逆極性の起電力が誘起される。
【0017】
このとき、整流トランジスタ121のソース端子の電位は、ドレイン端子の電位よりも高電位になるとともに、整流トランジスタ121のゲート端子の電位はソース端子の電位よりも高電位となるので、整流トランジスタ121は逆向きに導通していわゆる第三象限動作をし、ダイオードを整流素子として用いた場合よりも小さい電圧降下で、電流を流すことができる。
【0018】
こうして整流トランジスタ121が逆向きに導通すると、二次巻線143から整流トランジスタ121を介して平滑回路123に電流が流れ込み、平滑回路123内のコンデンサ124に充電しつつ、出力端子163、164から負荷165へと電力が供給される。
【0019】
上記した電源回路101においては、負荷165に出力される出力電圧を、二次側と絶縁された一次側で間接的に検出し、出力電圧が一定電圧になるようにスイッチトランジスタ113の導通状態と遮断状態との切替え制御をするが、そのため、上述の電源回路101は、検出巻線142と、補助整流平滑回路114と、制御回路107とを有している。
【0020】
このうち検出巻線142は、一次巻線141及び二次巻線143と磁気結合されており、二次巻線143に誘導起電力が生じるときには、検出巻線142にも誘導起電力が生じ、検出巻線142の端子C、D間に、二次巻線143に誘起された電圧に応じた大きさの電圧が誘起されるようになっている。
【0021】
かかる検出巻線142の両端子C、Dには、補助整流平滑回路114が接続されている。
この補助整流平滑回路114は、抵抗117とコンデンサ118と、ダイオード119とを有しており、このうち抵抗117とコンデンサ118とは直列接続されている。ダイオード119のアノード端子は、上述した検出巻線142の接地電位側端子と逆側の端子Cに接続され、カソード端子は、抵抗117とコンデンサ118との直列接続回路を介して接地電位に接続されている。抵抗117とコンデンサ118の接続中点は、制御回路107に接続されている。
【0022】
上述したように、スイッチトランジスタ113が導通から遮断に転じると、検出巻線142の接地電位側端子と逆側の端子Cに生じた電圧がアノード端子に印加され、この電圧がダイオード119と抵抗117とを介してコンデンサ118の高電位側の端子に印加される。コンデンサ118の低電位側の端子は検出巻線142の接地電位側の端子Dに接続されているので、検出巻線142の両端子C、D間に生じた電圧がコンデンサ118の両端に印加され、この電圧でコンデンサ118が充電され、その両端に電圧が生じる。この電圧は、抵抗117とコンデンサ118の接続中点から制御回路107に出力される。
【0023】
制御回路107は、誤差電圧生成回路106とPWM制御回路105とを有している。このうち、誤差電圧生成回路106は、誤差アンプ150と、抵抗器151〜154とを有している。
【0024】
抵抗器153、154は、上述した補助整流平滑回路114の抵抗117とコンデンサ118の接続中点と、接地電位との間に直列接続され、抵抗器153、154の接続中点は誤差アンプ150の非反転入力端子(+)に接続されており、補助整流平滑回路114から出力された電圧が、抵抗器153、154の抵抗比で分圧した電圧(以下で検出電圧と称する)が、誤差アンプ150の非反転入力端子(+)に入力されるようになっている。
【0025】
他方、抵抗器151、152は、図示しない回路から供給されている一定の基準電圧Vrefと接地電位との間に直列接続され、抵抗器151、152の接続中点は誤差アンプ150の反転入力端子(−)に接続されており、誤差アンプ150の反転入力端子(−)には、直列接続された抵抗器151、152の抵抗比で、一定電圧Vrefを分圧した電圧(以下で基準電圧と称する)が入力されるようになっている。
【0026】
誤差アンプ150は、不図示の回路から供給される補助電源電圧Vcによって動作し、検出電圧と基準電圧とを比較し、誤差信号を生成してPWM制御回路105に出力している。
【0027】
その後、スイッチトランジスタ113が遮断から導通に転じると、検出巻線142には、接地電位側の端子Dの電圧が、他方の端子Cよりも低くなる向きの起電力が誘起される。その結果、ダイオード119のカソード端子の電位は、アノード端子の電位よりも低下し、ダイオード119が逆バイアスされるので、コンデンサ118は放電することなく、充電電圧を維持する。こうして維持された充電電圧は、スイッチトランジスタ113が導通から遮断に転じたときと同様に、誤差電圧生成回路106の抵抗153、154の抵抗比で分割されて検出電圧が生成され、この検出電圧が誤差アンプ150により基準電圧と比較され、誤差信号が生成されてPWM制御回路105に出力される。
【0028】
PWM制御回路105は、補助電源回路170から供給される電源電圧によって動作し、上述した誤差アンプ150から出力される誤差信号に基づいてスイッチトランジスタ113のスイッチング動作の制御をし、検出電圧が基準電圧よりも低ければ、スイッチトランジスタ113の導通時間を長くし、検出電圧が基準電圧よりも高ければ、スイッチトランジスタ113の導通時間を短くしている。
【0029】
導通時間を遮断時間に比して長くすると、一次巻線141に流れる電流量が増え、一次巻線141に蓄積されるエネルギーが増大して、二次巻線143及び検出巻線142に伝達される。すると検出巻線142に流れる電流量が増え、検出巻線142の端子C、D間の電圧が上昇し、この電圧を分圧して得られる検出電圧が上昇する。逆に導通時間を遮断時間に比して短くすると、検出電圧は低下する。こうして検出電圧は、基準電圧に一致するように動作している。
【0030】
検出電圧が基準電圧に一致すると、検出巻線142の端子C,D間の電圧が一定になる。また、検出巻線142の端子C、D間の電圧と、二次巻線143の端子F、G間の電圧との比は、二次巻線143と検出巻線142との巻数比によって一定に定まっているので、検出電圧が基準電圧に一致した状態では、二次巻線143の端子F、G間の電圧が一定になる。理想的な場合には、二次巻線143の端子F、G間の電圧と、出力電圧は等しくなるので、出力電圧も一定になる。ここでは、2.5Vの出力電圧を得ることができるようになっている。
【0031】
しかしながら、上記回路においては、整流トランジスタ121が遮断から導通に転ずる際に、検出巻線142のC、D間の電圧に、二次側整流平滑回路103内の寄生容量や寄生インダクタンスが原因となるスパイク状のサージ電圧が乗ってしまい、サージ電圧分だけ電圧が大きくなってしまう。
【0032】
こうして、サージ電圧分だけ大きくなった電圧が、補助整流平滑回路114で整流平滑され、検出電圧として制御回路107に出力される。その結果、検出電圧はサージ電圧分だけ実際の電圧よりも大きくなる。特に、負荷に流れる電流が大きい場合には、このサージ電圧は大きくなる。
【0033】
制御回路107は、この検出電圧を一定にするように動作しているため、サージ電圧が乗って検出電圧が必要以上に大きくなったときには、制御回路107は検出電圧を必要以上に小さくする方向に動作する。従って出力電圧は必要以上に低下してしまい、一定値の出力電圧が出力されなくなってしまうという問題が生じていた。
【0034】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、特に、一次側と絶縁された二次側の電圧を間接的に検出することで、出力電圧を一定に保つように構成された電源回路において、サージ電圧の影響を除去して、一定の出力電圧を出力することができる電源回路を提供することにある。
【0035】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、一次巻線と、前記一次巻線に直列接続されたスイッチ素子と、前記スイッチ素子をスイッチング動作させる制御回路と、前記一次巻線に磁気結合され、前記スイッチ素子のスイッチング動作により、前記一次巻線にスイッチング電流が流れたときに、それぞれ電圧が誘起される検出巻線と二次巻線と、前記二次巻線に接続され、前記二次巻線に誘起された電圧を整流平滑し、負荷に電力を供給する二次側整流平滑回路と、前記検出巻線に接続され、前記検出巻線に誘起された電圧の大きさに応じた検出電圧を生成し、前記制御回路に出力する補助整流平滑回路とを有し、前記制御回路は、前記スイッチ素子のスイッチング動作を制御し、前記検出電圧の大きさを一定に維持することで、前記二次側整流平滑回路の出力電圧を一定に維持するように構成された電源回路において、前記補助整流平滑回路は、前記検出巻線に誘起された電圧によって充電される遅延コンデンサと、前記遅延コンデンサの充電電圧が所定値以上になると導通する遅延トランジスタとを有し、前記検出巻線と前記補助整流平滑回路は、前記遅延トランジスタが遮断状態のときは切り離され、前記遅延トランジスタが導通状態になると接続されるように構成されている。
請求項2記載の発明は、請求項1記載の電源回路であって、前記遅延コンデンサの充電経路に挿入され、前記遅延コンデンサが充電する際に流れる電流を制限する電流制限抵抗を有することを特徴とする。
【0036】
本発明の電源回路では、遅延コンデンサと、遅延トランジスタを有しており、遅延トランジスタは、遅延コンデンサの充電電圧が所定値以上になると導通し、導通したときに検出巻線と補助整流平滑回路とを接続するように構成されている。
【0037】
このように構成すると、遅延トランジスタは遅延コンデンサの充電電圧が所定値以上になるまでは導通しないので、サージ電圧が生じている期間中は、遅延トランジスタが導通しないようにすることで、検出巻線の端子間に生じた電圧が、補助整流平滑回路に出力されないようにすることができる。このため、サージ電圧が生じている期間中は、検出巻線の端子間に生じた電圧が、整流平滑回路に出力されないので、補助整流平滑回路から出力される検出電圧には、サージ電圧が乗らないことになる。
従って、サージ電圧が検出電圧に乗ることにより、出力電圧をほぼ一定値に保つことができなかった従来と異なり、出力電圧をほぼ一定値に保つことができる。
【0038】
なお、本発明において、遅延コンデンサの充電経路に、電流制限抵抗を挿入するように構成してもよい。このように構成すると、遅延トランジスタが導通するまでの時間は、遅延コンデンサの容量と、電流制限抵抗の抵抗値とで定まるので、電流制限抵抗の抵抗値を予め適当な値に設定しておくことにより、サージ電圧が検出電圧に乗らないようにすることができる。
【0039】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図1の符号1は、本発明の実施形態に係る電源回路である。この電源回路1は、図示しない直流バッテリーから出力される36〜72V程度の直流電圧を降圧させて、2.5Vの直流電圧を生成させる電源回路であって、トランス4を有している。
トランス4は、一次側には一次巻線41を、二次側には二次巻線43とゲート駆動巻線44とを、それぞれ有している。
【0040】
上記電源回路1の一次側には、一次側電流供給回路2が設けられている。この一次側電流供給回路2は、入力端子61と、接地端子62と、平滑回路11と、スナバ回路12と、スイッチトランジスタ13とを有している。
【0041】
入力端子61と、接地された接地端子62は、図示しない直流バッテリーに接続されており、両端子61、62の間に、直流電圧が印加されるように構成されている。入力端子61と接地端子62には平滑回路11が接続されており、平滑回路11で、直流電圧が平滑化されるように構成されている。
【0042】
平滑回路11には、一次巻線41とスイッチトランジスタ13の直列接続回路が接続されており、平滑回路11で平滑化された直流電圧は、一次巻線41とスイッチトランジスタ13の直列接続回路の両端に印加されるように構成されている。
【0043】
スイッチトランジスタ13は、本発明のスイッチ素子の一例であって、nチャネルMOSトランジスタで構成されており、そのドレイン端子は一次巻線41の一方の端子bに接続され、ソース端子は接地端子62に接続されている。このスイッチトランジスタ13のゲート端子は後述する制御回路7に接続されており、制御回路7からゲート端子に供給される信号に応じて、スイッチトランジスタ13がスイッチング動作するように構成されている。スイッチトランジスタ13は導通すると、一次巻線41の接地側の端子bを接地電位に接続するように構成されており、その結果、平滑回路11から一次巻線41へとスイッチング電流を流すようになっている。
【0044】
上記電源回路1の二次側には、二次側整流平滑回路3が設けられている。
二次側整流平滑回路3は、出力端子63と、接地端子64と、整流トランジスタ21と、スナバ回路22と、平滑回路23とを有している。
【0045】
上述した一次巻線41と、二次巻線43及びゲート駆動巻線44とは絶縁されているが、磁気結合されており、一次巻線41にスイッチング電流が流れると、二次巻線43及びゲート駆動巻線44に起電力が誘起される。
【0046】
ゲート駆動巻線44の一方の端子eは、整流トランジスタ21のゲート端子に接続され、他方の端子fは、整流トランジスタ21のソース端子に接続されている。整流トランジスタ21のドレイン端子は平滑回路23を介して出力端子63に接続されており、ゲート駆動巻線44に起電力が誘起されると、整流トランジスタ21のゲート−ソース間に電圧を印加する。整流トランジスタ21はnチャネルMOSトランジスタで構成されており、ゲート駆動巻線44に、整流トランジスタ21のゲート端子にソース端子よりも高い電圧が印加される向きの起電力が誘起されると、整流トランジスタ21が導通し、ゲート端子にソース端子よりも低い電圧が印加される向きの起電力が誘起されると、整流トランジスタ21が遮断するように構成されている。
【0047】
また、二次巻線43の一方の端子fはゲート駆動巻線44の端子fと共通であって、整流トランジスタ21のソース端子に接続され、他方の端子gは、平滑回路23を介して接地端子64に接続されており、二次巻線43に起電力が誘起された状態で整流トランジスタ21が導通すると、二次巻線43の二つの端子f、gのうち、整流トランジスタ21のソース端子に接続された側の端子fと平滑回路23とを接続するように構成され、その結果、二次巻線43から整流トランジスタ21及び平滑回路23を介して出力端子63へと電流が流れるようになっている。
【0048】
上記の電源回路1で、負荷65に一定電圧を印加する動作について以下で説明する。予め入力端子61と接地端子62との間には、直流バッテリーから36〜72V程度の直流電圧が印加されている。
【0049】
スイッチトランジスタ13が遮断した状態から、スイッチトランジスタ13が導通すると、一次巻線41にスイッチング電流が流れ、二次巻線43及びゲート駆動巻線44の両端に誘導起電力が発生する。
【0050】
スイッチトランジスタ13が遮断から導通に転じたときに、二次巻線43に生じる誘導起電力の極性は、二次巻線43の、接地端子64に接続された側の端子gの電位を接地電位としたときに、整流トランジスタ21のソース端子に、接地電位よりも低い電圧を印加する向きになる。他方、ドレイン端子の電位は、コンデンサ24の高電位側の端子と同電位だが、コンデンサ24の低電位側の端子は接地されており、高電位側の端子の電位は接地電位よりも高くなることはない。その結果、整流トランジスタ21のドレイン端子の電位は、ソース端子よりも高くなるようになっている。また、スイッチトランジスタ13が遮断状態から導通状態に転ずるときに、ゲート駆動巻線44に生じる誘導起電力の極性は、整流トランジスタ21のゲート端子に、ソース端子の電位よりも低い電圧を印加する向きになり、整流トランジスタ21のゲート端子にはソース端子よりも低い電圧が印加されるので、整流トランジスタ21は遮断している。従って、二次巻線43から整流トランジスタ21を介して出力端子63に電流は流れない。
【0051】
その後、導通状態にあったスイッチトランジスタ13が遮断状態に切り替わると、二次巻線43、ゲート駆動巻線44には、スイッチトランジスタ13が、遮断状態から導通状態に切り替わる際に生じる起電力と逆極性の起電力がそれぞれ誘起される。
【0052】
このとき、整流トランジスタ21のソース端子の電位は、ドレイン端子の電位よりも高電位になるとともに、整流トランジスタ21のゲート端子の電位はソース端子の電位よりも高電位となるので、整流トランジスタ21は逆向きに導通していわゆる第三象限動作をし、ダイオードを整流素子として用いた場合よりも小さい電圧降下で、電流を流すことができる。
【0053】
こうして整流トランジスタ21が逆向きに導通すると、二次巻線43の、整流トランジスタ21のソース端子に接続された側の端子fと平滑回路23とが接続され、その結果、二次巻線43から整流トランジスタ21を介して平滑回路23に電流が流れ込み、平滑回路23内のコンデンサ24に充電しつつ、出力端子63及び接地端子64から負荷65へと電力が供給される。
【0054】
上記した電源回路1においては、負荷65に出力される出力電圧を、二次側と絶縁された一次側で間接的に検出し、出力電圧が一定電圧になるようにスイッチトランジスタ13の導通状態と遮断状態との切替え制御をするが、そのため、上述の電源回路1は、検出巻線42と、補助整流平滑回路14と、制御回路7とサージマスク回路80とを有している。
【0055】
このうち検出巻線42は、一次巻線41及び二次巻線43と磁気結合されており、二次巻線43に誘導起電力が生じるときには、検出巻線42にも誘導起電力が生じ、検出巻線42の端子c、d間に、二次巻線43に誘起された電圧に応じた大きさの電圧が誘起されるようになっている。
【0056】
かかる検出巻線42の両端子c、dには、サージマスク回路80が接続されている。サージマスク回路80は、PNP型トランジスタからなる遅延トランジスタ81と、電流制限抵抗82と、抵抗83と、遅延コンデンサ84とを有している。
遅延コンデンサ84は、電流制限抵抗82と直列接続され、その直列接続回路の両端が検出巻線42の端子c、dにそれぞれ接続されている。
【0057】
遅延トランジスタ81のエミッタ端子とベース端子との間には、遅延コンデンサ84が接続されており、遅延コンデンサ84と並列に、リーク電流による誤動作防止用の抵抗83が接続されている。遅延トランジスタ81のコレクタ端子は、後述する補助整流平滑回路14に接続されており、遅延トランジスタ81は、遅延コンデンサ84の充電電圧で、導通又は遮断して、補助整流平滑回路14と検出巻線42とを接続することができるように構成されている。
【0058】
上述したようにスイッチトランジスタ13が導通から遮断に転ずると、検出巻線42には、その二つの端子c、dのうち、遅延トランジスタ81のエミッタ端子に接続された側の端子c(以下で、エミッタ側の端子cと称する。)の電圧が、接地電位側の端子dの電圧よりも低くなる向きの起電力が生じる。
【0059】
こうして、検出巻線42のエミッタ側の端子cの電圧が、接地電位側の端子dの電圧よりも高くなると、遅延コンデンサ84と電流制限抵抗82との直列接続回路に検出巻線42から電流が供給され、遅延コンデンサ84は、遅延コンデンサ84の低電位側の端子の電圧が高電位側の端子よりも低くなる向き、すなわち遅延トランジスタ81のエミッタ端子に、ベース端子よりも高電圧が印加される向きに充電される。
【0060】
遅延コンデンサ84には電流制限抵抗82が直列接続されているので、遅延コンデンサ84の両端の電圧は、充電の進行に従って徐々に上昇する。スイッチトランジスタ13が導通状態にあるときは遅延トランジスタ81は遮断しているが、スイッチトランジスタ13が導通から遮断に転じ、遅延コンデンサ84の充電開始後、遅延コンデンサ84の両端子間の充電電圧が、VBE(遅延トランジスタ81のベース−エミッタ間の順方向導通電圧)以上に上昇すると、遅延トランジスタ81は導通する。VBEに達するまでの時間は、検出巻線42に生じる電圧の大きさと、電流制限抵抗82の抵抗値と遅延コンデンサ84の容量とにより規定される。
【0061】
後述するように、スイッチトランジスタ13がスイッチング動作すると、そのスイッチング動作に応じて検出巻線42の両端に交流電圧が生じ、遅延コンデンサ84はその交流電圧により充放電される。
【0062】
スイッチトランジスタ13が導通から遮断に転じる直前には、遅延コンデンサ84は、低電位側の端子が高電位側の端子よりも高電位になる向きに充電されているが、スイッチトランジスタ13が導通から遮断に転じると、遅延コンデンサ84は逆向きに充電されて低電位側の端子が高電位側の端子よりも低電位になる。
【0063】
検出巻線42に生じる起電力の大きさは一定であるから、遅延コンデンサ84の充電電流は、電流制限抵抗82の抵抗値と遅延コンデンサ84の容量とで決まる。
【0064】
従って、遅延コンデンサ84が逆向きに充電されてその両端子間の電圧がVBEに達するまでの時間は、抵抗値や容量の設定値を変更することで調整することができる。
【0065】
ところで、スイッチトランジスタ13が導通から遮断に転じる時には、検出巻線42の両端子間には、二次側整流平滑回路3内の寄生容量や寄生インダクタンスが原因となるスパイク状のサージ電圧が現れるが、本発明では、電流制限抵抗82の抵抗値と遅延コンデンサ84の容量とを予め適当な値に設定されており、遅延コンデンサ84の両端子間の電圧がVBEに達するまでの時間が調整されている。すなわち、定常状態でサージ電圧が現れる期間中には、遅延コンデンサ84の両端子間の電圧がVBEに達しないようにしている。従って、サージ電圧が現れる期間は、遅延トランジスタ81は導通しない。
【0066】
これにより、サージ電圧が現れる期間中、検出巻線42の両端子間の電圧は、補助整流平滑回路14に出力されないので、補助整流平滑回路14には、サージ電圧は伝達されないことになる。
【0067】
この補助整流平滑回路14は、抵抗17とコンデンサ18と、ダイオード19とを有している。
上述した遅延トランジスタ81のコレクタ端子はダイオード19のアノード端子に接続されて、カソード端子は、平滑回路を構成し、直列接続された抵抗17及びコンデンサ18を介して接地電位に接続されている。抵抗17とコンデンサ18の接続中点は、制御回路7に接続されている。
【0068】
遅延トランジスタ81が遮断から導通に転じ、遅延トランジスタ81のコレクタ端子がダイオード19のアノード端子に接続されると、検出巻線42の両端子c、d間に生じた電圧がアノード端子に印加され、この電圧がダイオード19と抵抗17とを介してコンデンサ18の高電位側の端子に印加される。コンデンサ18の低電位側の端子は検出巻線42の接地電位側の端子dに接続されているので、検出巻線42の両端子c、d間に生じた電圧がコンデンサ18の両端に印加され、この電圧でコンデンサ18が充電され、その両端に電圧が生じる。この電圧は、抵抗17とコンデンサ18の接続中点から制御回路7に出力される。上述したように、補助整流平滑回路14には、サージ電圧は伝達されないので、補助整流平滑回路14から出力される直流電圧にもサージ電圧の影響はない。
【0069】
制御回路7は、誤差電圧生成回路6とPWM制御回路5とを有している。このうち、誤差電圧生成回路6は、誤差アンプ50と、抵抗器51〜54とを有している。
【0070】
抵抗器53、54は、上述した補助整流平滑回路14の抵抗17とコンデンサ18の接続中点と、接地電位との間に直列接続され、抵抗器53、54の接続中点は誤差アンプ50の非反転入力端子(+)に接続されており、補助整流平滑回路14から出力された電圧が、抵抗器53、54の抵抗比で分圧した電圧(以下で検出電圧と称する)が、誤差アンプ50の非反転入力端子(+)に入力されるようになっている。上述したように、補助整流平滑回路14から出力される電圧にはサージ電圧の影響はないので、検出電圧にもサージ電圧の影響はない。
【0071】
他方、抵抗器51、52は、図示しない回路から供給されている一定の基準電圧Vrefと接地電位との間に直列接続され、抵抗器51、52の接続中点は誤差アンプ50の反転入力端子(−)に接続されており、誤差アンプ50の反転入力端子(−)には、直列接続された抵抗器51、52の抵抗比で、一定電圧Vrefを分圧した電圧(以下で基準電圧と称する)が入力されるようになっている。
【0072】
誤差アンプ50は、不図示の回路から供給される補助電源電圧Vcによって動作し、検出電圧と基準電圧とを比較し、誤差信号を生成してPWM制御回路5に出力している。
【0073】
スイッチトランジスタ13が遮断から導通に転じたときには、検出巻線42には、エミッタ側の端子cの電圧が、接地電位側の端子dの電圧よりも低くなる向きの起電力が生じる。
【0074】
検出巻線42のエミッタ側の端子cが、接地電位側の端子dの電圧よりも低電位になると、サージマスク回路80内の遅延コンデンサ84は、低電位側の端子の電圧が高電位側の端子よりも高くなる向きに充電される。コンデンサ84の高電位側の端子は、遅延トランジスタ81のエミッタ端子に接続されているので、遅延トランジスタ81のエミッタ端子には、ベース端子よりも低い電圧が印加され、その結果、遅延トランジスタ81は導通から遮断に転じる。
【0075】
遅延トランジスタ81が遮断に転じると、検出巻線42に生じた電圧は、補助整流平滑回路14のダイオード19のアノード端子には印加されなくなり、他方カソード端子には、コンデンサ18の両端子間の電圧によりアノード端子よりも高い電圧が印加されるのでダイオード19は逆バイアスされ、コンデンサ18は放電することなく、充電電圧を維持する。こうして維持された充電電圧は、誤差電圧生成回路6の抵抗53、54の抵抗比で分割されて検出電圧が生成され、この検出電圧が誤差アンプ50により基準電圧と比較され、誤差信号が生成されてPWM制御回路5に出力される。
【0076】
PWM制御回路5は、上述した誤差アンプ50から出力される誤差信号に基づいてスイッチトランジスタ13のスイッチング動作の制御をし、検出電圧が基準電圧よりも低ければ、スイッチトランジスタ13の導通時間が長くなるようにし、検出電圧が基準電圧よりも高ければ、スイッチトランジスタ13の導通時間が短くなるようにしている。
【0077】
導通時間を遮断時間に比して長くすると、一次巻線41に流れる電流量が増え、一次巻線41に蓄積されるエネルギーが増大して、二次巻線43及び検出巻線42に伝達される。すると検出巻線42に流れる電流量が増え、検出巻線42の端子c、d間の電圧が上昇し、この電圧を分圧して得られる検出電圧が上昇する。逆に導通時間を遮断時間に比して短くすると、検出電圧は低下する。こうして検出電圧は、基準電圧に一致するように動作している。
【0078】
検出電圧が基準電圧に一致すると、検出巻線42の端子c,d間の電圧が一定になる。また、検出巻線42の端子c、d間の電圧と、二次巻線43の端子f、g間の電圧との比は、二次巻線43と検出巻線42との巻数比によって一定に定まっているので、検出電圧が基準電圧に一致した状態では、二次巻線43の端子f、g間の電圧が一定になる。理想的な場合には、二次巻線43の端子f、g間の電圧と、出力電圧は等しくなるので、出力電圧も一定になる。ここでは、2.5Vで一定な出力電圧を得ることができるようになっている。
【0079】
従来の電源回路101では、検出電圧にサージ電圧が乗ってしまっており、サージ電圧の影響で出力電圧が低下してしまい、特に負荷165に流れる電流が大きい場合にはサージ電圧が大きくなるので、サージ電圧による出力電圧の低下は顕著になってしまっていた。
【0080】
しかしながら、上記実施形態の電源回路1では、検出巻線42の両端子c、dと補助整流平滑回路14との間には、上述したように遅延トランジスタ81を備えたサージマスク回路80が挿入されており、サージ電圧が補助整流平滑回路14には伝達されないように構成されている。このため、検出電圧にはサージ電圧の影響は全くない。
【0081】
本実施形態の誤差信号生成回路6は、このようにサージ電圧の影響のない検出電圧を基準電圧と比較して誤差信号を生成し、この誤差信号に従ってPWM制御回路5が、スイッチトランジスタ13の導通/遮断を制御するので、サージ電圧が検出電圧に乗ることにより出力電圧が必要以上に低下し、一定値に保つことができなかった従来と異なり、出力電圧をほぼ一定値に保つことができる。
【0082】
本発明の発明者等は、本発明の作用効果を確認すべく、従来の電源回路と、本実施形態の電源回路について、それぞれの補助整流平滑回路114、14に入力される電圧の時間変化を比較した。
【0083】
図2(a)に、無負荷状態で補助整流平滑回路114、14に入力される電圧の時間変化を示す。図2(a)の曲線(A)は、従来の補助整流平滑回路114に入力される電圧の時間変化を示しており、曲線(B)は、本実施形態の補助整流平滑回路14に入力される電圧の時間変化を示している。また、曲線(C)は、それぞれの一次巻線に流れる電流の時間変化を示している。
【0084】
曲線(A)の立ち上がり部分911、912にはサージ電圧が乗っているが、そのサージ電圧はそれほど大きくはない。このため、この電圧が整流平滑されて生成される検出電圧に乗るサージ電圧も小さく、サージ電圧が乗る影響による出力電圧の低下は小さい。これに対し、曲線(B)の立ち上がり部分921、922にはほとんどサージ電圧は乗っていない。上述したように本実施形態では、サージ電圧が現れる期間(図2(a)の符号T11、T12)には、遅延トランジスタ81が遮断しており、補助整流平滑回路14には電圧は入力されないからである。
【0085】
しかしながら、負荷が大きくなると、サージ電圧もまた大きくなる。図2(b)に、全負荷状態で補助整流平滑回路114、14に入力される電圧の時間変化を示す。図2(b)の曲線(D)は、従来の補助整流平滑回路114に入力される電圧の時間変化を示しており、曲線(E)は、本実施形態の補助整流平滑回路14に入力される電圧の時間変化を示している。また、曲線(F)は、それぞれの一次巻線に流れる電流の時間変化を示している。
【0086】
この場合には、曲線(D)の立ち上がり部分931、932には、大きなサージ電圧が乗っている。従来回路では、このように大きなサージ電圧が乗ると、検出電圧にサージ電圧が与える影響が大きくなり、その結果、出力電圧を一定値に保つことができなくなってしまっていた。
【0087】
しかしながら、本実施形態の電源回路1では、無負荷状態と同様に、サージ電圧が現れる期間(図2(b)の符号T21、T22)には、遅延トランジスタ81は導通せず、その結果曲線(E)の立ち上がり部分951、952にはほとんどサージ電圧は乗っていない。
【0088】
以上説明したように、本実施形態の電源回路1では、無負荷状態でも全負荷状態でも、補助整流平滑回路14に入力される電圧にはサージ電圧が乗らない。このため従来と異なり、検出電圧にもサージ電圧は乗らないことが確認できた。その結果、出力電圧をほぼ一定値に保つことができる。
【0089】
なお、本実施形態では、スイッチ素子として、nチャネルMOSトランジスタからなるスイッチトランジスタ13を用いているが、本発明のスイッチ素子はこれに限られるものではなく、例えばpチャネルMOSトランジスタで構成してもよい。
【0090】
また、本実施形態では、遅延トランジスタとして、PNP型トランジスタで構成された遅延トランジスタ81を用いているが、本発明の遅延トランジスタはこれに限られるものではなく、例えばNPN型トランジスタで構成してもよいし、あるいはMOSFETで構成してもよい。
【0091】
また、本実施形態では、二次側整流平滑回路3の整流用素子として、整流トランジスタ21を用いているが、本発明はこれに限らず、ダイオードを用いてもよい。
【0092】
また、本実施形態では、電流制限抵抗82は、遅延コンデンサ84と直列に接続されているものとしているが、本発明はこれに限らず、遅延コンデンサ84の充電経路に挿入されていればよい。
【0093】
なお、上述したPWM制御回路5は、検出巻線42に接続された補助電源回路70から供給される電圧を電源電圧として動作している。この補助電源回路70は、ダイオード71と抵抗72とコンデンサ73とを有しており、抵抗72とコンデンサ73とでローパスフィルタを構成しており、ダイオード71で検出巻線42の端子c、d間の電圧を整流した後に、ローパスフィルタで高帯域成分を除去して直流電圧を生成し、PWM制御回路5の電源電圧を生成している。しかしながら、PWM制御回路5の電源電圧は、かかる構成の電源回路で構成しなくともよく、一定電圧を生成できる電源回路であればよい。
【0094】
【発明の効果】
サージマスク回路で、サージ電圧が検出巻線に現れる期間だけ、検出巻線の両端の電圧を整流平滑回路に出力しないようにし、検出電圧にサージ電圧が乗らないようにすることで、出力電圧をほぼ一定値に保つことができる。
【図面の簡単な説明】
【図1】本発明の電源回路の一例を示す回路図
【図2】(a):従来の電源回路と本発明の電源回路とについて、無負荷時において補助整流平滑回路に入力される電圧の時間変化を示す波形図
(b):従来の電源回路と本発明の電源回路とについて、全負荷時において補助整流平滑回路に入力される電圧の時間変化を示す波形図
【図3】従来の電源回路を示す回路図
【符号の説明】
1……電源回路 2……一次側電流供給回路 3……二次側整流平滑回路
4……トランス 5……PWM制御回路 6……誤差電圧生成回路 7……制御回路 13……スイッチトランジスタ(スイッチ素子) 14……補助整流平滑回路 41……一次巻線 42……検出巻線 43……二次巻線
50……誤差アンプ 81……遅延トランジスタ 84……遅延コンデンサ
Claims (2)
- 一次巻線と、
前記一次巻線に直列接続されたスイッチ素子と、
前記スイッチ素子をスイッチング動作させる制御回路と、
前記一次巻線に磁気結合され、前記スイッチ素子のスイッチング動作により、前記一次巻線にスイッチング電流が流れたときに、それぞれ電圧が誘起される検出巻線と二次巻線と、
前記二次巻線に接続され、前記二次巻線に誘起された電圧を整流平滑し、負荷に電力を供給する二次側整流平滑回路と、
前記検出巻線に接続され、前記検出巻線に誘起された電圧の大きさに応じた検出電圧を生成し、前記制御回路に出力する補助整流平滑回路とを有し、
前記制御回路は、前記スイッチ素子のスイッチング動作を制御し、前記検出電圧の大きさを一定に維持することで、前記二次側整流平滑回路の出力電圧を一定に維持するように構成された電源回路において、
前記補助整流平滑回路は、前記検出巻線に誘起された電圧によって充電される遅延コンデンサと、
前記遅延コンデンサの充電電圧が所定値以上になると導通する遅延トランジスタとを有し、
前記検出巻線と前記補助整流平滑回路は、前記遅延トランジスタが遮断状態のときは切り離され、前記遅延トランジスタが導通状態になると接続されるように構成された電源回路。 - 前記遅延コンデンサの充電経路に挿入され、前記遅延コンデンサが充電する際に流れる電流を制限する電流制限抵抗を有することを特徴とする請求項1記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000390507A JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000390507A JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002199716A JP2002199716A (ja) | 2002-07-12 |
JP4363777B2 true JP4363777B2 (ja) | 2009-11-11 |
Family
ID=18856857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000390507A Expired - Lifetime JP4363777B2 (ja) | 2000-12-22 | 2000-12-22 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4363777B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120262950A1 (en) * | 2009-11-25 | 2012-10-18 | Rohm Co., Ltd. | Power supply adaptor |
-
2000
- 2000-12-22 JP JP2000390507A patent/JP4363777B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002199716A (ja) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7158394B2 (en) | Switching power supply circuit with a soft-start function | |
JP2000513920A (ja) | 減磁信号に基づくsmps用の過電圧保護回路 | |
JPS607907B2 (ja) | スイツチングレギユレータ | |
JP3256412B2 (ja) | 突入電流防止回路 | |
JP4363777B2 (ja) | 電源回路 | |
JP3887750B2 (ja) | 突入電流防止回路 | |
JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
JP2908758B2 (ja) | 突入電流防止回路 | |
JP4109357B2 (ja) | 電源回路 | |
JP2003189464A (ja) | 突入電流防止回路 | |
JP2000134924A (ja) | 電源回路 | |
JPH1032982A (ja) | 突入電流防止回路 | |
EP0668654B1 (en) | A feedback loss protection in a power supply | |
JP3229549B2 (ja) | 自励式スイッチング電源装置 | |
JP2004519190A (ja) | スイッチング電源 | |
JP3571959B2 (ja) | スイッチング電源装置 | |
JP3240773B2 (ja) | Dc/dcコンバータ | |
JP2008011644A (ja) | 電源装置 | |
KR910007048Y1 (ko) | 주스위칭 트랜지스터의 베이스 드라이버회로 | |
JP3613037B2 (ja) | Dc−dcコンバータ | |
JP2001268917A (ja) | 直流電源装置 | |
JP4110789B2 (ja) | 起動回路 | |
JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
JPH10304662A (ja) | スイッチング電源装置 | |
JPS5932218Y2 (ja) | 直流直流変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4363777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |