JP3613037B2 - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP3613037B2 JP3613037B2 JP32384498A JP32384498A JP3613037B2 JP 3613037 B2 JP3613037 B2 JP 3613037B2 JP 32384498 A JP32384498 A JP 32384498A JP 32384498 A JP32384498 A JP 32384498A JP 3613037 B2 JP3613037 B2 JP 3613037B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- output
- circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
この発明はDC−DCコンバータに関し、特に、出力短絡の解除後に自動的に定常動作に復帰する機能を有するようなDC−DCコンバータに関する。
【0002】
【従来の技術】
図11は従来の自励発振型DC−DCコンバータの電気回路図である。図11において、トランスは2個のトランス巻線1,2で構成されていて、巻線の極性は同じ向きに直列に接続されている。一方のトランス巻線1は昇圧の際のエネルギーの放電に用いるものであり、その一端はブロッキング発振に用いられるトランス巻線2の一端に接続されている。トランス巻線1の他端はトランジスタ3のコレクタに接続され、トランス巻線2の他端とトランジスタ3のベースとの間にはコンデンサ4と抵抗5との直列回路が接続される。
【0003】
トランス巻線1と2との接続点には直流電圧V1が与えられる。また、この接続点とトランジスタ3のベースとの間には起動抵抗6が接続され、さらにトランジスタ3のベースにはトランジスタ17のコレクタが接続され、トランジスタ3とトランジスタ17のエミッタは接地される。トランジスタ3のコレクタは整流用ダイオード7を介してトランジスタ9のエミッタに接続され、ダイオード7のカソード側と接地間には平滑用コンデンサ8が接続される。トランジスタ9のベースには抵抗10を介して直流電圧V1が与えられる。
【0004】
また、トランジスタ9のコレクタとトランジスタ3のベースとの間には出力電圧制御回路11が接続されている。トランジスタ9のコレクタと接地間には抵抗13と14が接続され、これらの抵抗13と14とによって分圧された電圧が電圧比較器15によって直流電源16からの基準電圧Vrefと比較され、出力電圧が正常に出力されているか否かが判断される。電圧比較器15の出力はトランジスタ17のベースに与えられる。
【0005】
ここで、トランジスタ9と抵抗10,抵抗13,14,電圧比較器15とトランジスタ17が短絡保護回路を構成している。
【0006】
次に、図11に示した従来の自励発振型DC−DCコンバータの動作について説明する。短絡保護回路は比較器15によって出力電圧と、抵抗13と14とで分圧した電圧の基準電圧Vrefとを比較することにより、出力電圧が正常に出力されているか否かが判断される。出力が短絡状態になると、電圧比較器15が出力異常を検知し、トランジスタ17をオンにする。トランジスタ3のベース電位はGNDレベルまで低下し、スイッチング動作が停止する。スイッチング動作の停止後、トランジスタ9のエミッタ電圧は入力電圧まで低下し、ベースエミッタの順方向バイアス電圧がなくなり、トランジスタ9がオフとなる。トランジスタ9は短絡保護などのスイッチング停止時に出力を遮断し、入力側から出力への貫通電流が流れるのを防ぎ、素子の熱破壊から保護する目的で設けられている。
【0007】
【発明が解決しようとする課題】
図11に示した従来の回路では、出力短絡の際は素子を保護するためにスイッチング動作を強制的に停止させ出力を遮断する。この一連の短絡保護動作はラッチ動作となっており、出力短絡解消後もDC−DCコンバータは動作停止状態となる。短絡解消後に回路を再び動作させるには電源再投入などの再起動を必要とする。
【0008】
また、誤動作防止のため短絡から出力遮断までの遅延時間tdを持たせようとしたとき、従来回路では出力短絡時にtdの時間素子に過大なストレスが印加されるため、素子の信頼性上tdの時間を長くするには限界があり、さらに大きなtdを持たせるには、大きな定数の時定数回路が必要となってしまう。
【0009】
さらに、従来回路では部品点数が多くなってしまい、小型化および安価にする上での大きな妨げとなっている。
【0010】
それゆえに、この発明の主たる目的は、出力短絡の解除後自動的に定常動作に復帰でき、部品点数を少なくして小型かつ安価なDC−DCコンバータを提供することである。
【0011】
【課題を解決するための手段】
この発明に係るDC−DCコンバータは、制御回路によってスイッチングトランジスタの入力を制御して、電圧入力端に与えられた直流電圧を所望の直流電圧に変換して電圧出力端に出力するDC−DCコンバータであって、スイッチングトランジスタの出力を整流する第1のダイオードを含む整流回路と、電圧入力端とスイッチングトランジスタの入力電極との間に直列接続された2つの抵抗素子を含む起動抵抗と、2つの抵抗素子の間のノードと電圧出力端との間に接続された第2のダイオードを含み、電圧出力端が基準電位に短絡した場合にスイッチングトランジスタのスイッチング動作を停止させる短絡保護回路とを備えたものである。
【0012】
好ましくは、さらに、整流回路の出力端と電圧出力端との間に接続され、その入力電極が電圧入力端に与えられた直流電圧を受け、スイッチングトランジスタのスイッチング動作が停止されたことに応じて非導通になるトランジスタを含む出力遮断回路が設けられる。
【0014】
【発明の実施の形態】
図1はこの発明の第1の実施形態の回路図である。図1において、トランス巻線1,2とトランジスタ3とコンデンサ4と抵抗5,6は前述の図11と同様にして構成される。さらに、トランジスタ3のコレクタには出力の整流のためにコンデンサ18とダイオード19,20からなる整流回路が接続され、電圧出力端と接地間には出力電圧V2を平滑するためのコンデンサ21が接続されている。この電圧出力端とトランジスタ3のベースとの間にはダイオード22が接続される。このダイオード22は短絡時にトランジスタ3のベース電圧を低下させる。さらに、電圧出力端とトランジスタ3のベースとの間には出力電圧制御回路12が接続され、トランジスタ3のベース電流を調整することによって出力電圧V2を制御する。
【0015】
図2は図1に示したDC−DCコンバータの各部の電圧波形を通常動作時と出力短絡時について示したものである。次に、図2を参照しながら図1の動作について説明する。図1において、短絡保護回路はダイオード22が出力短絡時にトランジスタ3のベース電圧を低下させてスイッチング動作を停止させる。この例では、ダイオード22が重要な働きをしており、これを中心に説明する。図1に示した実施形態は、昇圧型のDC−DCコンバータであるので、通常動作時には図2(A)に示すようにトランジスタ3がスイッチングし、ダイオード22は図2(B)に示すように、アノード(B点)より図2(C)に示すカソード(C点)の方が電圧が高く、オフの状態であり回路の動作に影響を及ぼさない。
【0016】
出力短絡時はダイオード22のカソード(C点)はGNDレベルに低下する。これに伴い、図2(B)に示すトランジスタ3のベース電圧(B点)はダイオード22が接続されているため、ダイオード22の順方向電圧Vfの電圧に低下する。このとき、ダイオード22にトランジスタ3がオンするのに必要なベース・エミッタ間電圧Vbeより低い電圧のVfとなるダイオードを使うことにより、トランジスタ3は常にオフとなり、スイッチング動作は停止する。この回路では、コンデンサ18とダイオード19,20からなる整流回路を用いており、スイッチング動作が停止すると、回路が電圧を出力しなくなる。また、入力から出力にかけて貫通電流が流れることもなく、回路の各素子はストレスを受けることもなく短絡時に熱破壊より保護される。
【0017】
出力短絡解消後、出力の負荷インピーダンスが大きくなると、ダイオード22側から流れ込む電流により出力電圧が上昇する。出力電圧が上昇し、B点の電圧が、トランジスタ3がオンするのに必要なベースエミッタ間電圧Vbe以上となると、トランジスタ3はオンとなり、スイッチング動作が再開される。スイッチング動作再開後、出力電圧が上昇し回路は通常の動作に復帰する。
【0018】
なお、スイッチングトランジスタ3としてMOSFETを使用した場合においても、同様の効果が得られることは言うまでもない。
【0019】
図3はこの発明の第1の実施形態の第1の変形例の回路図である。この図3に示した例は、ブロッキング発振に用いるトランス巻線2を接地側に設けたものである。すなわち、図1ではトランス巻線2の一端はトランス巻線2の一端に接続されているが、図3ではトランス巻線1の一端はトランジスタ3のコレクタに接続され、トランス巻線2の一端は接地され、トランス巻線2の他端はコンデンサ4と抵抗5を介してトランジスタ3のベースに接続される。それ以外の構成は図1と同じである。
【0020】
この実施形態も図1と同様に、ブロッキング発振側のトランス巻線2の両端電圧の変動分を利用してコンデンサ4の充放電を行なってブロッキング発振するためダイオード22と併せて短絡保護回路の動作は図1と同じである。
【0021】
図4はこの発明の第1の実施形態の第2の変形例を示す図である。この例はトランジスタ3のコレクタに第3のトランス巻線27の一端を接続し、トランス巻線27の他端側にコンデンサ23とダイオード24と25とからなる整流回路を接続し、電圧出力端と接地間にはコンデンサ26が接続される。また、この系統の短絡保護回路として、ダイオード28が電圧出力端とトランジスタ3のベースとの間に接続される。
【0022】
この例は、2つの電圧出力端から別々に直流電圧を出力する多出力回路であり、それぞれの電圧出力端の負荷が短絡した場合であっても、ダイオード22,28による短絡保護回路が図1と同様にして動作する。
【0023】
図5はこの発明の第2の実施形態の回路図である。この実施形態は、図11の従来例と同様にして、トランジスタ3のコレクタと電圧出力端との間に整流用のダイオード7とトランジスタ9のエミッタ・コレクタを接続し、ダイオード7のカソード側と接地間に平滑用のコンデンサ8を接続し、電源電圧V1が抵抗R10を介してトランジスタ9のベースに与えられる。トランジスタ9はスイッチング動作の停止時にダイオード7のカソード側と電圧出力端との間を遮断し、貫通電流が流れるのを防止する。
【0024】
図6は図5の各部の電圧波形を通常動作時と出力短絡時について示した図である。この実施形態においても、ダイオード22からなる短絡保護回路が出力短絡時にトランジスタ3のベース電圧を低下させ、スイッチング動作を停止させる。通常動作時には、図6(D)に示すように、アノード(E点)より図6(F)に示すようにカソード(F点)の方が電圧が高く、ダイオード22は回路の動作に影響を及ぼさない。出力短絡時はダイオード22のカソードが接地電位に低下する。図6(E)に示すように、トランジスタ3のベース電圧はダイオード22が接続されているため、ダイオード22の順方向電圧Vf以上の電圧にならない。
【0025】
トランジスタ3がオンするのに必要なベース・エミッタ間電圧Vbeより順方向電圧Vfが小さい場合、トランジスタ3は常にオフとなり、スイッチング動作が停止する。スイッチング動作の停止によりトランジスタ9のエミッタの電圧が入力電圧まで低下する。図5に示した回路では、出力遮断回路を使用しており、スイッチング動作の停止によりトランジスタ9のベース・エミッタ間に順方向のバイアス電圧の印加がなくなると、トランジスタ9はオフとなり、出力が遮断される。これにより、入力から出力への貫通電流もなく、回路の各素子はストレスを受けることもなく短絡時に熱破壊より保護される。
【0026】
出力短絡解消後、出力の負荷インピーダンスが大きくなるとダイオード22側から流れ込む電流により出力電圧が上昇する。出力電圧が上昇し、E点の電圧がトランジスタ3がオンするのに必要なベース・エミッタ電圧Vbe以上となると、トランジスタ3がオンし、スイッチング動作が再開される。スイッチング動作の再開後、出力電圧が上昇して回路は通常の動作に復帰する。
【0027】
なお、この図5に示した実施形態においても、スイッチングトランジスタ3・9としてMOSFETを使用した場合においても同様の効果が得られる。
【0028】
図7はこの発明の第3の実施形態を示す回路図である。前述の図1,図3,図4および図5に示した実施形態では、短絡保護用ダイオード22としてスイッチング動作を停止させるため、スイッチングトランジスタ3のオンとなるVbe電圧より低い順方向電圧Vfのダイオードを使用する必要がある。しかし、一般に順方向電圧Vfの低いダイオードは価格が高いという欠点がある。そこで、図7に示した実施形態では、図11に示した抵抗R6を2個の抵抗R61とR62とに分割し、その分割点にダイオード22のアノードが接続される。
【0029】
図8は図7の各部の電圧波形を通常動作時と出力短絡時について示した図である。図7において、トランジスタ3のベース電流はブロッキング発振側と起動抵抗側からのものとの2つに分けることができ、2つに分けて説明する。
【0030】
図8(G),(H)は図7のG点およびH点の発振波形を示す。ブロッキング発振側より供給されるベース電流量はブロッキング発振の振幅に比例する。短絡時にブロッキング発振の振幅はコンデンサ18とダイオード19,20からなる整流回路を用いることにより、通常動作時と比較して小さくすることができる。短絡時にブロッキング発振側から供給されるベース電流は発振の振幅が小さくなることにより低減でき、これにより出力電力を抑制できる。
【0031】
図8(I),(J)は図7のI点およびJ点のダイオードの両端電圧を示す。起動抵抗61,62より供給されるベース電流は短絡時にダイオード22側に流すことにより低減する。通常動作時、ダイオード22の両端電圧はアノード(I点)よりカソード(J点)の方が高く、ダイオード22には電流が流れない。その結果、ダイオード22の影響を受けることなく回路全体が動作する。
【0032】
短絡時はJ点の電圧が接地電位に低下するので、ダイオード22のアノードはカソードより電圧が高くなる。ダイオード22には電流が流れ、I点にはダイオード22の両端電圧の順方向電圧降下分Vfとなる。通常動作時にはI点の電圧を順方向電圧Vfより高く設定しておけば、短絡時にI点の電圧が低下し、ベース電流が低減される。そして、ベース電流の低減により出力電力が抑制される。I点の電圧の低下幅が大きいほどベース電流の振幅幅が大きくなるため、通常動作時のI点の電圧をより高く設定しておくほど効果が大となる。
【0033】
出力短絡解消後、負荷インピーダンスが大きくなると出力電圧が上昇する。出力電圧が上昇すればI点の電圧が上昇し、ベース電流は増加する。また、ブロッキング発振の振幅も大きくなり、これによってもベース電流が増加する。ベース電流が増加すれば出力電圧も上昇する。このように、ベース電流と出力電圧との間にはポジティブフィードバックがかかり、回路は通常動作に復帰する。
【0034】
なお、この例においても、スイッチングトランジスタ3にMOSFETを使用した場合においても同様の効果が得られる。
【0035】
図9はこの発明の第4の実施形態の回路図である。この実施形態も図7の実施形態と同様にして、短絡時にトランジスタ3のベース電流を低減することにより出力電力を抑制し回路を保護するものである。すなわち、前述の図5に示した実施形態の起動用抵抗6を2個の起動用抵抗61と62とに分割し、その分割点に短絡保護用のダイオード22のアノードが接続される。
【0036】
図10は図9の各部の電圧波形を通常動作時と出力短絡時について示した図である。この実施形態においても、トランジスタ3のベース電流をブロッキング発振側と起動抵抗側からのものとの2つに分けて説明する。
【0037】
図10(K),(L)は図9のK点とL点の発振波形を示す。ブロッキング発振側より供給されるベース電流量はブロッキング発振の振幅に比例する。短絡時にブロッキング発振の振幅はV2=0Vとなることから通常動作時と比較して小さくなる。短絡時にブロッキング発振側から供給されるベース電流は発振の振幅が小さくなることにより低減でき、これにより出力電力を抑制できる。図10(M),(N)は図9のM点およびN点のダイオードの両端電圧を示す。起動抵抗側より供給されるベース電流は短絡時にダイオード22に流れることにより低減する。通常動作時にダイオード22の両端電圧はアノード(M点)よりカソード(N点)の方が高くダイオード22には電流が流れない。このため、ダイオード22の影響を受けることなく回路全体が動作する。
【0038】
短絡時はN点の電圧が約0Vとなるので、ダイオード22のアノードはカソードより電圧が高くなる。ダイオード22には電流が流れ、M点のダイオード22の両端電圧が順方向電圧降下分Vfとなる。通常動作時にはM点の電圧を順方向電圧Vfより高く設定しておけば、短絡時にM点の電圧が低下し、ベース電流は低減でき出力電力を抑制できる。
【0039】
出力短絡の解消後、負荷インピーダンスが大きくなると出力電圧が上昇する。出力電圧が上昇すればM点の電圧も上昇し、ベース電流が増加する。また、ブロッキング発振の振幅も大きくなり、これによってもベース電流が増加する。ベース電流が増加すれば出力電圧も上昇する。このようにベース電流と出力電圧の間にはポジティブフィードバックがかかり、回路は通常動作に復帰する。
【0040】
この実施形態においても、スイッチングトランジスタ3としてMOSFETを使用した場合においても同様の効果が得られる。
【0041】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0042】
【発明の効果】
以上のように、この発明によれば、短絡保護回路により出力短絡時にスイッチング動作を停止または短絡電流を抑制することにより素子の破壊を防止できる。しかも、短絡保護回路として、出力短絡の解除後自動的に定常動作に復帰することができ、部品点数を少なくできて小型かつ安価なDC−DCコンバータを実現できる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態の回路図である。
【図2】図1に示したDC−DCコンバータの各部の電圧波形を通常動作時と出力短絡時について示した図である。
【図3】この発明の第1の実施形態の変形例を示す回路図である。
【図4】この発明の第1の実施形態の他の変形例を示す図である。
【図5】この発明の第2の実施形態を示す回路図である。
【図6】図5に示した実施形態の各部の電圧波形を通常動作時と出力短絡時について示した図である。
【図7】この発明の第3の実施形態を示す回路図である。
【図8】図7の各部の電圧波形を通常動作時と出力短絡時について示した図である。
【図9】この発明の第4の実施形態の回路図である。
【図10】図9の各部の電圧波形を通常動作時と出力短絡時について示した図である。
【図11】従来の自励発振型DC−DCコンバータの電気回路図である。
【符号の説明】
1,2,27 トランス巻線
3,9 スイッチングトランジスタ
4,8,18,21,23,26 コンデンサ
5,6,10,61,62 抵抗
12 出力電圧制御回路
7,19,20,22,24,25,28 ダイオード
Claims (2)
- 制御回路によってスイッチングトランジスタの入力を制御して、電圧入力端に与えられた直流電圧を所望の直流電圧に変換して電圧出力端に出力するDC−DCコンバータであって、
前記スイッチングトランジスタの出力を整流する第1のダイオードを含む整流回路、
前記電圧入力端と前記スイッチングトランジスタの入力電極との間に直列接続された2つの抵抗素子を含む起動抵抗、および
前記2つの抵抗素子の間のノードと前記電圧出力端との間に接続された第2のダイオードを含み、前記電圧出力端が基準電位に短絡した場合に前記スイッチングトランジスタのスイッチング動作を停止させる短絡保護回路を備えた、DC−DCコンバータ。 - さらに、前記整流回路の出力端と前記電圧出力端との間に接続され、その入力電極が前記電圧入力端に与えられた直流電圧を受け、前記スイッチングトランジスタのスイッチング動作が停止されたことに応じて非導通になるトランジスタを含む出力遮断回路を備えた、請求項1に記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32384498A JP3613037B2 (ja) | 1998-11-13 | 1998-11-13 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32384498A JP3613037B2 (ja) | 1998-11-13 | 1998-11-13 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000152608A JP2000152608A (ja) | 2000-05-30 |
JP3613037B2 true JP3613037B2 (ja) | 2005-01-26 |
Family
ID=18159227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32384498A Expired - Fee Related JP3613037B2 (ja) | 1998-11-13 | 1998-11-13 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3613037B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107425705B (zh) * | 2016-05-24 | 2023-04-14 | 上海安浦鸣志自动化设备有限公司 | 一种用于直流驱动器的反电势泄放电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5291440U (ja) * | 1975-12-29 | 1977-07-08 | ||
JPS62188982U (ja) * | 1986-05-19 | 1987-12-01 | ||
JPH0591727A (ja) * | 1991-09-26 | 1993-04-09 | Toshiba Lighting & Technol Corp | 電源装置 |
JPH1098872A (ja) * | 1996-09-24 | 1998-04-14 | Rohm Co Ltd | 電源装置及びこれを用いた電気機器 |
-
1998
- 1998-11-13 JP JP32384498A patent/JP3613037B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000152608A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5986902A (en) | Integrated protection circuit, method of providing current-limiting and short-circuit protection and converter employing the same | |
US7633776B2 (en) | DC-DC converter for overvoltage protection | |
JP2004312901A (ja) | スイッチング電源の過電流保護回路 | |
JPH0695830B2 (ja) | 直流―直流変換器 | |
US20230327554A1 (en) | Three output dc voltage supply with short circuit protection | |
JP3256412B2 (ja) | 突入電流防止回路 | |
JP3613037B2 (ja) | Dc−dcコンバータ | |
JP2002186174A (ja) | 電源回路の保護回路 | |
JPH10108452A (ja) | 一方の直流電圧を、他方の直流電圧に変換し、それと同時に、取り出すことができる電圧を所定値に調整するための回路装置 | |
US6400545B1 (en) | Fuseless dc-dc converter | |
JPH0851776A (ja) | 自励式フライバックコンバータ | |
JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
JP3561878B2 (ja) | 過電流保護回路 | |
JP4950254B2 (ja) | スイッチング電源装置 | |
JP3215061B2 (ja) | スイッチング電源用駆動回路 | |
JP3302951B2 (ja) | Dc−dcコンバータの入力回路 | |
JPH06276734A (ja) | 過電流保護回路 | |
JP3391201B2 (ja) | Dc−dcコンバータ | |
JP3240773B2 (ja) | Dc/dcコンバータ | |
JP2001161068A (ja) | 供給電力制限機能付きdc−dcコンバータ | |
JPS5932212Y2 (ja) | スイツチングレギユレ−タ | |
JP3593114B2 (ja) | 昇圧型スイッチング電源装置 | |
JP2553086Y2 (ja) | ステップダウン型dc−dcコンバータ | |
JPS6125354Y2 (ja) | ||
JPH05219731A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |