JP4109357B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP4109357B2 JP4109357B2 JP27551098A JP27551098A JP4109357B2 JP 4109357 B2 JP4109357 B2 JP 4109357B2 JP 27551098 A JP27551098 A JP 27551098A JP 27551098 A JP27551098 A JP 27551098A JP 4109357 B2 JP4109357 B2 JP 4109357B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- detection
- circuit
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は電源回路に関し、特に、一次側と絶縁された二次側の電圧を間接的に検出することで、出力電圧を一定に保つように構成された電源回路の改善に関する。
【0002】
【従来の技術】
電源は電子装置にとって欠かせない回路であり、電源装置として電子装置とは独立して設置される他、電子装置中に組み込まれたり、プリント基板上の一部分に他の回路と共存した状態で設けられる等、供給すべき電力量に応じて多種多様な設置方式を選択できるようになっている。
【0003】
図2の符号101に示したものは、36〜72V程度の直流電圧を降圧させ、2.5Vの直流電圧を生成する電源回路であって、一次側電流供給回路102と、二次側整流回路103と、トランス104と、PWM制御回路105と、電圧制御部106とを有している。
【0004】
トランス104は、一次巻線141と、二次巻線143とゲート駆動巻線144とを有している。
一次側電流供給回路102は、平滑回路111と、スナバ回路112と、nチャネルMOSトランジスタからなるスイッチトランジスタ113とを有している。
【0005】
スイッチトランジスタ113のドレインは一次巻線141の一方の端子Bに接続され、ソースは平滑回路111を介して一方の入力端子162に接続されており、一次巻線141の他方の端子Aは、スナバ回路112と平滑回路111を介して他方の入力端子161に接続されている。そして、入力端子161、162間に直流電圧が印加され、スイッチトランジスタ113がオンすると、一次巻線141に電流を供給できるようにされている。
【0006】
スイッチトランジスタ113のゲートには、PWM制御回路105が接続されており、ゲートに矩形波信号を出力することで、スイッチトランジスタ113のオン/オフの切替えを制御でき、スイッチトランジスタ113がオンしている時間(以下でオン時間と称する)とオフしている時間(以下でオフ時間と称する)との比を調整することにより、スイッチトランジスタ113に流れる電流量を調整できるようにされている。
【0007】
トランス104の一次巻線141と、二次巻線143とは絶縁されているが磁気結合されており、一次巻線141に電流が流れて起電力が一次巻線141に発生すると、二次巻線143に誘導起電力を誘起できるようにされている。
【0008】
このとき、一次巻線141に起電力が発生して、一次巻線141の一方の端子Aに正極性の電圧が、他方の端子Bに負極性の電圧が発生すると、二次巻線143の接地電位側にある一方の端子Gには正極性の電圧が、他方の端子Fには負極性の電圧が、それぞれ発生する。
【0009】
二次側整流回路103は、nチャネルMOSトランジスタからなる整流トランジスタ121と、スナバ回路122と、平滑回路123とを有している。整流トランジスタ121のソースは二次巻線143の一方の端子Fに接続され、ドレインは平滑回路123を介して出力端子163に接続されており、二次巻線143の他方の端子Gは平滑回路123を介して出力端子164に接続されている。そして、二次巻線143の端子F、G間に電圧が発生して整流トランジスタ121がオンすると、出力端子163、164を介して、図示しない負荷に電流を供給できるようにされている。
【0010】
上記の電源回路101で、一定の直流電圧を負荷に出力する動作について以下で説明する。予め入力端子161、162間には36〜72V程度の直流電圧が印加され、平滑回路123内のコンデンサ124は、電源投入時に流れる微小電流によって充電されており、コンデンサ124の両極間には電位差が生じているものとする。
【0011】
スイッチトランジスタ113がオフした状態から、スイッチトランジスタ113がオンすると、一次巻線141に電流が流れ、一次巻線141には起電力が発生し、二次巻線143に誘導起電力が誘起される。
【0012】
このとき、一次巻線141の端子A、Bには、それぞれ正極性、負極性の電圧が発生するので、二次巻線143の端子Gには正極性の電圧が、二次巻線143の端子Fには負極性の電圧が、それぞれ生じ、端子Fに接続された整流トランジスタ121のソースには、端子Gよりも低い電圧が印加される。
【0013】
一方、整流トランジスタ121のドレインは、平滑回路123内のコンデンサ124を介して端子Gに接続されており、端子Gとの間に電位差が生じているので、整流トランジスタ121のドレインの電位は端子Gの電位よりも高くなる。
【0014】
すると、整流トランジスタ121のドレインの電位がソースの電位よりも高くなるので整流トランジスタ121には順バイアスが印加された状態になるが、整流トランジスタ121のゲート電位を規定する端子Eの電位は、整流トランジスタ121のソース電位を規定する端子Fの電位よりも低くなるので、整流トランジスタ121はオフしている。
【0015】
従って、二次巻線143から整流トランジスタ121を介して出力端子163へと電流は流れず、平滑回路123内のコンデンサ124から放電がなされ、放電電圧が出力端子163、164から負荷へと出力される。
【0016】
その後オン状態にあったスイッチトランジスタ113がオフ状態に切り替わると、一次巻線141には、スイッチトランジスタ113がオンしていたときに発生していた起電力と逆極性の起電力が発生し、二次巻線143、ゲート駆動巻線144のそれぞれに、スイッチトランジスタ113がオンしていたときと逆極性の電圧が発生する。
【0017】
すると、スイッチトランジスタ113がオン状態にあったときと逆のバイアスが整流トランジスタ121に印加され、整流トランジスタ121内部の寄生ダイオードが順バイアスされる。他方、整流トランジスタ121のゲートの電位を規定する端子Eの電位は、整流トランジスタ121のソースの電位を規定するゲート駆動巻線144の端子Fの電位よりも高くなる。従ってこのとき、ゲートには正電圧が印加され、整流トランジスタ121は逆向きにオンできるようになり、整流トランジスタ121はいわゆる第三象限動作をし、寄生ダイオードには電流が流れず、ダイオードを整流素子として用いた場合よりも小さい電圧降下で、電流を流すことができる。
【0018】
整流トランジスタ121が逆向きにオンすると、二次巻線143から、整流トランジスタ121を介して平滑回路123に電流が流れ込み、平滑回路123内のコンデンサに充電しながら、出力端子163、164から負荷へと電力を供給する。
【0019】
このように、スイッチトランジスタ113のオン状態とオフ状態とを繰り返し切り替え、平滑回路123への充放電を繰り返すことにより、出力端子163、164から負荷へと電圧を印加することができる。
【0020】
上記した電源回路101においては、二次側の出力電圧を、二次側と絶縁された一次側で間接的に検出し、出力電圧が一定電圧になるようにスイッチトランジスタ113のオン状態とオフ状態との切替え制御をするが、そのため一次側電流供給回路102は、電圧検出巻線142と電圧検出部114とを有しており、PWM制御回路105に接続された電圧制御部106を有している。
【0021】
電圧検出巻線142は、一次巻線141及び二次巻線143と磁気結合されるように配置され、二次巻線143に誘導起電力が生じるとともに、電圧検出巻線142にも誘導起電力が生じるようにされ、二次巻線143と磁気結合された電圧検出巻線142の端子C、D間に、二次巻線143に誘起された電圧に応じた大きさの電圧が発生するようにされている。
【0022】
このとき、二次巻線143の一方の端子Gに正極性の電圧が、他方の端子Fに負極性の電圧が発生すると、電圧検出巻線142の接地電位側にある一方の端子Dには正極性の電圧が、他方の端子Cには負極性の電圧が、それぞれ発生するようにされている。
【0023】
電圧検出部114は、抵抗115,117とコンデンサ116,118と、ダイオード119とを有しており、抵抗115、117と、コンデンサ116,118とがそれぞれローパスフィルタを構成しており、抵抗115とコンデンサ116とからなる前段のローパスフィルタが電圧検出巻線142の端子C,Dと接続されている。
【0024】
前段のローパスフィルタの出力にはダイオード119のアノードが接続され、カソードには、抵抗117、コンデンサ118とからなる後段のローパスフィルタの入力が接続されている。後段のローパスフィルタの出力は電圧制御部106へと接続されており、電圧検出巻線142の端子C、D間の電圧を前段のローパスフィルタで高帯域成分を除去し、ダイオード119で整流し、後段のローパスフィルタで更に高帯域成分を除去することにより、電圧検出巻線142の端子C、D間の電圧を整流、平滑化して、電圧制御部106に出力できるようにされている。
【0025】
電圧制御部106は、誤差アンプ150と、抵抗器151〜154とを有している。抵抗器151、152は、図示しない回路から供給される所定の一定電圧Vrefと、接地電位との間に順次直列接続されており、抵抗器151、152の接続点は誤差アンプ150の反転入力端子(−)に接続されている。他方、抵抗器153、154は電圧検出部114の出力と接地電位との間に直列接続されており、抵抗器153、154の接続点は誤差アンプ150の非反転入力端子(+)に接続されている。
【0026】
そして、電圧検出部114から入力された直流電圧を、抵抗器153、154の抵抗比で分圧した電圧(以下で検出電圧と称する)が、誤差アンプ150の非反転入力端子(+)に入力されるようにされている。他方、誤差アンプ150の反転入力端子(−)には、直列接続された抵抗器151、152の抵抗比で、一定電圧Vrefを分圧した電圧(以下で基準電圧と称する)が入力されている。
【0027】
誤差アンプ150は、検出電圧と基準電圧とに基づいてPWM制御回路105の制御をし、検出電圧が基準電圧よりも低ければ、スイッチトランジスタ113のオン時間を長くし、検出電圧が基準電圧よりも高ければ、スイッチトランジスタ113のオン時間を短くするようにPWM制御回路105を制御している。
【0028】
オン時間をオフ時間に比して長くすると、一次巻線141に流れる電流量が増え、一次巻線141に蓄積されるエネルギーが増大して、二次巻線143及び電圧検出巻線142に伝達される。すると電圧検出巻線142に流れる電流量が増え、電圧検出巻線142の端子C、D間の電圧が上昇して、検出電圧が上昇する。逆に、オン時間をオフ時間に比して短くすると、検出電圧は低下する。そして、検出電圧は、基準電圧に一致するように動作している。
【0029】
検出電圧が基準電圧に一致すると、電圧検出巻線142の端子C,D間の電圧が一定になる。また、電圧検出巻線142の端子C、D間の電圧と、二次巻線143の端子F、G間の電圧との比は、二次巻線143と電圧検出巻線142との巻数比によって一定に定まっているので、検出電圧が基準電圧に一致した状態では、二次巻線143の端子F、G間の電圧が一定値になる。理想的な場合には、二次巻線43の端子F、G間の電圧と、出力電圧は等しくなるので、出力電圧も一定値になる。
【0030】
従って、予め基準電圧を適当に設定することで、入力端子161、162間に入力された直流電圧から、一定の直流電圧を得ることができる。ここでは、2.5Vの直流電圧を得ることができる。
【0031】
しかしながら、負荷に流れる電流が大きい場合には、スイッチトランジスタ113がオフし、それに伴って整流トランジスタ121がオンする時に、図3(a)に示すように、電圧検出巻線142のC、D間の電圧V1に、二次側整流回路103内の寄生容量や寄生インダクタンスが原因となるスパイク状のサージ電圧Δsが生じてしまい、二次側整流回路103内で、サージ電圧Δsの大きさに応じたエネルギーの損失が生じてしまう。
【0032】
他方、電圧検出部114は電圧検出巻線142のC、D間の電圧V1を平滑化して、図3(b)に示すように、サージ電圧Δsが除去された電圧V2を生成し、電圧制御部106は、サージ電圧Δsが除去された電圧V2から検出電圧を生成し、その検出電圧が基準電圧と一致するように制御していたので、電圧制御部106は、サージ電圧Δs分のエネルギーの損失を認識することができない。
【0033】
従って、一次巻線141から二次巻線143へは、サージ電圧Δsが生じない理想的な場合に必要なエネルギーしか供給されないが、二次側整流回路103から出力される出力電圧は、サージ電圧Δsによるエネルギーの損失分だけ低下してしまうという問題が生じていた。
【0034】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、特に、一次側と絶縁された二次側の電圧を間接的に検出することで、出力電圧を一定に保つように構成された電源回路において、一定の出力電圧を出力することができる電源回路を提供することにある。
【0035】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、トランスと、一次側電流供給回路と、二次側整流回路と、制御回路とを有し、前記トランスは、互いに磁気結合された一次巻線と、電圧検出巻線と、二次巻線とを有しており、前記一次側電流供給回路は主スイッチと、整流平滑回路とを有し、前記主スイッチは前記一次巻線に直列接続され、導通したときに前記一次巻線に電流を供給することができるようにされ、前記主スイッチの導通/遮断によって、前記一次巻線に蓄積されたエネルギーが前記二次巻線及び前記電圧検出巻線に、一定比で分割されて伝達され、前記二次巻線の端子間及び前記電圧検出巻線の端子間に、それぞれ電圧を誘起することができるようにされ、前記整流平滑回路は、前記電圧検出巻線の端子間に誘起された電圧を整流平滑して、前記二次巻線の端子間に誘起された電圧に応じた大きさの検出電圧を生成して、前記制御回路に出力し、前記制御回路は、前記検出電圧を基準電圧に保つように前記主スイッチの導通状態を制御することで、前記二次巻線の端子間に誘起される電圧を一定電圧に保つようにされ、前記二次側整流回路は、前記二次巻線の端子間に誘起された電圧を整流して平滑することで、直流電圧を得ることができるように構成された電源回路において、サージ検出回路を更に有し、前記主スイッチの切断時に、前記二次巻線の端子間に生じる電圧にサージ電圧が生じた場合に、前記サージ検出回路は、前記電圧検出巻線の端子間に誘起され、サージ電圧を含む電圧を検出して前記制御回路に出力し、前記制御回路は、前記サージ検出回路から入力された電圧が大きくなると、前記二次巻線に伝達するエネルギーを大きくして、前記二次巻線の端子間に誘起される電圧を高くするように構成されている。
【0036】
請求項2記載の発明は、請求項1記載の電源回路であって、前記サージ検出回路は、ダイオードと抵抗とコンデンサとを有し、前記ダイオードのアノードは、前記電圧検出巻線の一方の端子に接続され、前記ダイオードのカソードは、前記抵抗の一端に接続され、前記抵抗の他端は、前記コンデンサの一端に接続され、前記コンデンサの他端は、前記電圧検出巻線の他方の端子に接続されており、前記主スイッチが導通すると、前記電圧検出巻線の一方の端子に正極性の電圧が、前記電圧検出巻線の他方の端子に負極性の電圧が、それぞれ生じ、前記電圧検出巻線に流れる電流が、前記ダイオードに供給されるようにされ、前記ダイオードは、前記電圧検出巻線に流れる電流を整流し、前記抵抗と前記コンデンサは、前記電圧検出巻線に流れる電流を平滑化して、前記電圧検出巻線に誘起された電圧を検出するように構成されている。
【0037】
請求項3記載の発明は、請求項2記載の電源回路であって、前記制御回路は、誤差アンプと、スイッチング制御回路とを有し、前記誤差アンプは、分圧された検出電圧と、基準電圧が入力されると、前記分圧された検出電圧と、前記基準電圧とを比較して誤差信号を出力し、前記スイッチング制御回路は、前記誤差信号に基づいて、前記基準電圧に、前記分圧された検出電圧が一致するように前記主スイッチの導通/遮断を制御するように構成されており、前記基準電圧は、一定電圧に、前記電圧検出巻線の端子間に誘起された電圧に応じた電圧が重畳されて生成されている。
【0038】
本発明の電源回路で、負荷に流れる電流が大きくなると、二次側整流回路内の整流素子が導通するときに、二次巻線の端子間の電圧にサージ電圧が生じるとともに、電圧検出巻線の端子間の電圧にもサージ電圧が生じる。
【0039】
サージ検出回路は、電圧検出巻線の端子間に誘起された、サージ電圧を含む電圧を検出して、制御回路に出力しており、制御回路が、サージ検出回路から入力された電圧が大きくなると、二次巻線に伝達するエネルギーを大きくしている。
【0040】
このため、二次側整流回路内で、サージ電圧が原因となるエネルギーの損失が生じても、その損失分を補償するように、二次巻線に伝達するエネルギーを大きくして、二次巻線の端子間に生じる電圧を高くすることにより、出力電圧が低下しないようにし、一定の出力電圧を得ることが可能になる。
【0041】
なお、本発明において、サージ電圧はスパイク状の電圧波形を有し、電圧のピーク値が大きく、発生期間が短いので、電圧のピーク値や発生期間を確実に検出することが困難であって、サージ電圧によるエネルギーの損失分を確実に求めることができないというおそれがあったが、本発明では、サージ検出回路内の抵抗とコンデンサで、サージ電圧を含む電圧を平滑化して電圧波形をなまらせることで、サージ電圧を確実に検出することができる。
【0042】
また、本発明において、制御回路が、誤差アンプと、スイッチング制御回路とを有しており、分圧された検出電圧と、基準電圧とを比較し、分圧された検出電圧が基準電圧に一致するように制御回路が動作することで、出力電圧が一定電圧に保たれるように動作するという回路構成をとった場合に、基準電圧は、一定電圧に、二次巻線の端子間に誘起される電圧に応じた大きさの電圧が重畳されるようにしている。
【0043】
基準電圧と検出電圧とが一致し、出力電圧が一定である定常状態において、二次側整流回路内の整流素子が導通するときにサージ電圧が生じると、サージ電圧が発生する期間は、二次巻線の端子間に誘起される電圧に誘起される電圧が増大するので、基準電圧は上昇し、分圧された検出電圧よりも高くなる。
【0044】
すると、誤差アンプは、基準電圧に、分圧された検出電圧が一致するようにスイッチング制御回路を制御するので、主スイッチの導通期間が長くなって一次巻線に流れる電流が大きくなり、一次巻線から二次巻線に伝達するエネルギーが大きくなる。
【0045】
このため、二次側整流回路内で、サージ電圧が原因となるエネルギーの損失分を補償するように、二次巻線に伝達するエネルギーを大きくすることにより、負荷に流れる電流の大小によらず、出力電圧を一定に保つようにすることができる。
【0046】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
【0047】
図1の符号1は、本発明の実施形態に係る電源回路である。この電源回路1は、36〜72V程度の直流電圧を降圧させ、2.5Vの直流電圧を生成させる電源回路であって、一次側電流供給回路2と、二次側整流回路3と、トランス4と、PWM制御回路5と、電圧制御部6とを有している。
【0048】
トランス4は、一次側には一次巻線41を、二次側には二次巻線43とゲート駆動巻線44とを、それぞれ有している。
一次側電流供給回路2は、平滑回路11と、スナバ回路12と、nチャネルMOSトランジスタからなるスイッチトランジスタ13と、サージ検出回路70とを有している。
【0049】
スイッチトランジスタ13のドレインは一次巻線41の一方の端子bに接続されている。他方、スイッチトランジスタ13のソースは平滑回路11を介して一方の入力端子62に接続されている。そして、一次巻線41の他方の端子aはスナバ回路12と平滑回路11を介して他方の入力端子61に接続されており、入力端子61、62間に直流電圧が印加され、スイッチトランジスタ13がオンしたときに、一次巻線41に電流を供給できるようにされている。
【0050】
トランス4の一次巻線41と二次巻線43とは絶縁されているが、磁気結合されており、一次巻線41に電流が流れて起電力が一次巻線41に発生すると、二次巻線43に誘導起電力を誘起できるように構成されている。
【0051】
このとき、一次巻線41に起電力が発生して、一次巻線41の一方の端子aに正極性の電圧が、他方の端子bに負極性の電圧が発生すると、二次巻線43の接地電位側にある一方の端子gには正極性の電圧が、他方の端子fには負極性の電圧が、それぞれ発生するようにされている。
【0052】
スイッチトランジスタ13のゲートには、PWM制御回路5が接続されており、ゲートに矩形波信号を出力することで、スイッチトランジスタ13のオン/オフの切替えを制御でき、スイッチトランジスタ13のオン時間とオフ時間との比を調整することにより、スイッチトランジスタ13に流れる電流量を調整できるようにされている。
【0053】
二次側整流回路3は、nチャネルMOSトランジスタからなる整流トランジスタ21と、スナバ回路22と、平滑回路23とを有している。整流トランジスタ21のソースは二次巻線43の一方の端子fに、ドレインは平滑回路23を介して出力端子63に、それぞれ接続されており、二次巻線43の他方の端子gは平滑回路23を介して出力端子64に接続されている。そして、二次巻線43の端子f、g間に電圧が発生し、整流トランジスタ21がオンすると、出力端子63、64を介して、図示しない負荷に電流を供給できるようにされている。
【0054】
上記の電源回路1で、負荷に一定電圧を印加する動作について以下で説明する。まず、負荷に流れる電流が小さい場合について説明する。予め入力端子61、62間には36〜72V程度の直流電圧が印加されており、平滑回路23内のコンデンサ24は、電源投入時に流れる微小電流によって充電されており、コンデンサ24の両極間には電位差が生じているものとする。
【0055】
スイッチトランジスタ13がオフした状態から、スイッチトランジスタ13がオンすると、一次巻線41に電流が流れ、一次巻線41には起電力が発生し、二次巻線43に誘導起電力が発生する。
【0056】
このとき、一次巻線41の端子a,bには、正極性、負極性の電圧がそれぞれ発生するので、二次巻線43の一方の端子gには正極性の電圧が、他方の端子fには負極性の電圧が、それぞれ発生し、端子fに接続された整流トランジスタ21のソースには、端子gよりも低い電圧が印加される。
【0057】
一方、整流トランジスタ21のドレインは、平滑回路23内のコンデンサ24を介して端子gに接続されており、コンデンサ24の両端の電位差により、整流トランジスタ21のドレインの電位は端子gの電位よりも高くなる。
【0058】
このため、整流トランジスタ21のドレインの電位はソースの電位よりも高くなるので整流トランジスタ21には順バイアスが印加された状態になるが、整流トランジスタ21のゲート電位を規定する端子eの電位は、整流トランジスタ21のソース電位を規定する端子fの電位よりも低いので、整流トランジスタ21はオフしている。
【0059】
従って、二次巻線43から整流トランジスタ21を介して出力端子63に電流は流れず、平滑回路23内のコンデンサ24から放電がなされ、放電電圧が出力端子63、64から負荷へと出力される。
【0060】
その後オン状態にあったスイッチトランジスタ13がオフ状態に切り替わると、一次巻線41には、スイッチトランジスタ13がオンしていたときに発生していた起電力と逆極性の起電力が発生し、二次巻線43、ゲート駆動巻線44には、スイッチトランジスタ13がオンしていたときと逆極性の電圧が発生する。
【0061】
すると、スイッチトランジスタ13がオン状態にあったときと逆のバイアスが整流トランジスタ21に印加され、整流トランジスタ21内部の寄生ダイオードが順バイアスされる。
【0062】
他方、整流トランジスタ21のゲートの電位を規定する端子eの電位は、整流トランジスタ21のソースの電位を規定するゲート駆動巻線44の端子fの電位よりも高くなるので、ゲートには正電圧が印加され、整流トランジスタ21は逆向きにオンできるようになり、整流トランジスタ21はいわゆる第三象限動作をし、寄生ダイオードには電流が流れず、ダイオードを整流素子として用いた場合よりも小さい電圧降下で、電流を流すことができる。
【0063】
整流トランジスタ21が逆向きにオンすると、二次巻線43から整流トランジスタ21を介して平滑回路23に電流が流れ込み、平滑回路23内のコンデンサ24に充電しつつ、出力端子63、64から負荷へと電流を供給する。
【0064】
このように、スイッチトランジスタ13のオン状態とオフ状態とを繰り返し切り替え、平滑回路23への充放電を繰り返すことにより、出力端子63、64から負荷へと電圧を印加することができる。
【0065】
上記した電源回路1においては、二次側での出力電圧を、二次側と絶縁された一次側で間接的に検出し、出力電圧が一定電圧になるようにスイッチトランジスタ13のオン状態とオフ状態との切替え制御をするが、そのため、一次側電流供給回路2は、電圧検出巻線42と電圧検出部14とを有しており、PWM制御回路5に接続された電圧制御部6を有している。
【0066】
電圧検出巻線42は、一次巻線41及び二次巻線43と磁気結合されるように配置されており、二次巻線43に誘導起電力が生じるとともに、電圧検出巻線42にも誘導起電力が生じるようにされ、二次巻線43と磁気結合された電圧検出巻線42の端子c、d間に、二次巻線43に誘起された電圧に応じた大きさの電圧が発生するようにされている。
このとき、二次巻線43の一方の端子gに正極性の電圧が、他方の端子fに負極性の電圧が発生すると、電圧検出巻線42の接地電位側にある一方の端子dには正極性の電圧が、他方の端子cには負極性の電圧が、それぞれ誘起されるようにされている。
【0067】
電圧検出部14は、抵抗15,17とコンデンサ16,18と、ダイオード19とを有しており、抵抗15、17と、コンデンサ16,18とがそれぞれローパスフィルタを構成している。そして抵抗15とコンデンサ16とからなる前段のローパスフィルタが電圧検出巻線42の端子c、dと接続されている。
【0068】
前段のローパスフィルタの出力にはダイオード19のアノードが接続され、カソードには、抵抗17、コンデンサ18とからなる後段のローパスフィルタの入力が接続されている。
【0069】
後段のローパスフィルタの出力は電圧制御部6へと接続されており、電圧検出巻線42の端子C、D間の電圧を前段のローパスフィルタで高帯域成分を除去し、ダイオード19で整流し、後段のローパスフィルタで更に高帯域成分を除去することにより、電圧検出巻線42の端子C、D間の電圧を整流、平滑化して、電圧制御部6に出力できるようにされている。
【0070】
電圧制御部6は、誤差アンプ50と、抵抗器51〜54とを有している。抵抗器51、52は、図示しない回路から供給されている一定電圧Vrefと接地電位との間に順次直列接続されており、抵抗器51、52の接続点は誤差アンプ50の反転入力端子(−)に接続されている。他方、抵抗器53、54はスイッチトランジスタ13のソースと接地電位との間に直列接続されており、抵抗器53、54の接続点は誤差アンプ50の非反転入力端子(+)に接続されている。
【0071】
そして、電圧検出部14から入力された直流電圧を、抵抗器53、54の抵抗比で分圧した電圧(以下で検出電圧と称する)が、誤差アンプ50の非反転入力端子(+)に入力されるようにされている。他方、誤差アンプ50の反転入力端子(−)には、直列接続された抵抗器51、52の抵抗比で、一定電圧Vrefを分圧した電圧(以下で基準電圧と称する)が入力されている。
【0072】
誤差アンプ50は、不図示の回路から供給される補助電源電圧Vcによって動作し、検出電圧と基準電圧とを比較して、誤差信号を生成してPWM制御回路5に出力している。
【0073】
PWM制御回路5は、誤差信号に基づいてスイッチトランジスタ13のオン/オフの制御をし、検出電圧が基準電圧よりも低ければ、スイッチトランジスタ13のオン時間を長くし、検出電圧が基準電圧よりも高ければ、スイッチトランジスタ13のオン時間を短くしている。
【0074】
オン時間をオフ時間に比して長くすると、一次巻線41に流れる電流量が増え、一次巻線41に蓄積されるエネルギーが増大して、二次巻線43及び電圧検出巻線42に伝達される。すると電圧検出巻線42に流れる電流量が増え、電圧検出巻線42の端子c、d間の電圧が上昇し、この電圧を分圧して得られる検出電圧が上昇する。逆にオン時間をオフ時間に比して短くすると、検出電圧は低下する。こうして検出電圧は、基準電圧に一致するように動作している。
【0075】
検出電圧が基準電圧に一致すると、電圧検出巻線42の端子c,d間の電圧が一定になる。また、電圧検出巻線42の端子c、d間の電圧と、二次巻線43の端子f、g間の電圧との比は、二次巻線43と電圧検出巻線42との巻数比によって一定に定まっているので、検出電圧が基準電圧に一致した状態では、二次巻線43の端子f、g間の電圧が一定になる。理想的な場合には、二次巻線43の端子f、g間の電圧と、出力電圧は等しくなるので、出力電圧も一定になる。
【0076】
従って、予め基準電圧を適当に設定しておけば、入力端子61、62間に入力された直流電圧から、一定の出力電圧を得ることができる。ここでは、2.5Vの出力電圧を得ることができる。
【0077】
しかしながら、負荷に流れる電流が大きくなると、二次巻線43の端子f、g間の電圧には、サージ電圧が生じるので、サージ電圧が原因となるエネルギー損失が二次側整流回路3内で生じてしまう。ところが、電圧制御部6は、サージ電圧が除去された電圧から検出電圧を生成し、その検出電圧が基準電圧と一致するように制御していたので、サージ電圧分のエネルギーの損失を認識することができない。
【0078】
従って、一次巻線41から二次巻線43へは、サージ電圧が生じていない場合に必要なエネルギーしか供給されず、二次側整流回路3から出力される出力電圧は、サージ電圧によるエネルギーの損失分だけ低下してしまうという問題が生じていた。
【0079】
この問題に対応するために本実施形態の電源回路1には、サージ検出回路70が設けられている。このサージ検出回路70は、ダイオード71と、抵抗72と、コンデンサ73とを有している。
【0080】
ダイオード71のアノードは電圧検出巻線42の一方の端子cに、カソードは抵抗72の一端に、それぞれ接続されており、電圧検出巻線42に流れる電流を整流して抵抗72の一端へと供給できるようにされている。
【0081】
抵抗72の他端はコンデンサ73の一端に接続されており、コンデンサ73の他端は入力端子62に接続されて接地電位に接続されている。また、補助電源電圧Vcと、直列接続された抵抗51、52の接続点との間には、直列接続された抵抗80、81が配置されており、抵抗80と抵抗81の接続点は、抵抗72とコンデンサ73との接続点に接続されている。
【0082】
そして、抵抗72とコンデンサ73とで平滑化された、電圧検出巻線42の端子f、g間の電圧を、誤差アンプ50の入力レベルに合うように、直列接続された抵抗80、81の抵抗比で分圧し、抵抗51、52の接続中点に重畳して、誤差アンプ50の反転入力端子(−)に入力させることができるようにされている。
【0083】
基準電圧と検出電圧とが一致して出力電圧が一定の状態において、二次巻線43の端子f、g間にサージ電圧が生じると、電圧検出巻線42の端子c、d間に、サージ電圧が誘起され、ダイオード71を介して抵抗80、81の接続中点に出力され、抵抗80,81の抵抗比で分圧されて抵抗51、52の接続中点に重畳されるので、誤差アンプ50の反転入力端子(−)の電圧すなわち基準電圧が上昇する。
【0084】
誤差アンプ50は、検出電圧と基準電圧とを比較して、誤差信号を生成してPWM制御回路5に出力し、PWM制御回路5は、誤差信号に基づいてスイッチトランジスタ13のオン/オフ動作を制御する。ここでは、サージ電圧に応じた電圧が基準電圧に重畳され、基準電圧が検出電圧より高くなるので、オン時間を長くする。
【0085】
オン時間をオフ時間に比して長くすると、一次巻線41に流れる電流量が増え、一次巻線41に蓄積されるエネルギーが増大する。増大したエネルギーが二次巻線43に伝達されると、二次巻線43及び電圧検出巻線42に流れる電流量が増え、二次巻線43の端子f、g間の電圧と、電圧検出巻線42の端子c、d間の電圧とがともに上昇し、検出電圧も上昇する。そして、検出電圧が基準電圧に一致すると安定する。
【0086】
このように、二次巻線43の端子f、g間にサージ電圧が生じて、端子f、g間の電圧が上昇したときには、検出電圧が基準電圧に一致するまで、一次巻線41に蓄積されるエネルギーを増大させ、二次巻線43に伝達されるエネルギーを大きくする。すると、二次側整流回路3内で生じる、サージ電圧Δsによるエネルギー損失が補償されるので、負荷に流れる電流が大きいときでも、サージ電圧Δsによるエネルギー損失によって出力電圧が低下することなく、一定の電圧値(2.5V)に保つことができる。
【0087】
なお、サージ電圧はスパイク状の波形であって、電圧ピーク値が高く、発生期間が短いので、電圧を確実に検出することが難しいが、本実施形態では、サージ検出回路70がコンデンサ73を有しており、このコンデンサ73で、サージ電圧の波形をなまらせ、スパイク状のサージ電圧のピーク値を小さくし、発生期間を長くしているので、サージ電圧を確実に検出することが可能になる。
また、本実施形態では、二次側整流回路3の整流用素子として、整流トランジスタ21を用いているが、本発明はこれに限らず、ダイオードを用いてもよい。
【0088】
【発明の効果】
二次巻線の端子間に生ずる電圧を電圧検出巻線で検出することで負荷に流れる電流を間接的に検出し、サージ電圧によるエネルギーの損失を補償するように出力電圧を上昇させることにより、所望の出力電圧を正しく出力することができる。
【図面の簡単な説明】
【図1】本発明の電源回路の一例を示す回路図
【図2】従来の電源回路を示す回路図
【図3】(a):電圧検出巻線の端子間に現れる電圧の電圧波形図
(b):電圧検出巻線の端子間に現れる電圧を平滑化した電圧の電圧波形図
【符号の説明】
1……電源回路 2……一次側電流供給回路 3……二次側整流回路 4……トランス 5……PWM制御回路(スイッチング制御回路) 6……電圧制御部(制御回路) 13……スイッチトランジスタ(主スイッチ) 14……電圧検出部(整流平滑回路) 41……一次巻線 42……電圧検出巻線 43……二次巻線 44……ゲート駆動巻線 50……誤差アンプ 70……サージ検出回路
Claims (3)
- トランスと、一次側電流供給回路と、二次側整流回路と、制御回路とを有し、
前記トランスは、互いに磁気結合された一次巻線と、電圧検出巻線と、二次巻線とを有しており、
前記一次側電流供給回路は主スイッチと、整流平滑回路とを有し、前記主スイッチは前記一次巻線に直列接続され、導通したときに前記一次巻線に電流を供給することができるようにされ、
前記主スイッチの導通/遮断によって、前記一次巻線に蓄積されたエネルギーが前記二次巻線及び前記電圧検出巻線に、一定比で分割されて伝達され、前記二次巻線の端子間及び前記電圧検出巻線の端子間に、それぞれ電圧を誘起することができるようにされ、
前記整流平滑回路は、前記電圧検出巻線の端子間に誘起された電圧を整流平滑して、前記二次巻線の端子間に誘起された電圧に応じた大きさの検出電圧を生成して、前記制御回路に出力し、
前記制御回路は、前記検出電圧を基準電圧に保つように前記主スイッチの導通状態を制御することで、前記二次巻線の端子間に誘起される電圧を一定電圧に保つようにされ、
前記二次側整流回路は、前記二次巻線の端子間に誘起された電圧を整流して平滑することで、直流電圧を得ることができるように構成された電源回路において、
サージ検出回路を更に有し、
前記主スイッチの切断時に、前記二次巻線の端子間に生じる電圧にサージ電圧が生じた場合に、
前記サージ検出回路は、前記電圧検出巻線の端子間に誘起され、サージ電圧を含む電圧を検出して前記制御回路に出力し、
前記制御回路は、前記サージ検出回路から入力された電圧が大きくなると、前記二次巻線に伝達するエネルギーを大きくして、前記二次巻線の端子間に誘起される電圧を高くするように構成されたことを特徴とする電源回路。 - 前記サージ検出回路は、ダイオードと抵抗とコンデンサとを有し、
前記ダイオードのアノードは、前記電圧検出巻線の一方の端子に接続され、前記ダイオードのカソードは、前記抵抗の一端に接続され、
前記抵抗の他端は、前記コンデンサの一端に接続され、前記コンデンサの他端は、前記電圧検出巻線の他方の端子に接続されており、
前記主スイッチが導通すると、前記電圧検出巻線の一方の端子に正極性の電圧が、前記電圧検出巻線の他方の端子に負極性の電圧が、それぞれ生じ、前記電圧検出巻線に流れる電流が、前記ダイオードに供給されるようにされ、
前記ダイオードは、前記電圧検出巻線に流れる電流を整流し、
前記抵抗と前記コンデンサは、前記電圧検出巻線に流れる電流を平滑化して、前記電圧検出巻線に誘起された電圧を検出するように構成されたことを特徴とする請求項1記載の電源回路。 - 前記制御回路は、誤差アンプと、スイッチング制御回路とを有し、
前記誤差アンプは、分圧された前記検出電圧と、基準電圧とを比較して誤差信号を出力し、
前記スイッチング制御回路は、前記誤差信号に基づいて、前記基準電圧に、前記分圧された検出電圧が一致するように前記主スイッチの導通/遮断を制御するように構成されており、
前記基準電圧は、一定電圧に、前記電圧検出巻線の端子間に誘起された電圧に応じた電圧が重畳されて生成されていることを特徴とする請求項2記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27551098A JP4109357B2 (ja) | 1998-09-29 | 1998-09-29 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27551098A JP4109357B2 (ja) | 1998-09-29 | 1998-09-29 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000116124A JP2000116124A (ja) | 2000-04-21 |
JP4109357B2 true JP4109357B2 (ja) | 2008-07-02 |
Family
ID=17556494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27551098A Expired - Fee Related JP4109357B2 (ja) | 1998-09-29 | 1998-09-29 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4109357B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7359222B2 (en) * | 2005-09-15 | 2008-04-15 | Power Integrations, Inc. | Method and apparatus to improve regulation of a power supply |
-
1998
- 1998-09-29 JP JP27551098A patent/JP4109357B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000116124A (ja) | 2000-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7158394B2 (en) | Switching power supply circuit with a soft-start function | |
US8284578B2 (en) | Power supply apparatus | |
US6483722B2 (en) | DC/DC converter and control method thereof | |
US20060055386A1 (en) | Power factor improving circuit and control circuit for power factor improving circuit | |
KR100829121B1 (ko) | 비씨엠모드로 동작하는 단일전력단 역률개선 회로 | |
JP2000513920A (ja) | 減磁信号に基づくsmps用の過電圧保護回路 | |
JP3446654B2 (ja) | スイッチング電源装置 | |
JP3349781B2 (ja) | スイッチングレギュレータ電源装置 | |
JP2888729B2 (ja) | 出力短絡保護回路 | |
US20200382005A1 (en) | Method for driving a switch in a power converter, drive circuit and power converter | |
JP4109357B2 (ja) | 電源回路 | |
KR101274212B1 (ko) | 역률 보상 회로 | |
JP4362166B2 (ja) | 電源装置 | |
JP4363777B2 (ja) | 電源回路 | |
JP3226904B2 (ja) | スイッチング電源装置の力率改善回路 | |
JP2000134924A (ja) | 電源回路 | |
US5391978A (en) | Feedback loss protection arrangement in a power supply | |
JP2004519190A (ja) | スイッチング電源 | |
JP2584337Y2 (ja) | スイッチング電源 | |
JP3571959B2 (ja) | スイッチング電源装置 | |
JPH1032982A (ja) | 突入電流防止回路 | |
WO2024075442A1 (ja) | 制御回路、スイッチング電源及び直流変換回路の制御方法 | |
JP4212164B2 (ja) | 並列型電源装置 | |
JP2005312203A (ja) | 過電流制御装置 | |
JPS63121471A (ja) | 定電流高圧電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |