JP2008011644A - 電源装置 - Google Patents

Abstract

【課題】電源装置へのアクセスの安全を確保すると共に、放電抵抗および起動抵抗の少なくとも一方による無駄な消費電力の低減を実現すること。
【解決手段】本発明の一実施形態は、従来の電源装置において、一次平滑電解コンデンサの両極に並列に接続されたＰチャンネルＭＯＳＦＥＴと、当該ＭＯＳＦＥＴのドレインまたはソースに直列に接続された放電抵抗と、トランス巻線のスイッチング素子へ接続される端子にアノード側が接続されたダイオードと、ダイオードのカソード側に接続され、他端子が一次平滑電解コンデンサの正極に接続された抵抗およびコンデンサと、ダイオードのカソード側に接続され、他端子が当該ＭＯＳＦＥＴのゲートに接続された抵抗と、当該ＭＯＳＦＥＴのゲート・ドレイン間に接続された抵抗とを備え、当該ＭＯＳＦＥＴのソース・ドレイン間は、電源装置の動作中には電気的に非導通状態となり、ＡＣ電源の供給が停止されると導通状態となることを特徴とする。
【選択図】図１

Description

本発明は、電源装置に関し、より詳細には、ＡＣ電源を入力とする電源装置に関する。

図３は、従来の電源装置の特徴を示した図である。図中符号１０１はインレット、符号１０２は電源スイッチ、符号１０３はヒューズ、符号１０４はコモンモードコイル、符号１０５は整流ダイオードブリッジ、符号１０６は一次平滑電解コンデンサ、符号１０７は放電抵抗、符号１０８は起動抵抗、符号１０９はスイッチングＦＥＴ、符号１１０はトランス、符号１１０ａはトランス１１０のメイン巻線、符号１１０ｂはトランス１１０の補助巻線、符号１１１はスイッチング制御ＩＣ（例えば、富士電機製ＦＡ５５１０など）、符号１１５はチョークコイル、符号１１６は平滑コンデンサ、符号１１７はフォトカプラ、１１８はシャントレギュレータである。抵抗１１２、コンデンサ１１３、およびダイオード１１４は３部品でスナバ回路を構成している。

通常動作として、電源スイッチ１０２がＯＮのとき、インレット１０１より入力されたＡＣ電源は、整流ダイオードブリッジ１０５を通り、全波整流され、一次平滑電解コンデンサ１０６にチャージされる。更に、起動抵抗１０８を通り、スイッチング素子１０９の動作を制御する手段としてのスイッチング制御ＩＣ１１１を起動させ、スイッチング素子１０９を動作させ、トランス１１０に電流を流すことで動作を開始する。トランス１１０が動作すると、トランスの補助巻線により作られたスイッチング制御ＩＣ１１１の電源が供給されるようになり、スイッチング制御ＩＣ１１１は動作を続けることが可能となる。さらに、スイッチング素子１０９が継続的にスイッチング動作することが出来るようになり、トランス１１０は安定した動作を続けることが可能となる。さらに、トランス１１０により変圧された二次側の電圧は、チョークコイル１１５と平滑コンデンサ１１６により平滑され、ＤＣ出力が出力される。安定したＤＣ出力の電圧制御は、シャントレギュレータ１１８およびフォトカプラ１１７によりフィードバック信号が作られ、スイッチング制御ＩＣ１１１へフィードバックされ、スイッチング素子１０９のスイッチングデューティを変化させることで可能となる。なお、抵抗１１２、コンデンサ１１３、およびダイオード１１４で構成されるスナバ回路は、スイッチングによるノイズを軽減させる役割や、スイッチング素子１０９のドレイン・ソース間の過電圧を保護する役割を持っている。

このような従来の電源装置において、放電抵抗１０７は、ＡＣ電源の供給が停止された後に一次平滑電解コンデンサ１０６の電荷を放電させることで、電源装置にアクセスするサービスマン等の安全確保の役割を持っている。反面、電源装置の動作中に放電抵抗１０７で消費される電力は、全く無駄な電力消費であり、このことは起動抵抗１０８についても同様である。起動抵抗１０８は電源装置を起動する際にのみ必要な抵抗であり、電源が起動した後には不要な抵抗である。それにもかかわらず、電源装置の動作中には常に電力を消費しており、無駄な電力消費を行っている。昨今、電源装置は低消費電力化を要求されており、無駄な電力消費を抑える必要が生じてきている。

本発明は、上記従来技術の問題点に鑑みてなされたもので、その目的とするところは、電源装置にアクセスするサービスマン等の安全を確保すると共に、放電抵抗および起動抵抗の少なくとも一方による無駄な消費電力の低減を実現することにある。

このような目的を達成するために、本発明は、整流素子および第一のコンデンサを有する平滑回路と、前記第一のコンデンサの正極からトランス巻線を介して接続されたスイッチング素子と、前記スイッチング素子を制御するための電流スイッチング制御素子とを備え、ＡＣ電源を入力とする電源装置であって、ＰチャンネルＭＯＳＦＥＴのゲート端子を除く端子が第一のコンデンサの両極に対して並列に接続された第一のＰチャンネルＭＯＳＦＥＴと、第一のＰチャンネルＭＯＳＦＥＴのドレイン端子またはソース端子に直列に接続された第一の抵抗と、トランス巻線のスイッチング素子へ接続される端子にアノード側が接続されたダイオードと、ダイオードのカソード側に接続され、ダイオードのカソード端子との接続と反対側の端子が第一のコンデンサの正極に接続された第二の抵抗および第二のコンデンサと、ダイオードのカソード側に接続され、ダイオードのカソード端子との接続と反対側の端子が第一のＰチャンネルＭＯＳＦＥＴのゲート端子に接続された第三の抵抗と、第一のＰチャンネルＭＯＳＦＥＴのゲート端子とドレイン端子との間に接続された第四の抵抗とを備え、前記第一のＰチャンネルＭＯＳＦＥＴのソース端子とドレイン端子は、前記電源装置の動作中には電気的に非導通状態となり、前記ＡＣ電源の供給が停止されると電気的に導通状態となることを特徴とする。

本発明によれば、本発明に係る電源装置は、電源装置へのＡＣ電源の供給停止後にのみ一次平滑電解コンデンサに蓄積された電荷を放電することにより、電源装置にアクセスするサービスマン等の安全を確保する効果を奏する。さらに、電源装置の動作中には放電抵抗および起動抵抗の少なくとも一方を回路上無効とすることにより、これらの抵抗による電力消費を抑える効果を奏する。

以下、図面を参照して本発明の実施形態を詳細に説明する。
本発明の一実施形態では、放電抵抗および起動抵抗の少なくとも一方に直列にＰチャンネルＭＯＳＦＥＴを接続し、電送装置の動作中にはＰチャンネルＭＯＳＦＥＴのソース・ドレイン間が非導通状態となるように回路を構成する。

（実施形態１）
図１は、本実施形態に係る電源装置の回路図である。図１において、ＡＣ電源からＤＣ出力を作り出すコンバータ動作は、図３に示す回路図で説明した動作と同じである。よって、図１および以下で説明する図面で、図３と同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

本実施形態に係る電源装置の回路は、図３に示す回路に加えて、ＰチャンネルＭＯＳＦＥＴ１１９ａ、抵抗１２０ａ、抵抗１２１ａ、およびダイオード１２２ａをさらに備えている。抵抗１２０ａおよび抵抗１２１ａは、放電抵抗１０７と比較して大きな抵抗値である。具体的には、例えば、抵抗１２０ａは１MΩ〜２MΩ程度、抵抗１２１ａは１MΩ〜２MΩ程度、放電抵抗１０７は１０kΩ〜１００kΩ程度とすることができる。加えて、抵抗１１２、コンデンサ１１３、抵抗１２０ａ、抵抗１２１ａ、および放電抵抗１０７の定数を所定の値に設定する必要がある。すなわち、上記定数を、電源装置の動作中にＰチャンネルＭＯＳＦＥＴ１１９ａのゲート電圧がソース電圧よりも、少なくともゲートのカットオフ電圧分以上高くなるように設定する必要がある。なお、ゲートのカットオフ電圧は、使用するＰチャンネルＭＯＳＦＥＴごとに違うため、仕様の確認が必要である。ここで、「電源装置の動作中」とは、ＡＣ電源の供給開始の後、スイッチング素子１０９の継続的スイッチング動作の開始時からＡＣ電源の供給の停止時までの時間枠を指す。

図４は、電源装置にＡＣ電源の供給を開始してから電源装置の動作が停止するまでの間の、図１に示すポイントＡの電圧、ＰチャンネルＭＯＳＦＥＴ１１９ａのゲート電圧およびソース電圧を示している。図４中の時間枠（１）、（２）、および（３）は、それぞれ電源装置の起動中、動作中、および停止中を表している。図示したポイントＡの電圧は、トランス１１０のメイン巻線１１０ａでフライバックされた電圧が、抵抗１１２で放電しながらもコンデンサ１１３に充電されて図４で示すような波形となる。

このような構成において、ＰチャンネルＭＯＳＦＥＴ１１９ａは、電源装置の動作中にソース・ドレイン間が抵抗を持ち非導通状態となり、放電抵抗１０７は、コンデンサ１０６の放電動作を積極的に行うことが出来なくなる。この際、コンデンサ１０６は、抵抗１１２、抵抗１２０ａ、および抵抗１２１ａを介し放電してゆくものの、放電経路にかかる抵抗値が放電抵抗１０７と比較して高いため放電は行われないのと等しい。次に、ＡＣ電源の供給を停止すると、コンバータ動作が停止するためポイントＡの電圧は下がり、ＰチャンネルＭＯＳＦＥＴ１１９ａのゲート電圧がソース電圧よりも、カットオフ電圧分以上高い状態を維持できなくなる。このため、ソース・ドレイン間が導通状態となり、放電抵抗１０７は、コンデンサ１０６の放電動作を積極的に行うこととなる。

したがって、電源装置の動作中にはコンデンサ１０６の放電動作を行わず、ＡＣ電源の供給が停止したときにはコンデンサ１０６の放電を行うため、本実施形態によれば、電源装置の動作中の消費電力を抑えることが可能となる。

コンデンサ１０６の放電時間を短縮させる場合には、放電抵抗１０７の抵抗値をより下げることで実現可能である。ただし、抵抗にかかる電力は設計の考慮に入れる必要がある。

また、ダイオード１２２ａは、ＰチャンネルＭＯＳＦＥＴ１１９ａのゲート・ソース間電圧を抑える役割を持っている。このため、メイン巻線１１０ａのインダクタンス値、抵抗１２０ａ、抵抗１２１ａ、および放電抵抗１０７の抵抗値、ならびにＰチャンネルＭＯＳＦＥＴ１１９ａの選定によっては、ダイオード１２２ａを用いなくても良い。すなわち、上記選定によってはＰチャンネルＭＯＳＦＥＴ１１９ａのゲート・ソース間電圧が抑えられて不要になる場合も考えられるため、ダイオード１２２ａは、必ずしも必要な素子ではないのである。

また、放電抵抗１０７の接続位置は、本実施形態の位置とは別に、図２に示すような配置にも配置可能である。すなわち、放電抵抗１０７を、ＰチャンネルＭＯＳＦＥＴ１１９ａのソース端子ではなく、ドレイン端子に接続することもできる。

さらに、ＰチャンネルＭＯＳＦＥＴ１１９ａの代わりにＰＮＰタイプのトランジスタで代用できる。ＰチャンネルＭＯＳＦＥＴのゲート端子への接続は、ＰＮＰタイプのトランジスタのベース端子への接続に変更すればよい。ＰチャンネルＭＯＳＦＥＴのドレイン端子への接続は、ＰＮＰタイプのトランジスタのコレクタ端子への接続に変更すればよい。ＰチャンネルＭＯＳＦＥＴのソース端子への接続は、ＰＮＰタイプのトランジスタのエミッタ端子への接続に変更すればよい。ただし、この場合には、抵抗１２０ａ、抵抗１２１ａ、および放電抵抗１０７の定数設定がＰチャンネルＭＯＳＦＥＴ１１９ａを使用した場合と変わってくるため再設定が必要である。

加えて、ＰチャンネルＭＯＳＦＥＴおよびＰＮＰタイプのトランジスタを含む導通状態と非導通状態との間のスイッチングが可能な三端子素子をＰチャンネルＭＯＳＦＥＴ１１９ａの代わりに用いることができる。ここで、三端子素子は、制御端子、導通状態において入力側である第１の端子、および導通状態において出力側である第２の端子の三端子を備える素子である。そして上記三端子素子は、制御端子の電圧が第１の端子の電圧よりも、用いる三端子素子の仕様に応じて定まる基準値以上高いときに第１の端子と第２の端子との間が非導通状態となる任意の素子を包含する。

（実施形態２）
図５は、本実施形態に係る電源装置の回路図である。実施形態１と異なる点は、ＰチャンネルＭＯＳＦＥＴ１１９ｂ、抵抗１２０ｂ、抵抗１２１ｂ、およびダイオード１２２ｂが追加されている点である。抵抗１２０ｂおよび抵抗１２１ｂは、起動抵抗１０８と比較して大きな抵抗値である。加えて、抵抗１１２、コンデンサ１１３、抵抗１２０ｂ、抵抗１２１ｂ、および起動抵抗１０８の定数を、所定の値にする必要がある。すなわち、上記定数を、電源装置の動作中にＰチャンネルＭＯＳＦＥＴ１１９ｂのゲート電圧がソース電圧よりも、少なくともゲートのカットオフ電圧分以上高くなるように設定する必要がある。なお、ゲートのカットオフ電圧は、使用するＰチャンネルＭＯＳＦＥＴごとに違うため、仕様の確認が必要である。実施形態１で示した内容は、実施形態２にも盛り込まれている。

このような構成において、ＡＣ電源が投入され、コンバータ動作が開始するまでは、ＰチャンネルＭＯＳＦＥＴ１１９ｂのゲートのカットオフ電圧が満たされない。このため、起動抵抗１０８はＰチャンネルＭＯＳＦＥＴ１１９ｂを介してスイッチング制御ＩＣ１１１と導通状態であり、コンバータ動作が開始される。そして、トランス１１０の補助巻線１１０ｂからスイッチング制御ＩＣ１１１へ電源供給されるようになると、ＭＯＳＦＥＴ１１９ｂのゲート電圧が増大し始める。やがて、ＰチャンネルＭＯＳＦＥＴ１１９ｂのゲートのカットオフ電圧が満たされるように、ゲート電圧＞ソース電圧という関係が成立する。この結果、起動抵抗１０８は、ＰチャンネルＭＯＳＦＥＴ１１９ｂが非導通状態になることによって、スイッチング制御ＩＣ１１１と切り離された状態となる。これと合わせて実施形態１で示した内容も盛り込まれているため、本実施形態によれば、電源装置の動作中に実施形態１と比較してさらに消費電力を抑えることが可能となる。

ダイオード１２２ｂは、ＰチャンネルＭＯＳＦＥＴ１１９ｂのゲート・ソース間電圧を抑える役割を持っている。このため、メイン巻線１１０ａのインダクタンス値、抵抗１２０ｂ、抵抗１２１ｂ、起動抵抗１０８、およびスイッチング制御ＩＣ１１１の内部抵抗の抵抗値、ならびにＰチャンネルＭＯＳＦＥＴ１１９ｂの選定によっては、ダイオード１２２ｂを用いなくてもよい。すなわち、上記設定によってはＰチャンネルＭＯＳＦＥＴ１１９ｂのゲート・ソース間電圧が抑えられて不要になる場合も考えられるため、必ずしも必要な素子ではないのである。

また、起動抵抗１０８の接続位置は、本実施形態の位置とは別に、図６に示すような配置にも配置可能である。すなわち、起動抵抗１０８を、ＰチャンネルＭＯＳＦＥＴ１１９ｂのソース端子ではなく、ドレイン端子に接続することもできる。

さらに、ＰチャンネルＭＯＳＦＥＴ１１９ｂの代わりにＰＮＰタイプのトランジスタで代用できる。ＰチャンネルＭＯＳＦＥＴのゲート端子への接続は、ＰＮＰタイプのトランジスタのベース端子への接続に変更すればよい。ＰチャンネルＭＯＳＦＥＴのドレイン端子への接続は、ＰＮＰタイプのトランジスタのコレクタ端子への接続に変更すればよい。ＰチャンネルＭＯＳＦＥＴのソース端子への接続は、ＰＮＰタイプのトランジスタのエミッタ端子への接続に変更すればよい。ただし、この場合には、抵抗１２０ｂ、抵抗１２１ｂ、起動抵抗１０８の定数設定がＰチャンネルＭＯＳＦＥＴ１１９ｂを使用した場合と変わってくるため再設定が必要である。

加えて、実施形態１に関して説明したのと同様に、導通状態と非導通状態との間のスイッチングが可能な三端子素子をＰチャンネルＭＯＳＦＥＴ１１９ｂの代わりに用いることができる。

（実施形態３）
図７は、本実施形態に係る電源装置の回路図である。実施形態２と異なる点は、スイッチング制御ＩＣ１１１の起動電源の供給ポイントとしてコンデンサ１０６にチャージされた電圧を使用するのではない点と、コンデンサ１２３ｃが追加されている点である。本実施形態では、整流素子である整流ダイオードブリッジ１０５のＡＣ側より半波整流された電圧をコンデンサ１２３ｃでチャージした電圧を供給ポイントとしており、それ以外は実施形態２と同様である。上記ポイント、つまり整流ダイオードブリッジ１０５の上流から起動抵抗を設けて起動電源を供給することは、電源装置がシャットダウンした際の復帰時間を早めることが可能となるため、一般的に用いられている回路構成である。

このような構成において、動作は実施形態２と同じである。ＡＣ電源が投入され、コンバータ動作が開始するまでは、起動抵抗１０８はＰチャンネルＭＯＳＦＥＴ１１９ｃを介してスイッチング制御ＩＣ１１１と導通状態であり、コンバータ動作が開始される。そして、トランス１１０の補助巻線１１０ｂからスイッチング制御ＩＣ１１１へ電源供給されるようになると、起動抵抗１０８は、ＰチャンネルＭＯＳＦＥＴ１１９ｃが非導通状態になるため、スイッチング制御ＩＣ１１１と切り離された状態となる。これと合わせて実施形態１で示した内容も盛り込まれているため、本実施形態によれば、電源装置の動作中に実施形態１と比較して更に消費電力を抑えることが可能となる。

ダイオード１２２ｃは、ＰチャンネルＭＯＳＦＥＴ１１９ｃのゲート・ソース間電圧を抑える役割を持っている。このため、メイン巻線１１０ａのインダクタンス値、抵抗１２０ｃ、抵抗１２１ｃ、起動抵抗１０８およびスイッチング制御ＩＣ１１１の内部抵抗の抵抗値、ならびにＰチャンネルＭＯＳＦＥＴ１１９ｃの選定によっては、ダイオード１２２ｃを用いなくてもよい。すなわち、上記設定によってはＰチャンネルＭＯＳＦＥＴ１１９ｃのゲート・ソース間電圧が抑えられて不要になる場合も考えられるため、必ずしも必要な素子ではないのである。

また、起動抵抗１０８の接続位置は、本実施形態の位置とは別に、図８に示すような配置にも配置可能である。すなわち、起動抵抗１０８を、ＰチャンネルＭＯＳＦＥＴ１１９ｃのソース端子ではなく、ドレイン端子に接続することもできる。

さらに、ＰチャンネルＭＯＳＦＥＴ１１９ｃの代わりにＰＮＰタイプのトランジスタで代用できる。ＰチャンネルＭＯＳＦＥＴのゲート端子への接続は、ＰＮＰタイプのトランジスタのベース端子への接続に変更すればよい。ＰチャンネルＭＯＳＦＥＴのドレイン端子への接続は、ＰＮＰタイプのトランジスタのコレクタ端子への接続に変更すればよい。ＰチャンネルＭＯＳＦＥＴのソース端子への接続は、ＰＮＰタイプのトランジスタのエミッタ端子への接続に変更すればよい。ただし、この場合には、抵抗１２０ｃ、抵抗１２１ｃ、および起動抵抗１０８の定数設定がＰチャンネルＭＯＳＦＥＴ１１９ｃを使用した場合と変わってくるため再設定が必要である。

加えて、実施形態１に関して説明したのと同様に、導通状態と非導通状態との間のスイッチングが可能な三端子素子をＰチャンネルＭＯＳＦＥＴ１１９ｃの代わりに用いることができる。

（実施形態４）
図９は、本実施形態に係る電源装置の回路図である。実施形態２と異なる点は、実施形態１、実施形態２、および実施形態３の回路上にあった、ＰチャンネルＭＯＳＦＥＴ１１９ａ、抵抗１２０ａ、抵抗１２１ａ、ダイオード１２２ａ、および放電抵抗１０７が削除されている点である。本実施形態では、コンデンサ１０６の放電を、起動抵抗１０８を介し、ＰチャンネルＭＯＳＦＥＴ１１９ｄを介し、スイッチング制御ＩＣ１１１の内部回路を経てコンデンサ１０６の負極へ流れる経路で実現している。

このような構成において、ＡＣ電源が投入され、コンバータ動作が開始するまでは、起動抵抗１０８は、ＰチャンネルＭＯＳＦＥＴ１１９ｄを介してスイッチング制御ＩＣ１１１と導通状態であり、コンバータ動作が開始される。そして、トランス１１０の補助巻線１１０ｂからスイッチング制御ＩＣ１１１へ電源供給されるようになると、起動抵抗１０８は、ＰチャンネルＭＯＳＦＥＴ１１９ｄが非導通状態になるため、スイッチング制御ＩＣ１１１と切り離された状態となる。さらに、ＡＣ電源供給が停止すると、起動抵抗１０８はＰチャンネルＭＯＳＦＥＴ１１９ｄを介してスイッチング制御ＩＣ１１１と再び導通状態となり、スイッチング制御ＩＣ１１１の内部回路を抜けてコンデンサ１０６の負極へとつながる経路が確立される。そしてこの経路の確立により、コンデンサ１０６は放電することとなる。ただし、放電経路の抵抗値が実施形態１、実施形態２、および実施形態３と比べて高いため、放電時間が長くなる欠点を有する。

したがって、ＰチャンネルＭＯＳＦＥＴ１１９ａ、抵抗１２０ａ、抵抗１２１ａ、ダイオード１２２ａ、および放電抵抗１０７を削除した回路構成でコンデンサ１０６の放電を可能としている。このことから、本実施形態よれば、実施形態１、実施形態２、および実施形態３と比較して更に消費電力を抑えることが可能である。

ダイオード１２２ｄは、ＰチャンネルＭＯＳＦＥＴ１１９ｄのゲート・ソース間電圧を抑える役割を持っている。このため、メイン巻線１１０ａのインダクタンス値、抵抗１２０ｄ、抵抗１２１ｄ、起動抵抗１０８、およびスイッチング制御ＩＣ１１１の内部抵抗の抵抗値、ならびにＰチャンネルＭＯＳＦＥＴ１１９ｄの選定によっては、ダイオード１２２ｄを用いなくてもよい。すなわち、上記設定によってはＰチャンネルＭＯＳＦＥＴ１１９ｄのゲート・ソース間電圧が抑えられて不要になる場合も考えられるため、必ずしも必要な素子ではないのである。

また、起動抵抗１０８の接続位置は、本実施形態の位置とは別に、図１０に示すような配置にも配置可能である。すなわち、起動抵抗１０８を、ＰチャンネルＭＯＳＦＥＴ１１９ｄのソース端子ではなく、ドレイン端子に接続することもできる。

さらに、ＰチャンネルＭＯＳＦＥＴ１１９ｄの代わりにＰＮＰタイプのトランジスタで代用できる。ＰチャンネルＭＯＳＦＥＴのゲート端子への接続は、ＰＮＰタイプのトランジスタのベース端子への接続に変更すればよい。ＰチャンネルＭＯＳＦＥＴのドレイン端子への接続は、ＰＮＰタイプのトランジスタのコレクタ端子への接続に変更すればよい。ＰチャンネルＭＯＳＦＥＴのソース端子への接続は、ＰＮＰタイプのトランジスタのエミッタ端子への接続に変更すればよい。ただし、この場合には、抵抗１２０ｄ、抵抗１２１ｄ、および起動抵抗１０８の定数設定がＰチャンネルＭＯＳＦＥＴ１１９ｄを使用した場合と変わってくるため再設定が必要である。

加えて、実施形態１に関して説明したのと同様に、導通状態と非導通状態との間のスイッチングが可能な三端子素子をＰチャンネルＭＯＳＦＥＴ１１９ｄの代わりに用いることができる。

実施形態１の模式的回路図である。 実施形態１と同等な効果を奏する模式的回路図である。 一般的な電源装置の模式的回路図である。 実施形態１の回路内のあるポイントの電圧説明図である。 実施形態２の模式的回路図である。 実施形態２と同等な効果を奏する模式的回路図である。 実施形態３の模式的回路図である。 実施形態３と同等な効果を奏する模式的回路図である。 実施形態４の模式的回路図である。 実施形態４と同等な効果を奏する模式的回路図である。

符号の説明

１０１ ＡＣ電源
１０５ 整流ダイオードブリッジ（整流素子に対応）
１０６ 一次平滑電解コンデンサ
１０７ 放電抵抗
１０８ 起動抵抗
１０９ スイッチングＦＥＴ（スイッチング素子に対応）
１１０ トランス
１１１ スイッチング制御ＩＣ（電流スイッチング制御素子に対応）
１１４ ダイオード
１１９ａ、ｂ、ｃ、ｄ ＰチャンネルＭＯＳＦＥＴ

Claims (6)

1. 整流素子および第一のコンデンサを有する平滑回路と、
   前記第一のコンデンサの正極からトランス巻線を介して接続されたスイッチング素子と、
   前記スイッチング素子を制御するための電流スイッチング制御素子と
   を備え、ＡＣ電源を入力とする電源装置であって、
   ＰチャンネルＭＯＳＦＥＴのゲート端子を除く端子が前記第一のコンデンサの両極に対して並列に接続された第一のＰチャンネルＭＯＳＦＥＴと、
   前記第一のＰチャンネルＭＯＳＦＥＴのドレイン端子またはソース端子に直列に接続された第一の抵抗と、
   前記トランス巻線の前記スイッチング素子へ接続される端子にアノード側が接続されたダイオードと、
   前記ダイオードのカソード側に接続され、前記ダイオードのカソード端子との接続と反対側の端子が前記第一のコンデンサの正極に接続された第二の抵抗と、
   前記ダイオードのカソード側に接続され、前記ダイオードのカソード端子との接続と反対側の端子が前記第一のコンデンサの正極に接続された第二のコンデンサと、
   前記ダイオードのカソード側に接続され、前記ダイオードのカソード端子との接続と反対側の端子が前記第一のＰチャンネルＭＯＳＦＥＴのゲート端子に接続された第三の抵抗と、
   前記第一のＰチャンネルＭＯＳＦＥＴのゲート端子とドレイン端子との間に接続された第四の抵抗とを備え、
   前記第一のＰチャンネルＭＯＳＦＥＴのソース端子とドレイン端子は、前記電源装置の動作中には電気的に非導通状態となり、前記ＡＣ電源の供給が停止されると電気的に導通状態となることを特徴とする電源装置。
2. ＰチャンネルＭＯＳＦＥＴのゲート端子を除く端子が前記第一のコンデンサの正極と前記電流スイッチング制御素子の電源供給端子との間に直列に接続された第二のＰチャンネルＭＯＳＦＥＴと、
   前記第二のＰチャンネルＭＯＳＦＥＴのドレイン端子またはソース端子に直列に接続された第五の抵抗と、
   前記ダイオードのカソード端子に接続され、前記ダイオードのカソード端子との接続と反対側の端子が前記第二のＰチャンネルＭＯＳＦＥＴのゲート端子に接続された第六の抵抗と、
   前記第二のＰチャンネルＭＯＳＦＥＴのゲート端子とドレイン端子との間に接続された第七の抵抗とをさらに備え、
   前記第二のＰチャンネルＭＯＳＦＥＴのソース端子とドレイン端子は、前記電源装置の動作中には電気的に非導通状態となり、前記ＡＣ電源の供給が停止されると電気的に導通状態となることを特徴とする請求項１に記載の電源装置。
3. ＰチャンネルＭＯＳＦＥＴのゲート端子を除く端子が前記ＡＣ電源と前記電流スイッチング制御素子の電源供給端子との間に直列に接続された第三のＰチャンネルＭＯＳＦＥＴと、
   前記第三のＰチャンネルＭＯＳＦＥＴのドレイン端子またはソース端子に直列に接続された第八の抵抗と、
   前記ダイオードのカソード端子に接続され、前記ダイオードのカソード端子との接続と反対側の端子が前記第三のＰチャンネルＭＯＳＦＥＴのゲート端子に接続された第六の抵抗と、
   前記第三のＰチャンネルＭＯＳＦＥＴのゲート端子とドレイン端子との間に接続された第七の抵抗とをさらに備え、
   前記第三のＰチャンネルＭＯＳＦＥＴのソース端子とドレイン端子は、前記電源装置の動作中には電気的に非導通状態となり、前記ＡＣ電源の供給が停止されると電気的に導通状態となることを特徴とする請求項１に記載の電源装置。
4. 整流素子および第一のコンデンサを有する平滑回路と、
   前記第一のコンデンサの正極からトランス巻線を介して接続されたスイッチング素子と、
   前記スイッチング素子を制御するための電流スイッチング制御素子と
   を備え、ＡＣ電源を入力とする電源装置であって、
   ＰチャンネルＭＯＳＦＥＴのゲート端子を除く端子が前記第一のコンデンサの正極と前記電流スイッチング制御素子の電源供給端子との間に直列に接続されたＰチャンネルＭＯＳＦＥＴと、
   前記ＰチャンネルＭＯＳＦＥＴのドレイン端子またはソース端子に直列に接続された第一の抵抗と、
   前記トランス巻線の前記スイッチング素子へ接続される端子にアノード側が接続されたダイオードと、
   前記ダイオードのカソード側に接続され、前記ダイオードのカソード端子との接続と反対側の端子が前記第一のコンデンサの正極に接続された第二の抵抗と、
   前記ダイオードのカソード側に接続され、前記ダイオードのカソード端子との接続と反対側の端子が前記第一のコンデンサの正極に接続された第二のコンデンサと、
   前記ダイオードのカソード側に接続され、前記ダイオードのカソード端子との接続と反対側の端子が前記ＰチャンネルＭＯＳＦＥＴのゲート端子に接続された第三の抵抗と、
   前記ＰチャンネルＭＯＳＦＥＴのゲート端子とドレイン端子との間に接続された第四の抵抗とを備え、
   前記ＰチャンネルＭＯＳＦＥＴのソース端子とドレイン端子は、前記電源装置の動作中には電気的に非導通状態となり、前記ＡＣ電源の供給が停止されると電気的に導通状態となることを特徴とする電源装置。
5. 前記ＰチャンネルＭＯＳＦＥＴはＰＮＰタイプトランジスタと置き換え可能であり、前記ＰＮＰタイプトランジスタの各端子への接続は、前記ＰチャンネルＭＯＳＦＥＴのゲート端子への接続が前記ＰＮＰタイプのトランジスタのベース端子への接続となり、前記ＰチャンネルＭＯＳＦＥＴのソース端子への接続が前記ＰＮＰタイプトランジスタのエミッタ端子への接続となり、前記ＰチャンネルＭＯＳＦＥＴのドレイン端子への接続が前記ＰＮＰタイプトランジスタのコレクタ端子への接続となることをさらに特徴とした請求項１乃至４のいずれかに記載の電源装置。
6. 前記ＰチャンネルＭＯＳＦＥＴは、導通状態と非導通状態との間のスイッチングが可能であって制御端子、導通状態において入力側である第１の端子、および導通状態において出力側である第２の端子の三端子を備える三端子素子と置き換え可能であり、前記三端子素子の端子への接続は、前記ＰチャンネルＭＯＳＦＥＴのゲート端子への接続が前記三端子素子の制御端子への接続となり、前記ＰチャンネルＭＯＳＦＥＴのソース端子への接続が前記三端子素子の第１の端子への接続となり、前記ＰチャンネルＭＯＳＦＥＴのドレイン端子への接続が前記三端子素子の第２の端子への接続となることをさらに特徴とした請求項１乃至４のいずれかに記載の電源装置。
   

Images