JP3619966B2 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP3619966B2
JP3619966B2 JP2000256938A JP2000256938A JP3619966B2 JP 3619966 B2 JP3619966 B2 JP 3619966B2 JP 2000256938 A JP2000256938 A JP 2000256938A JP 2000256938 A JP2000256938 A JP 2000256938A JP 3619966 B2 JP3619966 B2 JP 3619966B2
Authority
JP
Japan
Prior art keywords
switch
turned
power
smoothing capacitor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000256938A
Other languages
English (en)
Other versions
JP2002078344A (ja
Inventor
典昭 小山
徹也 村田
一晃 松井
Original Assignee
理化工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 理化工業株式会社 filed Critical 理化工業株式会社
Priority to JP2000256938A priority Critical patent/JP3619966B2/ja
Publication of JP2002078344A publication Critical patent/JP2002078344A/ja
Application granted granted Critical
Publication of JP3619966B2 publication Critical patent/JP3619966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は交流電源から直流電源を得る電源装置に係り、特に、交流電源の投入時に平滑コンデンサへ流れる突入電流を抑える機能を備えた電源装置の改良に関する。
【0002】
【従来の技術】
従来、電源装置としては、図4に示す構成がごく一般的に知られている。
すなわち、2個ずつ順方向接続されたダイオードd1、d2とダイオードd3、d4とを並列接続して整流ブリッジ回路1を形成し、この整流ブリッジ回路1の順方向接続点P1、P2を外部交流電源Eに接続し、一方の逆方向接続点P3を抵抗Rを介して平滑コンデンサCの一端P5に接続し、他方の逆方向接続点P4に平滑コンデンサCの他端P6を接続したブリッジ形全波整流構成となっており、平滑コンデンサCの両端P5、P6間に負荷3を接続してこれに直流電源を供給するものである。
【0003】
図4において、符号SW1は外部交流電源Eを投入及び切断する電源スイッチ、符号SW2は負荷3側へ供給する直流電源をオンオフする供給スイッチである。
【0004】
この電源装置では、電源スイッチSW1がオン操作されて電源が投入されると、外部交流電源Eから交流電流が整流ブリッジ回路1で全波整流されて平滑コンデンサCへ流れてこれを充電し、平滑コンデンサCの両端には直流電圧が発生し、供給スイッチSW2がオン操作されていれば負荷3へ直流電源が供給される。
【0005】
ところが、電源投入時には平滑コンデンサCの電荷がほぼゼロに近くてそのインピーダンスが非常に小さいため、電源が投入されると、平滑コンデンサCにはこれがショートされたかのごとき大きな充電電流(通常、通常突入電流と称される。)が流れ、ダイオードd1〜d4や平滑コンデンサC等が損傷され易くなり、整流ブリッジ回路1と平滑コンデンサCの間すなわち電源ラインに抵抗Rを挿入してその突入電流を抑えている。
【0006】
例えば、AC100Vを外部交流電源Eとして使用する場合、抵抗Rがない構成では突入電流が無限大となる一方、抵抗値20Ωの抵抗Rを電源ラインに挿入すると、抵抗Rを流れる電流が次式(1)に示されるようになって突入電流を抑制できる。
(100V×√2)/20Ω≒7A …… (1)
【0007】
【発明が解決しようとする課題】
しかしながら、上述した構成の電源装置では、平滑コンデンサCに負荷3を接続して直流電源を供給している場合でも、負荷3へ供給する負荷電流が抵抗Rを流れるから、この抵抗R部分の損失が大きくなり易い。
【0008】
例えば、負荷電流が10Aと仮定すると、抵抗Rの損失Prが次の(2)式に示されるように大きくなって実用的でない。
Pr=10A2 ×20Ω=2kW …… (2)
【0009】
もっとも、図5に示すように、抵抗RにスイッチSW3を並列接続し、外部交流電源E又は整流ブリッジ回路1に接続した遅延駆動手段5により、外部交流電源の投入時から内蔵時定数回路(図示せず。)によって所定期間遅延させてスイッチSW3をオン制御させるよう構成し、電源投入時には抵抗Rによって突入電流を抑え、電源投入から所定期間経過以降はスイッチSW3で抵抗Rを短絡させ、負荷電流による抵抗Rの損失を低減させる提案もある。図5において他の構成は図4と同様である。
【0010】
例えば、スイッチSW3としてFETトランジスタ(図5では図示省略。)を選択し、負荷電流10Aを流すと、スイッチSW3の損失が次式(3)のようになり、その損失を大幅に低減できることが分かる。ここではFETトランジスタのオン時の抵抗を50mΩとしている。
Pr=10A2 ×0.05Ω=5W …… (3)
【0011】
ところが、そのように抵抗RにスイッチSW3を並列接続し、電源投入してから所定期間遅延させてスイッチSW3をオン導通させる構成では、外部交流電源Eを切った場合や、何等かの原因によって瞬停などの異常事態が発生した場合、内蔵する時定数回路によってスイッチSW3がオンしたまま抵抗Rが短絡された状態が比較的継続され、短時間で電源を再度投入したり自動的に外部電源供給が回復した場合に、整流ブリッジ回路1からスイッチSW3を介して平滑コンデンサCへ過大な突入電流が流れ、抵抗Rを挿入した意味がなくなるうえ、整流ブリッジ回路1や平滑コンデンサCやFETトランジスタを破壊する心配がある。
【0012】
さらにまたは、図4及び図5に示す構成では、外部交流電源Eを切った場合や、瞬停などの異常事態が発生した場合に、その時点における平滑コンデンサCの両端電圧が負荷3の状態で決るから、例えば無負荷の状態で交流電源が切られると平滑コンデンサCの両端電圧がなかなか低下しない。
そのため、外部交流電源Eを切って機器内部を調べる場合、作業員が感電し易い心配がある。
【0013】
本発明はそのような従来の課題を解決するためになされたもので、外部交流電源の切断や瞬停があっても、電源の再投入時又は回復時に平滑コンデンサへ流れる突入電流を抑えることが可能で、電源の再投入時又は回復時以降の損失を小さく抑えることも可能な電源装置の提供を目的とする。
【0014】
また、本発明は、外部交流電源の切断や瞬停があったときも、平滑コンデンサに充電された電荷を速やかに放電できる電源装置の提供を目的とする。
【0015】
【課題を解決するための手段】
そのような課題を解決するために本発明は、負荷へ直流電源を供給する平滑コンデンサと、交流電源を整流した電源電流の平滑コンデンサへの突入を抑える突入電流防止手段と、この突入電流防止手段と並列的に接続された第1のスイッチと、その交流電源の投入時に所定の期間遅延させてその第1のスイッチをオン動作させる遅延駆動手段と、その交流電源の切断時にその第1のスイッチをオフ切換え制御する切換制御手段とを具備している。
【0016】
しかも、本発明では、上記平滑コンデンサに並列接続された第2のスイッチを設け、上記交流電源の投入時にその第2のスイッチをオフ切換制御し、かつその交流電源の切断時にその第2のスイッチをオン制御するとともにその第1のスイッチをオフ切換え制御するよう上記切換制御手段が形成されている。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、従来例と共通する部分には同一の符号を付す。
【0018】
図1は本発明に係る電源装置の実施の形態を示すブロック回路図である。
図1において、整流ブリッジ回路1は、2個ずつ順方向接続されたダイオードd1、d2とダイオードd3、d4とを並列接続して形成された従来公知のものであり、順方向接続されたダイオードd1、d2の接続点P1が電源スイッチSW1を介して外部交流電源Eの一方の側に接続され、ダイオードd3、d4の接続点P2が外部交流電源Eの他方の側に接続されている。
【0019】
逆方向接続されたダイオードd2、d4の接続点P3は、突入電流防止手段としての抵抗Rと第1のスイッチSW3との並列回路を介して平滑コンデンサCの一端P5に接続されており、逆方向接続されたダイオードd1、d3の接続点P4に平滑コンデンサCの他端P6が接続されている。
【0020】
第1のスイッチSW3は、後述する遅延駆動手段7からのオン制御信号によってオン制御されて導通動作する。なお、第1のスイッチSW3は抵抗Rに間接的に並列接続される構成も可能である。
【0021】
平滑コンデンサCの両端P5、P6間には、抵抗R1及び第2のスイッチSW4の直列回路が並列接続されており、第2のスイッチSW4は後述する切換制御手段9からの切換信号によってオンオフ切換え制御されるようになっており、切換信号が加えられない状態では、閉回路状態になっている。なお、第2のスイッチSW4は平滑コンデンサCに直接並列接続される構成も可能である。
【0022】
平滑コンデンサCの一端P5は、供給スイッチSW2及び負荷3を介して平滑コンデンサCの他端P6に接続され、負荷3に直流電源が供給可能となっている。
【0023】
遅延駆動手段7は、外部交流電源E又は整流ブリッジ回路1の接続点P1、P2から入力した外部交流電圧を全波整流及び平滑して直流電圧を得るとともに、その外部交流電源Eの投入時から所定の期間遅延させた時点で、上述したオン制御信号を第1のスイッチSW3へ出力する機能を有している。
【0024】
切換制御手段9は、外部交流電源E又は整流ブリッジ回路1の接続点P1、P2から入力した外部交流電圧を全波整流及び平滑して直流駆動電圧を得て、この直流駆動電圧に基づき切換信号を第2のスイッチSW4へ出力してこの第2のスイッチSW4をオフ制御して開放動作させ、外部交流電圧が切られたときには、切換信号の出力を遮断して第2のスイッチSW4をオン制御させて導通動作させる一方、遅延駆動手段7から第1のスイッチSW3へ出力するオン制御信号をリセットさせて第1のスイッチSW3をオフ制御して開放動作させる機能を有している。
【0025】
切換制御手段9から出力される切換信号は、電源投入時に、抵抗Rを介して直流電流が平滑コンデンサCへ入流するごく初期の段階で第2のスイッチSW4に出力されるよう適当な手段によって短い時定数に設定されており、平滑コンデンサCへの充電に支障がないようになっている。詳細は後述する。
【0026】
図2は、図1に示す電源装置のより具体的なブロック回路図である。
図2において、整流ブリッジ回路1の接続点P3に接続された抵抗Rの両端には、図1中の第1のスイッチSW3として機能するFETトランジスタQ1のドレインD及びソースSが接続されている。FETトランジスタQ1には内部抵抗があるがその図示は省略した。
【0027】
平滑コンデンサCの一端P5に接続された抵抗R1には、フォトFETトランジスタQ2のドレインDが接続され、そのソースSが平滑コンデンサCの他端P6に接続されており、フォトFETトランジスタQ2が図1中の第2のスイッチSW4として機能する。平滑コンデンサCの容量値と抵抗R1の抵抗値による時定数は短く設定されている。
【0028】
すなわち、フォトFETトランジスタQ2のトランジスタ部分が抵抗R1と直列接続されている。フォトFETトランジスタQ2のフォトダイオードD1部分の説明は後述する。
【0029】
遅延駆動手段7を形成するトランスtは、一次側t1が外部交流電源Eすなわち整流ブリッジ回路1の接続点P1、P2に接続されており、二次側t2が整流ブリッジ回路11に接続されている。
【0030】
整流ブリッジ回路11は、整流ブリッジ回路1と同様に4個のダイオードd5、d6、d7、d8から形成されており、順方向接続されたダイオードd5、d6の接続点P7、ダイオードd7、d8の接続点P8がトランスtの二次側t2に接続されている。
【0031】
整流ブリッジ回路11において、逆方向接続されたダイオードd6、d8の接続点P9とダイオードd5、d7の接続点P10間には、抵抗R2を介して平滑コンデンサC1及び抵抗R3の並列回路が接続されており、接続点P10はFETトランジスタQ1のソースSに接続されている。
【0032】
抵抗R3の両端には、第3のスイッチとしてのフォトFETトランジスタQ3のドレインD及びソースS、すなわちトランジスタ部分が並列接続され、上述した遅延駆動手段7が形成されている。
【0033】
FETトランジスタQ3のフォトダイオードD2は、フォトFETトランジスタQ2のフォトダイオードD1に対して順方向で直列接続されており、後述するように切換制御手段9に接続されている。
【0034】
遅延駆動手段7における抵抗R2と平滑コンデンサC1の接続点P11は、上述したFETトランジスタQ1のゲートGに抵抗R4を介して接続されており、この接続点P11の電位は、抵抗R2、R3の抵抗値及び平滑コンデンサC1の容量値によって決定される時定数に基づき、その外部交流電源Eの投入時から所定の期間遅延して上昇するようになっている。
【0035】
そのため、その外部交流電源Eの投入時から所定の期間遅延した時点で、オン制御信号がFETトランジスタQ1のゲートGに印加され、これがオン動作するようになっている。
【0036】
切換制御手段9を形成する整流ブリッジ回路13は、整流ブリッジ回路1と同様に4個のダイオードd9、d10、d11、d12から形成されており、順方向接続されたダイオードd9、d10の接続点P12及びダイオードd11、d12の接続点P13が外部交流電源E又は整流ブリッジ回路1の接続点P1、P2に接続されている。
【0037】
整流ブリッジ回路13において、逆方向接続されたダイオードd10、d12の接続点P14は、抵抗R5を介して平滑コンデンサC2及び抵抗R6の一端に接続されており、逆方向接続されたダイオードd9、d11の接続点P15に平滑コンデンサC2の他端が接続され、切換制御手段9が形成されている。
【0038】
抵抗R6の他端と接続点P15の間には、切換信号を安定化する抵抗R7が接続されるとともに、順方向に直列接続されたフォトFETトランジスタQ2のフォトダイオードD2とフォトFETトランジスタQ1のフォトダイオードD1と抵抗R7の並列回路が接続されており、抵抗R6の他端から接続点P15に直流の切換信号が出力されるようになっている。
【0039】
そのため、切換制御手段9では、外部交流電源Eが供給されている期間中、抵抗R6から切換信号が出力され、フォトFETトランジスタQ3、Q2のフォトダイオードD2、D1がともに発光し、フォトFETトランジスタQ3、Q2がオフ制御されて開放動作する。
【0040】
なお、切換制御手段9を形成する抵抗R5、R6の抵抗値及び平滑コンデンサC2の容量値にで決定される時定数は、抵抗R及び平滑コンデンサCによって決定される時定数よりも十分、例えば1/100程度に短く設定されている。
【0041】
次に、本発明に係る電源装置の動作を、図2及び図3を参照して簡単に説明する。
【0042】
外部交流電源を投入する前は、切換制御手段9から切換信号が出力されていないので、平滑コンデンサCに並列的に接続されているフォトFETトランジスタQ2及び遅延駆動手段7のフォトFETトランジスタQ3がオフ動作して導通状態となっており、平滑コンデンサCが短絡される一方、遅延駆動手段7における接続点P11がゼロ電位となってFETトランジスタQ1と抵抗Rとの接続が開放されている。
【0043】
まず、電源投入時から説明する。
電源スイッチSW1が、図3に示すように、T1時点でオン操作されて同図3Aのように外部交流電源電圧が投入されると、交流電流が整流ブリッジ回路1で全波整流され、抵抗Rを介して平滑コンデンサCに流れてこれを充電すると同時に、外部交流電源Eからの交流電圧が切換制御手段9の整流ブリッジ回路13にも印加されて全波整流され、抵抗R5、R6、R7及び平滑コンデンサC2で平滑された切換信号(同図D参照)がフォトFETトランジスタQ3、Q2のフォトダイオードD2、D1に流れて発光させ、これらフォトFETトランジスタQ3、Q2がオフ動作して開放状態に切換わる。
【0044】
そのため、平滑コンデンサCの両端が開放されて充電が進むとともに、遅延駆動手段7における接続点P11も電位ゼロ状態から開放される。これらは図3中のT1付近の動作である。
【0045】
電源投入によって遅延駆動手段7にも外部交流電源Eの交流電圧が印加されるが、整流ブリッジ回路11から全波整流電流は、抵抗R2、R3及び平滑コンデンサC1で決定される時定数により、図3Cに示すように接続点P11の電圧上昇が遅延される。
【0046】
そのため、平滑コンデンサCへ流れようとする図3Bのような突入電流が、抵抗Rによって抑えられる。
【0047】
その後、遅延駆動手段7における接続点P11の電位が上昇し、図3中のT2の時点で、FETトランジスタQ1のオン動作可能電圧eに達すると、FETトランジスタQ1がオン制御されて導通動作し、抵抗Rを短絡する。
【0048】
そのため、平滑コンデンサCに流れる電流が抵抗RよりもっぱらFETトランジスタQ1を流れ、損失を抑えた状態で負荷3に直流電源が供給される。
【0049】
次に、外部交流電源Eを切った場合や瞬停があった場合を説明する。
例えば電源スイッチSW1をオフ操作して外部交流電源Eを切ると、図3中のT3時点で整流ブリッジ回路1からの全波整流電流がなくなる一方、切換制御手段9においても、整流ブリッジ回路13からの整流電流がなくなり、切換信号がフォトFETトランジスタQ2、Q3に出力されなくなってこれらがオン状態に切換わる。
【0050】
そのため、平滑コンデンサCの両端がフォトFETトランジスタQ2によって短絡された状態となり、平滑コンデンサCの容量値および抵抗R1の抵抗値による時定数に従って充電された電荷が速やかに放電される。負荷3が接続されている場合には、その負荷3の負荷抵抗を含めた時定数で放電される。
【0051】
他方、遅延駆動手段7においても、平滑コンデンサC1の両端がフォトFETトランジスタQ3によって短絡された状態となり、接続点P11がゼロ電位となってFETトランジスタQ1のゲート電圧を低下させ、FETトランジスタQ1をオフ動作させ、整流ブリッジ回路1が抵抗Rのみを介して平滑コンデンサCに接続された状態に自動的に復帰する。
【0052】
そのため、図3中のT4の時点で、再度外部交流電源Eを投入したり自動的に外部交流電源Eが回復しても、既に、FETトランジスタQ1がオフ動作状態に復帰されているし、所定の遅延期間が経過しないとFETトランジスタQ1がオン動作しないから、平滑コンデンサCへ流れる突入電流が抵抗Rによって確実に抑えられる。
【0053】
このように本発明の電源装置では、投入された交流電源を整流する整流ブリッジ回路1から突入電流防止手段としての抵抗Rを介して平滑コンデンサCを接続し、その抵抗Rに第1のスイッチSW3を並列接続し、その平滑コンデンサCには第2のスイッチSW4を並列接続し、その交流電源の投入時に所定の期間遅延させてその第1のスイッチSW3をオン動作させるオン制御信号を出力する遅延駆動手段7と、その交流電源の投入時にその第2のスイッチSW4をオフ動作させて開放させるとともに交流電源の切断時に第1のスイッチSW3をオフ動作させて開放し同時に第2のスイッチSW4をオン動作させて導通させる切換信号を出力する切換制御手段9を設けたので、交流電源の投入時には、突入電流の増大を抵抗Rによって抑えることが可能となり、交流電源の投入以降の所定期間経過後には、負荷3へ供給される負荷電流が第1のスイッチSW3を流れて、その損失を小さく抑えることができるし、平滑コンデンサCの充電及び放電を確保できる。
【0054】
しかも、交流電源が切られたり瞬停があった場合、平滑コンデンサCを第2のスイッチSW4で短絡させ、速やかかつ自動的に平滑コンデンサCの両端電位を下げることが可能になるととにも、抵抗Rへの第1のスイッチSW3の接続を開放するから、外部交流電源を再投入したり瞬停が回復しても、平滑コンデンサCへの突入電流が常に抵抗Rによって自動的に抑えられる。
【0055】
上述した本発明に係る実施の形態では、交流電源が切られたり瞬停があった場合、抵抗Rに並列接続された第1のスイッチSW3をオフ動作させる構成とともに、第2のスイッチSW4によって平滑コンデンサCの両端電位を速やかに低下させる構成の双方を具備する構成とした。
【0056】
しかし、一般の電子機器では、検査時以外に機器内部を作業者が触れる機会は少ない一方、交流電源のオンオフ操作や瞬停は、日常的に行う操作又は操作者に分からない状態で発生する事態である。
【0057】
そのため、本発明の電源装置は、突入電流を抑える抵抗Rに第1のスイッチSW3を並列的に接続するとともに交流電源が切られたり瞬停があったとき自動的にその並列接続を開放する構成を少なくとも具備すれば、その目的達成が可能である。
【0058】
また、上述した実施の形態では、整流ブリッジ回路1、11、13としてダイオードd1〜d12を組合せた全波整流形式のものを用いたが、本発明ではこれに限定されず、ダイオードを用いた半波整流形式その他従来公知の構成のもので実施可能である。整流素子としても半導体素子に限らず、真空管その他公知の整流素子又は部品を用いて実施可能である。整流素子としても半導体素子に限らず、上述した実施の形態では、突入電流防止手段として抵抗Rを用いて平滑コンデンサCに流れる突入電流を防止する構成としたが、本発明における突入電流防止手段は抵抗Rに限定されない。例えば、インダクタンスを用いることも可能である。
【0059】
さらにまた、上述した実施の形態では、第1及び第2のスイッチSW3、SW4としてFETトランジスタQ1及びフォトFETトランジスタQ2を用いたが、本発明においてはバイポーラトランジスタ、半導体無接点スイッチ、さらには機械的スイッチ素子、例えは電磁リレーなどを用いることも可能である。
【0060】
そして、上述した遅延駆動手段7及び切換制御手段9の構成も上述したものに限定されない。
【0061】
【発明の効果】
以上説明したように本発明は、整流された交流電源電流の突入を抑える突入電流防止手段を介して平滑コンデンサを接続し、この突入電流防止手段と並列的に第1のスイッチを接続し、その交流電源の投入時に所定の期間遅延させてその第1のスイッチをオン動作させる遅延駆動手段と、その交流電源の切断時にその第1のスイッチをオフ切換え制御する切換制御手段とを具備するので、交流電源の投入時に平滑コンデンサへ流れる突入電流を抑え、所定期間経過後には負荷電流が第1のスイッチを流れて損失を小さく抑える一方、交流電源の切断や瞬停があっても、その第1のスイッチが突入電流防止手段から自動的に切り離され、交流電源が再投入されたり回復した場合、自動的かつ確実に突入電流を抑えることが可能となる。
しかも、本発明では、上記平滑コンデンサに第2のスイッチを並列接続し、上記交流電源の投入時にその第2のスイッチをオフ切換制御し、かつ上記交流電源が切られたとき、その第2スイッチをオン制御するとともにその第1のスイッチをオフ切換え制御する切換制御手段を設ける構成としたから、上述した効果に加えて、交流電源が切られたり瞬停があっても、突入電流防止機能とは独立して平滑コンデンサに充電された電荷を放電し、両端電圧を低下させるから、テスト等によって機器の内部を扱う場合に感電などを発生させ難くなる利点がある。
【図面の簡単な説明】
【図1】本発明に係る電源装置の実施の形態を示すブロック回路図である
【図2】図1の電源装置に関し具体的な構成を示すブロック回路図である
【図3】図1の電源装置に係る動作を説明するタイミング波形図である。
【図4】従来の電源装置を示す回路図である。
【図5】従来の電源装置の他の構成を示すブロック回路図である。
【符号の説明】
1、11、13 整流ブリッジ回路
3 負荷
5、7 遅延駆動手段
9 切換制御手段
C、C1、C2 平滑コンデンサ
D1、D2 フォトダイオード
d1、d2、d3、d4、d5、d6、d7、d8、d9、d10、d11、d12 ダイオード
E 外部交流電源
P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、P11、P12、P13、P14、P15 接続点
R 抵抗(突入電流防止手段)
R1、R2、R3、R4、R5、R6、R7 抵抗
SW1 電源スイッチ
SW2 供給スイッチ
SW3 第1のスイッチ(スイッチ:FETトランジスタ)
SW4 第2のスイッチ(フォトFETトランジスタ)
Q1 FETトランジスタ(第1のスイッチSW3)
Q2 フォトFETトランジスタ(第2のスイッチSW4)
Q3 フォトFETトランジスタ(第3のスイッチ)
t トランス
t1 1次側
t2 2次側

Claims (1)

  1. 負荷へ直流電源を供給する平滑コンデンサと、
    交流電源を整流した電源電流の前記平滑コンデンサへの突入を抑える突入電流防止手段と、
    この突入電流防止手段と並列的に接続された第1のスイッチと、
    前記交流電源の投入時に所定の期間遅延させて前記第1のスイッチをオン動作させる遅延駆動手段と、
    前記交流電源の切断時に前記第1のスイッチをオフ切換え制御する切換制御手段と、
    前記平滑コンデンサに並列接続された第2のスイッチと、
    を具備し、
    前記切換制御手段は、前記交流電源の投入時に前記第2のスイッチをオフ切換制御し、前記交流電源の切断時に前記第2のスイッチをオン切換制御するととにも前記第1のスイッチをオフ切換え制御するものであることを特徴とする電源装置
JP2000256938A 2000-08-28 2000-08-28 電源装置 Expired - Fee Related JP3619966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000256938A JP3619966B2 (ja) 2000-08-28 2000-08-28 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000256938A JP3619966B2 (ja) 2000-08-28 2000-08-28 電源装置

Publications (2)

Publication Number Publication Date
JP2002078344A JP2002078344A (ja) 2002-03-15
JP3619966B2 true JP3619966B2 (ja) 2005-02-16

Family

ID=18745476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000256938A Expired - Fee Related JP3619966B2 (ja) 2000-08-28 2000-08-28 電源装置

Country Status (1)

Country Link
JP (1) JP3619966B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072759A (ko) * 2003-02-10 2004-08-19 삼성전자주식회사 과전압 제어 기능을 갖는 전원장치
JP4909544B2 (ja) * 2005-08-10 2012-04-04 京セラミタ株式会社 画像形成装置
KR101611010B1 (ko) 2013-11-19 2016-04-08 엘에스산전 주식회사 인버터의 초기충전회로
CN106941253B (zh) * 2017-05-15 2019-01-01 飞依诺科技(苏州)有限公司 基于超声设备的浪涌电流抑制电路、其控制方法及系统

Also Published As

Publication number Publication date
JP2002078344A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
JP2016136839A (ja) パワーコンバータの入力端子電圧放電回路を実現する方法および装置
TWI513163B (zh) 以反馳式架構爲基礎的電源轉換裝置
US9124184B2 (en) DC/DC converter
US6737845B2 (en) Current inrush limiting and bleed resistor current inhibiting in a switching power converter
KR101365602B1 (ko) 전원 공급 장치 및 그를 포함하는 화상 형성 장치
JP4629166B2 (ja) 切換モード電源装置
US5640317A (en) High voltage start-up circuit and method therefor
US6703793B2 (en) Switching power unit
KR100790185B1 (ko) 스위칭 파워 서플라이 장치
US5930130A (en) Inrush protection circuit
US7075799B2 (en) Self-driven synchronous rectifier circuit
JP4409436B2 (ja) 容量的に結合される電源
KR100899194B1 (ko) 양방향의 정상적 온 디바이스를 사용한, 돌입 전류 보호를 갖는 자기-구동 동기식 정류 부스트 컨버터
US7649755B2 (en) Switched mode power supply with soft start operation
US5347164A (en) Uninterruptible power supply having a 115V or 230V selectable AC output and power saving
US6169391B1 (en) Device for converting high voltage alternating current to low voltage direct current
US6807075B2 (en) Start-up circuit for switched mode power supply
US6278624B1 (en) High availability DC power supply with isolated inputs, diode-or-connected outputs, and power factor correction
US6304039B1 (en) Power supply for illuminating an electro-luminescent panel
US6445165B1 (en) Circuit for limiting inrush current to a power source
AU2014355917B2 (en) Power source apparatus and electric device
JP3749579B2 (ja) 複結合一次巻線を備える入力高調波電流補正ac−dc変換器
US5615097A (en) Transient over voltage protection circuit for electrical power converters
US7592790B2 (en) Start-up circuit with feedforward compensation for power converters
US7638902B2 (en) Dual-power supplying system with circuit loop switching control circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041103

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees