JPH0370208A - ゼロクロス形無接点スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入力信号が印加された際に交流電源電圧のほ
ぼ零点付近で導通する半導体スイッチング手段により負
荷への給電を行わせるようにしたゼロクロス形無接点ス
イッチに関する。

〔従来の技術〕

この種のゼロクロス形無接点スイッチの従来装置を第５
図に示す。

第５図において、１は交流電源であり、この交流電ａｌ
には負荷２が接続されている。ＤＢはダイオードブリッ
ジ整流回路からなる全波整流回路であり、この全波整流
回路ＤＢの直流端子間にサイリスタＱと、抵抗Ｒ１とト
ランジスタＴ１の直列回路と抵抗Ｒ２とコンデンサＣ１
との直列回路と、抵抗Ｒ３とフォトカプラＰＣのフォト
トランジスタが接続されている。前記抵抗Ｒ１とトラン
ジスタＴｌとの接続点はサイリスタＱのゲートに接続さ
れ、前記抵抗Ｒ２とコンデンサＣ１との接続点はトラン
ジスタＴ１のベースに接続されると共にダイオード０１
を介して抵抗Ｒ３とフォトカオブラＰＣのフォトトラン
ジスタとの接続点に接続され、前記コンデンサＣ１には
並列に放電用抵抗Ｒ４が接続されている。前記フォトカ
プラＰＣの発光ダイオードは抵抗Ｒ５と直列接続されて
入力端子ａ、ｂに接続されている。

前記入力端子ａ＋ｂに直流入力信号が印加されていない
場合フォトカプラＰＣは不導通状態にあり、コンデンサ
Ｃ１は抵抗Ｒ２と抵抗Ｒ３の並列回路を介して充電され
、抵抗Ｒ４を介して放電される。直流入力信号が印加さ
れていない場合コンデンサＣ１の端子間電圧は抵抗Ｒ２
とＲ３の並列回路により充電されトランジスタＴｌがオ
ンしてサイリスタＱはオフ状態にあるので負荷２には電
流が流れない。直流入力信号が入力端子ａ、ｂに印加さ
れるとフォトカプラＰＣが導通状態となる。フォトカプ
ラＰＣの導通によって抵抗Ｒ３からダイオード０１を介
してコンデンサＣ１に流れ込んでいた電流が側路され、
コンデンサＣ１の充電回路が抵抗Ｒ２のみとなる。直流
入力信号が印加されてからコンデンサＣ１が充電され始
めたときトランジスタＴ１はオフ状態でサイリスタＱも
オフしている。サイリスタＱの端子間電圧が上昇すると
コンデンサＣ１の充電が進むと共に抵抗Ｒ１を通じてサ
イリスタＱのゲート電圧が確立されトランジスタＴ１が
オフしている時にサイリスタＱがオンし、これにより負
荷２に電流が流れる。前記コンデンサＣ１は直流入力信
号が印加されてから交流電源の電源電圧がほぼ零点にな
ったときにトランジスタＴ１をオフさせるための遅延用
として用いられている。

〔発明が解決しようとする課題〕

前述した従来装置において、負荷２が誘導性負荷であり
サイリスタＱがオンしている場合サイリスタＱは負荷電
流の零点でオフとなる。このとき位相の関係でサイリス
タＱに印加される電圧は電源電圧の最大値となる場合が
あり、コンデンサＣ１の容量が小さい場合にはトランジ
スタＴ１が直ちにオンしてサイリスタＱがオフするよう
になるのでサイリスタＱを電源電圧の零点付近でオンさ
せることができなくなる。このため、コンデンサＣ１の
容量を大きくすると、直流入力信号が印加されていない
場合にトランジスタＴ１のオン動作が遅れてしまってサ
イリスタＱがオン動作してしまう、このようなことから
コンデンサＣ１の容量を決定するのが困難であると共に
信頼性が低いという欠点を有する。

そこで本発明の目的は前述した従来装置の欠点を除去し
、回路定数の決定が容易で信頼性の高いゼロクロス形無
接点スイッチを提供することにあ前述した目的を達成す
るために本発明の第１形態によれば、交流電源に接続さ
れた負荷の電流を制御する半導体スイッチング手段と、
入力信号が印加された際に導通可能状態となる入力用フ
ォトカプラと、この入力用フォトカプラのフォトトラン
ジスタに直列に接続された第１のトランジスタと、前記
半導体スイッチング手段の両端に印加される電圧を検出
する電圧検出素子と、この電圧検出素子を介して第１の
トランジスタのベースに接続されたダイオードと、第１
のトランジスタのベース・エミッタ間に並列接続された
コンデンサおよび第２のトランジスタを備え、前記半導
体スイッチング手段の両端に直列接続された入力用フォ
トカプラのフォトトランジスタと第１のトランジスタの
接続点を前記半導体スイッチング手段の入力とし、前記
コンデンサの電荷を第２のトランジスタにより放電する
ようにしたことを特徴とする。

また、前述の目的は本発明の第２形態によれば、交流電
源に接続された負荷の電流を制御する半導体スイッチン
グ手段と、入力信号が印加された際に導通可能状態とな
る第１のフォトカプラと、前記半導体スイッチング手段
に印加される電圧を検出する電圧検出素子と、この電圧
検出素子に発光素子が接続された第２のフォトカプラと
を備え、前記第１のフォトカプラにより半導体スイッチ
ング手段を制御し、前記第２のフォトカプラにより第１
のフォトカプラの発光素子を短絡することを特徴とする
。

れた際に導通可能状態となる入力用フォトカプラが半導
体スイッチング手段のゲート回路に直列に接続されてい
ることにより、人力信号が印加されていない場合には半
導体スイッチング手段のゲートに電流が流れることがな
く、負荷のゼロクロスｅ　作はコンデンサによって第１
のトランジスタの動作遅れを設定して半導体スイッチン
グ手段を動作させることにより行うことができる。

また、本発明の第２形態によれば、第１のフォトカプラ
により入力信号が印加されていない場合には半導体スイ
ッチング手段のゲートに電流が流れないようにし、かつ
第２のフォトカプラにより電源電圧のゼロクロス点まで
第１のフォトカプラの発光素子を短絡することにより負
荷をゼロクロス動作させることができる。

Ｃ実施例〕 次に本発明の一実施例を図面を用いて詳細に説明する。

第１図は本発明の一実施例を示すゼロクロス形無接点ス
イッチの回路図であり、図において第５図に示す従来例
と同一のものには同一の符号を付している。

第１図において第５図に示す従来例と相違する点は、直
流入力信号が印加されることによりオン動作する入力用
フォトカプラＰｃｔを設け、このフォトカプラＰＣ１の
フォトトランジスタをトランジスタＴ１と直列に接続し
かつフォトカプラＰｃｔ　のフォトトランジスタとトラ
ンジスタＴＩとの接続点をサイリスタＱのゲートに接続
し、第５図に示したコンデンサＣ１の放電用抵抗Ｒ４に
代えてＮＰＮ形トランジスタＴ２を設け、そしてサイリ
スタＱの端子間電圧を検出するツェナーダイオードＺＤ
を設けた点である。

第１図においては入力用フォトカプラＰｃｔのフォトト
ランジスタがサイリスタＱのゲート回路に挿入されてい
ることにより、直流入力信号が入力端子ａ、ｂに印加さ
れていない場合にはサイリスタＱにゲート信号が印加さ
れることがないのでサイリスタＱがオンすることはない
、このとき、コンデンサＣ１はツェナーダイオードＺＤ
が電源電圧の波高値に応じて導通、不導通を繰り返すこ
とによりダイオードＤ２を介して充電されると共にトラ
ンジスタＴ２を介して放電する。

入力端子ａ、ｂ間に直流入力信号が印加されるとフォト
カプラＰｃｔがオンする。このときツェナーダイオード
Ｚ［ｌが導通してコンデンサＣＩが充電されているとト
ランジスタＴ１がオンしてサイリスタＱのゲートが短絡
されている。コンデンサＣ１の充電が進んでコンデンサ
Ｃ１の端子間電圧がトランジスタＴ１のコレクタ電圧よ
りも高くなるとトランジスタＴ１がオフし、これにより
サイリスタＱはオンし負荷２に電流が供給される。入力
端子ａ＋ｂに直流入力信号が印加されたときツェナーダ
イオードＺＤに印加される電源電圧が零点付近の場合、
ツェナーダイオードｚＤは非導通でありトランジスタＴ
Ｉがオフ状態でサイリスタＱにゲートパルスが印加され
るが、このゲートパルス電圧は小さくかつ電源電圧の波
高値がツェナーダイオードＺＤのツヱナー電圧を越えて
ツェナーダイオードＺＤが導通してトランジスタＴ１が
オンするまでの短時間、すなわちゲートパルスのパルス
幅は小さいのでサイリスタＱがオンすることはない。

入力端子ａ、ｂ間に直流入力信号が印加されフォトカプ
ラＰｃｔ　がオンしてコンデンサＣ１による遅延の後ト
ランジスタＴ１がオフしてサイリスタＱがオンすると、
コンデンサＣＩの電荷はトランジスタＴ２を介して放電
される。サイリスタＱがオンしているとき負荷が誘導性
負荷である場合には負荷電流の零点付近でサイリスタＱ
がオフする。このときサイリスタＱの両端には位相の関
係上ｉ源電圧の最大値が印加され、これによりツェナー
ダイオードＺＤにはツェナー電圧を越える電圧が印加さ
れており、サイリスタＱがオフした後コンデンサＣ１が
放電を開始しトランジスタＴ１がオンしてサイリスタＱ
がオフ状態を継続している。電源電圧が零点付近になる
とトランジスタＴ１がコンデンサＣ１の作用によりオフ
し、これによりサイリスタＱがオン動作する。

次に第２図は本発明の異なる実施例を示す、この第２図
の実施例において第１図に示したものと相違する点は、
第１図に示すトランジスタＴ１に代えてフォトカプラＰ
Ｃ２を設け、このフォトカプラＰＣ２の発光ダイオード
をツェナーダイオードＺＤに直列に接続し、フォトカプ
ラＰＣ２のフォトトランジスタをフォトカプラＰｃｔの
発光ダイオードに並列に挿入した点である。

この第２図に示す実施例においては入力端子ａ。

ｂ間に直流入力信号が印加されたとき交流電源１の電圧
が零点付近よりも高い場合にはツェナーダイオードＺＤ
が導通してフォトカプラＰＣ２がオン状態にあり、これ
によりフォトカプラＰｃｔ　の発光ダイオードは短絡さ
れているので、フォトカプラＰｃｔはオフしている。電
源電圧が零点付近になるとツェナーダイオ−１２口が非
導通となりフォトカプラＰＣ２がオフすることによりフ
ォトカプラＰｃｔ　がオンしてサイリスタＱがオンする
。このようにしてサイリスタＱが電源電圧の零点付近で
オンして負荷のゼロクロス動作が行われる。

負荷２が誘導性負荷の場合にはサイリスタＱが負荷電流
の零点でオフとなり、このとき位相の関係上サイリスタ
Ｑには電源電圧の最大値が印加されているが、この電源
電圧によってツェナーダイオードＺＤがオンしフォトカ
プラＰＣ２がオンしてフォトカプラＰｃｔの発光ダイオ
ードを短絡していることによりフォトカプラＰｃｔがオ
フしておりサイリスタＱはオフしている。そして電源電
圧が零点付近になると前述したようにしてサイリスタＱ
はオンする。

第３図は第２図に示す実施例の変形例を示す。

この図において第２図に示したものと相違する点は、フ
ォトカプラＰｃｔの発光ダイオードに直列にトランジス
タＴ３を接続し、このトランジスタＴ３をフォトカプラ
ＰＣ２で駆動するようにした点と、入力端子ａ、ｂ間に
全波整流回路ＤＢＩ　と平滑用コンデンサＣ２を接続し
た点である。フォトカプラＰｃｔ　の発光ダイオードに
直列にトランジスタＴ３を接続してトランジスタＴ３の
増幅率を大きく選ぶことにより、フォトカプラＰＣ２の
入力電流を小さくすることができ、これによりサイリス
タＱオフ時における負荷に流れる洩れ電流を少なくする
ことが可能となる。また、入力信号側に整流回路ＤＢＩ
　と平滑用コンデンサＣ２を設けたことにより、交流と
直流の両方に共用できる入力回路とすることが可能とな
る。この実施例における動作は第２図に示すものと同一
であるのでその説明は省略する。

第４図は第２図に示した実施例の異なる変形例を示す、
この図において第２図に示す実施例と相違する点は、サ
イリスタＱの点弧用にトランジスタＴ４を設け、このト
ランジスタＴ４をフォトカプラＰｃｔ　Ｋより駆動する
ようにした点であり、その他の部分は第２図に示すもの
と同一であるのでその説明は省略する。

この第４図に示す実施例ではトランジスタＴ４の増幅率
を大きく選ぶことによってフォトカプラＰｃｔの入力電
流を小さくすることができ、従って入力信号側の消費電
流を少なくすることができる。

〔発明の効果〕

以上に説明したように本発明の第１形態によれば、交流
電源に接続された負荷の電流を制御する半導体スイッチ
ング手段と、入力信号が印加された際に導通可能状態と
なる入力用フォトカプラと、この入力用フォトカプラの
フォトトランジスタに直列に接続された第１のトランジ
スタと、前記半導体スイッチング手段の両端に印加され
る電圧を検出する電圧検出素子と、この電圧検出素子を
介して第１のトランジスタのベースに接続されたダイオ
ードと、第１のトランジスタのベース・エミッタ間に並
列接続されたコンデンサおよび第２のトランジスタを備
え、前記半導体スイッチング手段の両端に直列接続され
た入力用フォトカプラのフォトトランジスタと第１のト
ランジスタの接続点を前記半導体スイッチング手段の入
力とし、前記コンデンサの電荷を第２のトランジスタに
より放電するように構成したことにより、半導体スイッ
ング手段のゲートパルス用のコンデンサはゼロクロス動
作用に半導体スイッチング手段を点弧させる時期を定め
るためにのみ用いることができ、またコンデンサの放電
を第２のトランジスタで行うことによりコンデンサの残
留電圧をなくすことができるので、動作が確実で信頼性
の高いゼロクロス形無接点スイッチを提供することがで
きる。

また、本発明の第２形態によれば、交流電源に接続され
た負荷の電流を制御する半導体スイッチング手段と、入
力信号が印加された際に導通可能状態となる第１のフォ
トカプラと、前記半導体スイッチング手段に印加される
電圧を検出する電圧検出素子と、この電圧検出素子に発
光素子が接続された第２のフォトカプラとを備え、前記
第１のフォトカプラにより半導体スイッチング手段を制
御し、前記第２のフォトカプラにより第１のフォトカプ
ラの発光素子を短絡するように構成し、２つのフォトカ
プラを用いることによりＩＣ化の妨げとなるコンデンサ
を無くすことができ、構成が簡単で動作が確実で信頼性
に高いゼロクロス形無接点スイッチを提供することがで
きるという利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すゼロクロス形無接点ス
イッチの回路図、第２図は本発明の異なる実施例を示す
回路図、第３図および第４図はそれぞれ第２図に示す実
施例の変形例を示す回路図であり、第５図は従来例を示
す回路図である。 １：交流電源、２：負荷、Ｑ：サイリスク、Ｔｌ〜Ｔ４
：トランジスタ、Ｐｃｔ、ＰＯ２：フォトカプラ、ＺＤ
：ツェナーダイオード、ＣＩ、Ｃ２：コンデンサ、Ｄ、
ＤＩ：囁１図 ＣＩ 璃、５図 ＣＩ 第３凶

Claims (1)

1. 【特許請求の範囲】 １）交流電源に接続された負荷の電流を制御する半導体
   スイッチング手段と、入力信号が印加された際に導通可
   能状態となる入力用フォトカプラと、この入力用フォト
   カプラのフォトトランジスタに直列に接続された第１の
   トランジスタと、前記半導体スイッチング手段の両端に
   印加される電圧を検出する電圧検出素子と、この電圧検
   出素子を介して第１のトランジスタのベースに接続され
   たダイオードと、第１のトランジスタのベース・エミッ
   タ間に並列接続されたコンデンサおよび第２のトランジ
   スタを備え、前記半導体スイッチング手段の両端に直列
   接続された入力用フォトカプラのフォトトランジスタと
   第１のトランジスタの接続点を前記半導体スイッチング
   手段の入力とし、前記コンデンサの電荷を第２のトラン
   ジスタにより放電するようにしたことを特徴とするゼロ
   クロス形無接点スイッチ。 ２）交流電源に接続された負荷の電流を制御する半導体
   スイッチング手段と、入力信号が印加された際に導通可
   能状態となる第１のフォトカプラと、前記半導体スイッ
   チング手段に印加される電圧を検出する電圧検出素子と
   、この電圧検出素子に発光素子が接続された第２のフォ
   トカプラとを備え、前記第１のフォトカプラにより半導
   体スイッチング手段を制御し、前記第２のフォトカプラ
   により第１のフォトカプラの発光素子を短絡することを
   特徴とするゼロクロス形無接点スイッチ。