JPH0762976B2

JPH0762976B2 - 電磁接触器のコイル励磁回路

Info

Publication number: JPH0762976B2
Application number: JP60285504A
Authority: JP
Inventors: 幸男鈴木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-12-20
Filing date: 1985-12-20
Publication date: 1995-07-05
Anticipated expiration: 2010-07-05
Also published as: JPS62145619A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はスイッチング素子を用いた電磁石の駆動装置に
係り、特に異なる２電圧に対して開閉操作可能な電磁接
触器に好適な電磁石駆動回路に関する。

〔発明の背景〕

従来のスイッチング素子を用いた電磁石駆動装置は、例
えば特開昭55−103684号に開示されているように、所定
のパルス幅の駆動制御信号を積分した信号を電圧、周波
数変換回路に印加して最初に所定幅の駆動開始パルスを
発生し、これに引続いて順次狭幅となる電流制御パルス
を駆動制御信号が印加されている間発生するようになっ
ていた。

また、実公昭59−38016号に開示されているように、全
波整流回路にサイリスタを介してコイルを接続し、トラ
ンジスタ,PUT等を用いて発振回路を形成し、この発振回
路の出力でサイリスタを導通させるよう回路を構成し投
入から所定時間後に発振回路のコンデンサの充電回路を
切換えて、投入から所定時間までは起動電流として大電
流を流し、所定時間後は保持電流として小さ電流を流す
ようになっていた。しかし、これらの従来例において
は、電源電圧の変動に対する補償を行うことは開示され
ているが、例えば100Vと200V、あるいは200Vと400Vとい
う２つの異なる電源電圧に対してコイルを共用化すると
いう技術的思想は開示されていない。また、本発明に至
る過程でコイルを２電圧共用にするために、コイルにパ
ルス状の電圧を印加し、そのパルス幅を入力電圧に応じ
て変化させるよう構成したものが検討され、特願昭59−
260695号として出願された。しかし、この出願では、一
つの入力電圧に対して発生するパルスのパルス幅および
周期が一定であるので、例えば100V用のコイルを有する
ものに入力電圧として200Vを印加する場合を考えると、
投入時間を短くするためにパルス幅を大きく設定すると
投入時の消費電力が増大して余剰電流が増えてコイルの
焼損および衝撃力の増大によるコアの摩耗等の不具合が
発生することが考えられ、これらの不具合の発生防止の
ために導通時間を短くすると投入時間が長くなるという
問題がある。

〔発明の目的〕

本発明の目的は、コイルの入力許容電圧の範囲を拡大
し、例えば、AC100V〜250Vのような広範囲の電圧仕様に
対して同一定格電圧のコイルを使用することがでできる
電磁石の駆動装置を提供することにある。

〔発明の概要〕本発明は、入力電源に接続された整流回路と、整流回路
に定格電圧が印加されてから所定時間後に出力を発生す
る遅延回路と、整流回路に接続されてコイルの投入信号
を発生する投入信号発生手段と、整流回路に接続されて
コイルの保持信号を発生する保持信号発生手段と、遅延
回路の出力に基いて投入信号発生手段の出力から保持信
号発生手段の出力へ切換える切換回路と、切換回路に接
続されて投入信号発生手段または保持信号発生手段の出
力に基いてコイル電流を制御するスイッチング素子とを
備えて成る電磁接触器のコイル励磁回路において、整流
回路の出力を積分して入力電源の電圧レベルに関連した
信号を発生して投入信号発生手段及び保持信号発生手段
に供給する電圧レベル信号発生手段を備え、投入信号発
生手段は電圧レベル信号発生手段の出力に基づいて入力
電源の変動に対して定電力化された投入信号を発生する
よう構成され、保持信号発生手段は電圧レベル信号発生
手段の出力に基づいて入力電源の変動に対して定電力化
された保持信号を発生するよう構成されたことを特徴と
するものである。

好ましい実施態様によれば、投入信号発生手段は、電圧
レベル信号発生手段の出力に基づいてONデューティが漸
減するパルス列を発生する第１の発振回路であり、保持
信号発生手段は一定周期で発振し電圧レベル信号発生手
段の出力電圧レベルに応じてパルス幅が変化するパルス
列を発生する第２の発振回路である。

好ましい他の実施態様によれば、投入信号発生手段は、
電圧レベル信号発生手段の出力に基づいてONデューティ
が漸減するパルス列を発生する第１の発振回路であり、
保持信号発生手段は遅延回路である。

〔発明の実施例〕

以下、本発明の実施例について説明する。

本発明の第１実施例を第１図〜第６図により説明する。

第１図は本実施例の回路構成を示すブロック図である。
図中１は入力電源、２は整流回路、３は制御回路４の電
源、５はスイッチング素子であるトランジスタ、６は電
磁石コイル、７はホイーリングダイオードである。本実
施例において入力電源１は50Hzまたは60Hzの商用電源で
ある。

第２図は、駆動制御回路４の構成例を示すブロック図
で、本例は電圧検出回路42,信号遅延回路43,入力電圧積
分回路41,鋸歯状波発生回路44,比較回路46,コイル保持
状態駆動回路45,出力切換回路47で構成されている。

本実施例の具体的な回路を第３図に示し、主要部の波形
をそれぞれ第４図〜第６図に示す。なお、第４図および
第５図はそれぞれ入力電源の電圧を１例として100V,200
Vとした場合の波形図である。本実施例において整流回
路２はダイオードブリッチD₁構成され、ブリッチD₁の交
流入力側は入力電源１に接続され、直流出力側はマイナ
ス側がグラウンド（以下GND）に落され、プラス側が電
源回路３および電磁石コイル６に接続されるとともに積
分回路41,電圧検出回路42,信号遅延回路43のそれぞれの
入力端子に接続され、第４図および第５図のａに示す波
形を発生する。電源回路３は周知の安定化電源回路であ
り、整流回路２の出力電圧を安定化して各回路の電源電
圧Vccとして電圧検出回路42,信号遅延回路43,鋸歯状波
発生回路44,コイル保持状態駆動回路45にそれぞれ供給
する。

次に各回路の構成及び動作を説明する。

電圧検出回路42は一端が比較器Q₂₁のプラス側入力に接
続され、他端が整流回路２の出力に接続された抵抗器R
₂₁,比較器Q₂₁のプラス側入力とGND間に接続された平滑
用コンデンサC₂₁,平滑用コンデンサC₂₁と並列に接続さ
れ、コンデンサC₂₁の蓄積電荷を放電する抵抗器R₂₂,電
源電圧Vccに一端が接続され、他端が比較器Q₂₁のマイナ
ス側入力に接続された抵抗器R₂₃,カソードが比較器Q₂₁
のマイナス側に接続され、アノードがGNDに接続されて
基準電圧を発生するツエナダイオードがZD₂₁,比較器Q₂₁
の出力端子に接続され、それぞれオープンコレクタ出力
を有しその出力が積分回路41のコンデンサC₁₁の入力側
および信号遅延回路43のコンデンサC₃₁の入力側に接続
されたバッファQ₂₂,Q₂₃とにより構成される。電圧検出
回路42は整流回路２に発生する電圧のレベルを判断し，
電圧が電磁石６の吸引動作に不充分であるときはバッフ
ァQ₂₂,Q₂₃のオープンコレクタ出力を導通させてそれぞ
れ積分回路41のコンデンサC₁₁,信号遅延回路43のコンデ
ンサC₃₁の両端を短絡させて積分回路41および信号遅延
回路43を待機状態にする。整流回路２の出力電圧が電磁
石６の吸引動作に支障のない電圧であるときは、バッフ
ァQ₂₂,Q₂₃のオープンコレクタ出力を非導通とする。こ
れにより積分回路41のコンデンサC₁₁および信号遅延回
路43のコンデンサC₃₁は第４図および第５図のｂに示す
出力が印加され、それぞれ充電を開始して積分回路41お
よび信号遅延回路43が動作を開始する。積分回路41は一
端が整流回路２のプラス側出力に接続され、他端がコン
デンサC₁₁を介してGNDに接続された抵抗器R₁₁,コンデン
サC₁₁と並列に接続された抵抗器R₁₂とにより構成され、
バッファバッファQ₂₂のオープンコレクタ出力の非導通
に伴って整流回路２の全波整流波形の積分を開始し、第
４図および第５図のｅに示す出力を発生する。

本実施例では投入信号発生手段は鋸歯状波発生回路44と
比較回路46とにより構成された第１の発振回路40であ
る。鋸歯状波発生回路44は周知の回路であり、増幅器Q
₄₁に正帰還をかけることにより第４図および第５図のｄ
に示す鋸歯状波を得るものである。この鋸歯状波は300H
z〜500Hz程度の周波数を有する。鋸歯状波発生回路44に
おいてR₄₁〜R₄₅は抵抗器、C₄₁はコンデンサ、D₄₁,D₄₂は
ダイオードである。

比較回路46は比較器Q₆₁により構成される。比較器Q₆₁の
プラス側入力には鋸歯状波発生回路44の出力が接続さ
れ、マイナス側入力には積分回路41の出力が接続され、
これらの波形の電圧比較を行うことにより第４図および
第５図のｆに示すパルス列を得る。

以上のように、第１の発振回路によるパルス列（第４図
および第５図のｆ）は、積分回路41の出力電圧の高低に
よりパルス幅が変化するとともに、積分回路４の出力の
立上がり時には広いパルス幅を有し、積分回路41の出力
電圧の上昇につれて、整流回路２の出力が全波整流波形
の山の頂点近傍にあるときは狭いパルス幅を有し、谷の
近傍にあるときは広いパルス幅を有するようになる。

本実施例において保持信号発生手段は増幅器Q₅₁に正帰
還をかけた鋸歯状波発生回路と比較器Q₅₂とにより構成
された第２の発振回路45である。第２の発振回路45はこ
の鋸歯状波発生回路の出力と積分回路41の出力とを比較
器Q₅₂で比較して積分回路41の出力電圧が大きい時は狭
い幅のパルス列を発生し、出力電圧が小さい時は広い幅
のパルス列を発生する。（第４図および第５図のｇ）第
２の発振回路45においてC₅₁はコンデンサ、R₅₁〜R₅₆は
抵抗器である。なお、第２の発振回路45の出力のパルス
列はコイルの保持電流を流すのに用いられるので、第１
の発振回路40の出力パルス列に比べONデューティが小さ
くなるよう第２の発振回路45の各素子は定数を設定され
る。本実施例ではパルス列ｆより周期が長くなる列を示
したが、逆に周波数を20KHz程度まで上げてもよい。信
号遅延回路43は抵抗器R₃₁とコンデンサC₃₁とより成る第
１の時定数回路，ツエナダイオードZD₃₁,ツエナダイオ
ードZD₃₁の保護抵抗器R₃₃,比較器Q₃₁,Q₃₂,比較器Q₃₁の
出力のプルアップ抵抗器R₃₄,比較器Q₃₂の出力のプルア
ップ抵抗器R₃₆,抵抗器R₃₅とコンデンサC₃₂とより成る第
２の時定数回路とにより構成される。第１の時定数回路
の抵抗器R₃₁は一端が整流回路２のプラス側出力に接続
され、他端がコンデンサC₃₁の一端に接続される。コン
デンサC₃₁の他端はGNDに接続される。コンデンサC₃₁に
はさらに、残留電荷放電用の抵抗器R₃₂が並列に接続さ
れる。抵抗器R₃₁とコンデンサC₃₁との接続点は、電圧検
出回路42のバッファQ₂₃のオープンクレクタ出力に接続
されるとともに、比較器Q₃₁のプラス側入力に接続され
る。ツエナダイオードZD₃₁はアノードがGNDに接続さ
れ、カソードが抵抗器R₃₃を介してVccに接続される。比
較器Q₃₁のマイナス側入力はツエナダイオードZD₃₁のカ
ソードに接続され、定電圧に保持される。比較器Q₃₁オ
ープンコレクタ出力を有し、その出力はプルアップ抵抗
R₃₄を介してVccに接続されるとともに抵抗器R₃₅および
コンデンサC₃₂を介してGNDに接続される。比較器Q₃₂の
マイナス側入力ツエナダイオードZD₃₁のカソードに接続
され、プラス側入力は抵抗器R₃₅とコンデンサC₃₂との接
続点に接続される。比較器Q₃₂はオープンコレクタ出力
を有し、その出力はプルアップ抵抗器R₃₆を介してVccに
接続されるとともに、出力切換回路47へ接続される。こ
れにより、整流回路２の出力が電磁石６の吸引動作に充
分な電圧であるときは、バッファQ₂₃のオープンコレク
タ出力が非導通となり、整流回路２の出力はコンデンサ
C₃₁に充電されてコンデンサC₃₁の電圧が上昇し、ツエナ
ダイオードZD₃₁の基準電圧を越えると、比較器Q₃₁オー
プンコレクタ出力が非導通となる。そのためコンデンサ
C₃₂は抵抗器R₃₅を介して充電されて電圧が上昇し、ツエ
ナダイオードZD₃₁の基準電圧を越えると比較器Q₃₂オー
プンコレクタ出力が非導通となり、出力切換回路47へ出
力を供給する。上述のように、信号遅延回路43はバッフ
ァQ₂₃のオープンコレクタ出力が非導通となってから第
１の時定数回路および第２の時定数回路による遅延時間
の和t₂の後に第４図および第５図のｃに示す出力を発生
する。この遅延時間はコイルの投入時間t₀に余裕として
若干のタイムディレイt₁を加えた時間に設定される。出
力切換回路はインバータQ₇₃,ANDゲートQ₇₁,Q₇₂、および
ダイオードD₇₁およびD₇₂により形成されたOR回路とより
成る。

ANDゲートQ₇₁は２入力ANDゲートであり、その入力の１
つは第１の発振回路40の出力が接続され、他の入力には
インバータQ₇₃を介して信号遅延回路43の出力が接続さ
れる。これにより、ANDゲートQ₇₁は信号遅延回路43の出
力がＬレベルの時で、第１の発振回路の出力がＨレベル
の時に出力を発生する。

ANDゲートQ₇₂は２入力ANDゲートであり、その入力の１
つは第２の発振回路45の出力が接続され、他の入力には
信号遅延回路43の出力が接続される。これによりANDゲ
ートQ₇₂は信号遅延回路43の出力がＨレベルの時で、第
２の発振回路の出力がＨレベルの時に出力を発生する。

ANDゲートQ₇₁およびQ₇₂の出力はそれぞれダイオード
D₇₁,D₇₂により構成されたOR回路を介してトランジスタ
５のベースに接続される。切換回路47は上述の如く構成
されているので、信号遅延回路43の出力がＬレベルの時
は第１の発振回路40の出力をトランジスタ５のベースに
供給し、信号遅延回路43の出力がＨレベルの時は第２の
発振回路の出力をトランジスタ５のベースに供給する。

第４図および第５図のｉはコイル６により吸引される可
動コア（図示せず）のストロークを示す。可動コアは固
定コア（図示せず）に対し所定のギャップＧをもって配
設され、コイル６の励磁により固定コアに吸引されて投
入時間t₀の後にギャップがゼロとなる。

第６図に電圧検出回路42の出力，切換回路47の出力，可
動コアのストロークとコイル６の電流波形との関係を示
す。第６図のb,c,iはそれぞれ電圧検出回路42の出力，
切換回路47の出力，可動コアのストロークを示し、各々
第４図，第５図と同じ符号を付している。第６図j,kは
それぞれ本実施例の100V,200V時におけるコイル６の電
流波形を示す。

本実施例によれば、コイルの投入時にONデューティが漸
減するパルス列を供給するため、コイル電流を第６図j,
kの如く、立上がりが急で、投入の後期には略一定とす
ることでき、電磁石の吸引を短時間で行えるとともに、
投入後期の余剰電流による衝撃を抑制することができ
る。また、コイルのインピーダンス，パルス幅を適切に
設定することにより第６図ｌに示すように投入初期に大
電流を流し、以後電流を漸減するようにしてもよい。

次に、本実施例において100V定格のコイルが用いられた
場合、コイル励磁回路が100V電源に接続されたときと20
0V電源に接続されたときの主要部の波形の相異はそれぞ
れ第４図および第５図のf,g,hに示すように、投入時，
保持時共、200V電源に接続された場合の方が100V電源に
接続されたものと比べパルス幅が小さくなる。本実施例
によれば入力電圧が大きく異なってもコイルに供給され
る電力をほぼ一定とすることができ、しかも、入力電圧
の周波数に関係なくパルス幅制御を行うことができる。

本発明の第２実施例を第７図，第８図により説明する。

第７図は本実施例の主要部の構成を示すブロック図、第
８図は本実施例における各部の波形図である。本実施例
において、電磁石駆動回路14は、積分回路41,電圧検出
回路42,遅延回路43,第１の発振回路52と第２の発振回路
45と切換回路47とにより構成される。本実施例において
投入信号発生手段である第１の発振回路52は積分回路41
の出力に基いた周波数で発振する電圧−周波数変換回路
（以下/F変換回路）49と、V/F変換回路49の出力に接続
されたインバータ回路50とより成る。本実施例において
は、入力電源が投入され、整流回路２の出力電圧がコイ
ル６を吸引するのに充分な電圧であるときに電圧検出回
路42が動作して第８図のｂに示す出力を発生し、積分回
路41および遅延回路43が動作を開始する。積分回路41が
動作して第８図のｄに示す出力を発生すると、V/F変換
回路49は積分回路41の出力にほぼ比例した周波数で一定
のパルス幅を有するパルス列を発生する。このパルス列
は第８図のｈに示すように投入初期はパルス間隔が広
く、投入後期になるほどパルス間隔が狭くなるので、こ
のままでは投入初期に充分な駆動力を得ることができな
い。そのため、インバータ50によりこの波形を反転して
第８図のｋに示すような投入初期に広いパルス幅を有
し、投入後期に狭いパルス幅となるパルス列を第１の発
振回路52の出力として発生する。保持信号発生手段であ
る第２の発振回路45は第１実施例と同様に一定の周波数
を有し積分回路41の出力に基いてパルス幅が変化するパ
ルス列（第８図ｇ）を発生する。切換回路47は第１実施
例と同様に遅延回路43の動作開始から所定時間後に発生
される出力（第８図ｃ）によりスイッチング素子５に供
給する信号を第１の発振回路52の出力から第２の発振回
路45の出力に切換える。これによりスイッチング素子５
には第８図ｌに示すパルス列が供給される。

本実施例においても、コイル電流を第８図のｆに示すよ
うに投入後期に略一定とすることができるため、投入後
期の余剰電流による衝撃を抑制することができる。

本発明の第３実施例を第９図〜第11図により説明する。
本実施例はスイッチング素子として双方向サイリスタ16
を用いたものである。

本実施例は第９図に示すように、コイル６を入力電源１
に接続されたダイオードブリッジD₂の直流出力側に接続
し、ダイオードブリッジD₂の交流入力側を双方向サイリ
スト16を介して入力電源１に接続して、双方向サイリス
タ16で交流入力を制御してコイル６へ供給する電流の制
御を行う。本実施例における電磁石駆動回路20は第10図
に示すように、電源回路3,電圧検出回路42,積分回路41,
鋸歯状波発生回路44と比較回路46とより成る第１の発振
回路40,遅延回路43,切換回路57,電圧弁別回路58,ゲート
制御回路59,60とより成る。電源回路3,電圧検出回路42,
遅延回路43,第１の発振回路40は第１実施例と同一の構
成を有する。本実施例においては投入信号発生手段は第
１の発振回路40であり、保持信号発生手段は遅延回路43
である。

切換回路57は２入力ANDゲートQ₇₁とANDゲートQ₇₁の出力
端子に抵抗器R₇₁を介して接続されたフォトカプラPC1の
発光素子LD₇₁と、ANDゲートQ₇₁の入力の１つに接続され
たインバータQ₇₃とより成る。２入力ANDゲートQ₇₁は、
入力端子の１つが第１の発振回路40の出力端子に接続さ
れ、他の入力端子がインバータQ₇₃を介して遅延回路43
の出力端子に接続される。これにより、遅延回路43の出
力がＬレベルの間は第１の発振回路40の出力に対応した
パルス列が投入信号として発光素子LD₇₁に供給され、フ
ォトカプラPC1を介してゲート制御回路59に供給され
る。遅延回路43の出力がＨレベルになると、ANDゲートQ
₇₁は出力がＬレベルとなり、この状態が保持信号として
フォトカプラPC1を介してゲート制御回路59へ伝達され
る。すなわち、本実施例では遅延回路43が保持信号発生
手段としても機能している。ゲート制御回路59はダイオ
ードブリッジD₉₁,ツエナダイオードZD₉₁,フォトカプラP
C1の受光素子であるフォトトランジスタPT₉₁,ユニジャ
ンクショントランジスタUT₉₁,サイリスタTh₉₁,ダイオー
ドD₉₂,D₉₃,抵抗器R₉₁〜R₉₇,コンデンサC₉₁とより成る。
ダイオードブリッジD₉₁は抵抗器R₉₁を介して入力電源１
に接続されて直流出力を発生し、ダイオードブリッチD
₉₁の直流出力側に抵抗器R₉₂を介して接続されたツエナ
ダイオードZD₉₁は、そのカソード，アノード間に並列に
接続された以降の回路に定電圧を供給する。

フォトカプラPC1の受光素子PT₉₁には切換回路57からの
信号が電気的に絶縁されて伝達され、この信号に基いて
ユニジャンクショントランジスタUT₉₁がサイリスタTh₉₁
のゲートに信号を出し、このサイリスタTh₉₁の導通・非
導通に基くパルスが抵抗器R₉₆を介してスイッチング素
子であるサイリスタ16のゲートに供給される。いま、切
換回路57は遅延回路43の出力がＬレベルである間は第１
の発振回路40により発生されたパルス列をフォトカプラ
PC1を介してゲート制御回路へ供給し、所定時間後に遅
延回路43の出力がＨレベルになるとフォトカプラPC1を
介して保持信号が伝達されるため、サイリスタ16は遅延
回路43の出力がＬレベルである期間だけ第１の発振回路
40のパルス列に基いて、断続的に導通し、遅延回路43の
出力がＨレベルになると非導通となる。電圧弁別回路58
は基準電圧を発生するツエナダイオードZD₈₁,比較器
Q₈₁,フォトカプラPC2の発光素子LD₈₁,および抵抗器R₈₁
〜R₈₄,コンデンサC₈₁とより成る。比較器Q₈₁は整流回路
２の出力電圧をツエナダイオードZD₈₁による基準電圧と
比較し、出力電圧が基準値より低いときに発光素子LD₈₁
を発光させる。これにより、本実施例の電磁石駆動回路
が例えば100V,200Vという２電圧仕様で用いられる場
合、100Vのときには発光素子LD₈₁が発光し、200Vのとき
には発光を停止する。

ゲート制御回路60はフォトカプラPC2の受光素子である
双方向フォトサイリスタPT₆₁と抵抗器R₆₁とより成る。
フォトサイリスタPT₆₁と抵抗器R₆₁とは直列に接続さ
れ、フォトサイリスタPT₆₁の抵抗器R₆₁と接続されてい
ない方の主電極はサイリスタ18のゲートに接続され、抵
抗器R₆₁は双方向のサイリスタ18の主電極T₂に接続され
る。これによりフォトカプラPC2の受光素子LD₈₁が発光
したときはフォトサイリスタPT₆₁が導通し、双方向サイ
リスタ18も導通する。発光素子LD₈₁が発光しないときは
フォトサイリスタPT₆₁は非導通となり、双方向サイリス
タ18も非導通となる。

本実施例においては、コイル６はダイオードブリッジD₂
の直流出力側に接続され、ダイオードブリッジD₂は、双
方向サイリスタ16を介して入力電源１に接続され、さら
に双方向サイリスタ16には、これと並列に抵抗器R₁とコ
ンデンサC₁の直列回路、および抵抗器R₂とコンデンサC₂
と双方向サイリスタ18の直列回路が接続されている。

これにより、投入初期には第１の発振回路40により発生
されたパルス列に基いてコイル６には積分回路41の出力
電圧の上昇に伴ってパルス幅が漸減する電圧パルス列が
印加され、遅延回路43の出力がＨレベルとなって切換回
路57が動作する（保持状態になる）と双方向サイリスタ
16が非導通となるため、抵抗，コンデンサの直列接続に
よるインピーダンスを介して入力電源１からの電圧が印
加される。

また、入力電源１の電圧が２電圧仕様のうち低い方（例
えば100V）の場合には、保持状態においてダイオードブ
リッジD₂の交流入力側に抵抗器R₁,コンデンサC₁の直列
回路と、抵抗器R₂,コンデンサC₂の直列回路とが並列に
接続された回路が挿入され、コイル６に流れる電流を制
限する。入力電源１の電圧が２電圧仕様のうちの高い方
（例えば200V）の場合には、双方向サイリスタ18が非導
通となるため保持状態においてダイオードブリッジD₂の
交流入力側には抵抗器R₁,コンデンサC₁の直列回路が挿
入され、コイル６に流れる電流を制限する。本実施例に
おいては抵抗器R₁,R₂は60〜100Ω位に設定され、コンデ
ンサC₁,C₂は0.5μＦ〜数μＦに設定される。

本実施例の主要部の波形を第11図に示す。第11図におい
て、ａは整流回路２の出力、ｂは電圧検出回路42の出
力、ｃは遅延回路43の出力である。電源が投入され、電
圧検出回路42の出力が立上がると、所定の遅延時間t₂の
後に遅延回路43の出力が立上がる。遅延回路43の出力が
立上がるまでの間は、切換回路57を介して第１の発振回
路40の信号がゲート制御回路59に供給され、この信号に
同期してユニジャンクショントランジスタUT₉₁がサイリ
スタTh₉₁のゲートに第11図ｄに示すトリガパルスを供給
する。これによりサイリスタTh₉₁は第11図ｅに示すタイ
ミングで導通・非導通を繰返し、双方向サイリスタ16も
これと同じタイミングで導通・非導通を繰返す。そのた
め双方向サイリスタにより制限されたダイオードブリッ
チD₂の直流出力は第11図ｆに示すように投入初期は制御
角が小さく、その後制御角が漸増するような裁断波形と
なり、コイル６に流れる電流は第11図ｇに示すように投
入初期は立上がりが急で投入後期はほぼ一定の電流値と
なる。遅延時間t₂の後に遅延回路43の出力ｃが立上がる
と、切換回路57は出力がOFFとなり、これによりゲート
制御回路59のユニジャンクショントランジスタUT₉₁は第
11図ｄに示すように発振が停止し、サイリスタTh₉₁は第
11図ｅに示すように非導通となり、双方向サイリスタ16
も非導通となる。そのため、ダイオードブリッジD₂の交
流入力側は抵抗，コンデンサの直列回路を介して入力電
源１に接続され、ダイオードブリッジD₂の出力は第11図
ｆに示すようになる。これは、保持状態においてＬ−Ｃ
直列回路となり、コンデンサのインピーダンスがコイル
のインピーダンスに比べ非常に大きいので、電圧の立上
りが遅れるためである。この状態においてはコイル６に
流れる電流は第11図ｇに示す保持電流となる。

本実施例によれば、スイッチング素子のゲート電流を入
力電源１から直接供給できるので、電源回路３を小形化
することができる。また、スイッチング素子のゲート制
御回路が切換回路等と電気的に絶縁されているので、ラ
インからのノイズ等による誤動作の発生を防止できる。

〔発明の効果〕

本発明によれば、およそ倍半分異なるような広い電圧に
対して同一定格電圧の一種類のコイルで対応できる電磁
石のコイル励磁回路を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１実施例における電磁接触器のコイ
ル励磁回路の構成を示すブロック図、第２図は本発明の
第１実施例における電磁石駆動回路の構成を示すブロッ
ク図、第３図は本発明の第１実施例における電磁接触器
のコイル励磁回路の具体的な回路例を示す回路図、第４
図，第５図は本発明の第１実施例において、それぞれ入
力電圧の１例として100V,200Vが印加されたときの主要
部の波形を示す波形図、第６図は本発明の第１実施例に
おいて入力電圧に対応したコイル電流と可動コアのスト
ロークの関係を示す波形図、第７図は本発明の第２実施
例における電磁接触器のコイル励磁回路の構成を示すブ
ロック図、第８図は本発明の第２実施例における主要部
の波形図、第９図は本発明の第３実における電磁石のコ
イル励磁回路の構成を示すブロック図、第10図は本発明
の第３実施例におけるコイル励磁回路の具体的な回路例
を示す回路図、第11図は本発明の第３実施例における主
要部の波形図である。２……整流回路、 4,14,20……電磁石駆動回路、 5,16……スイッチング素子、６……コイル、 40,52……投入信号発生手段、 41……積分回路,43……遅延回路、 43,45……保持信号発生手段、 47,57……切換回路。

Claims

【特許請求の範囲】

【請求項１】入力電源に接続された整流回路と、該整流
回路に定格電圧が印加されてから所定時間後に出力を発
生する遅延回路と、前記整流回路に接続されて前記コイ
ルの投入信号を発生する投入信号発生手段と、前記整流
回路に接続されて前記コイルの保持信号を発生する保持
信号発生手段と、前記遅延回路の出力に基いて前記投入
信号発生手段の出力から前記保持信号発生手段の出力へ
切換える切換回路と、該切換回路に接続されて前記投入
信号発生手段または前記保持信号発生手段の出力に基い
てコイル電流を制御するスイッチング素子とを備えて成
る電磁接触器のコイル励磁回路において、前記整流回路の出力を積分して前記入力電源の電圧レベ
ルに関連した信号を発生して前記投入信号発生手段及び
前記保持信号発生手段に供給する電圧レベル信号発生手
段を備え、前記投入信号発生手段は前記電圧レベル信号発生手段の
出力に基づいて前記入力電源の変動に対して定電力化さ
れた投入信号を発生するよう構成され、前記保持信号発生手段は前記電圧レベル信号発生手段の
出力に基づいて前記入力電源の変動に対して定電力化さ
れた保持信号を発生するよう構成されたことを特徴とす
る電磁接触器のコイル励磁回路。
【請求項２】前記投入信号発生手段は、前記電圧レベル
信号発生手段の出力に基づいてONデューティが漸減する
パルス列を発生する第１の発振回路であり、前記保持信
号発生手段は一定周期で発振し前記電圧レベル信号発生
手段の出力電圧レベルに応じてパルス幅が変化するパル
ス列を発生する第２の発振回路であることを特徴とする
特許請求の範囲第１項記載の電磁接触器のコイル励磁回
路。
【請求項３】前記投入信号発生手段は、前記電圧レベル
信号発生手段の出力に基づいてONデューティが漸減する
パルス列を発生する第１の発振回路であり、前記保持信
号発生手段は前記遅延回路であることを特徴とする特許
請求の範囲第１項記載の電磁接触器のコイル励磁回路。