JPS63501539A - 低リ−ク交流近接スイッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 低リーク交流近接スイッチ回路 記述 本発明は近接スイッチに係り詳細には、といってこれに限定するものではないが 、誘導コイルが発振器により励振され、スイッチの近くに金属物体が存在すると 発振強度が変化しこの変化が検出回路で検出されその結果例えばサイリスタやト ランジスタのようなスイッチ素子が閉路される形式の近接スイッチに関する。

このような装置は原理的には良く知られており、１例は英国特許第１５３１２１ ７号に記載されている。

この種の一般型の別の装置は我々が提示したＰＣＴ　１０Ｂ／８３１００１４９ に記載されており、これは特に、低電力消費をねらったものであり素子が°導通 。

状態の時の電圧降下を最小にするものである。

このようなスイッチでは１誘導通０状態における残留電流を最少処するのが望ま しく、本発明の１つの目的はこの目標を満し、先に述べた誘導コイル検出器を用 いたスイッチと同様に他の形式の検出器を用いたスイッチにも適用可能な近接ス イッチ回路を提供することである。

今まで仰られているスイッチに関する問題のひとつは、電源投入時に、検出回路 が安定する前に誤った°ＯＮ１信号が発生されることである。本発明のさらに別 の目的は、このような条件下での誤信号の発生を防止又は、軽減することである 。

本発明のひとつの例によれば、スイッチ素子に直列に接続された負荷を制御する ために交流電源を使用する近接スイッチにおいて、 蓄電用キャパシタを有する電源と； 前記交流電源に接続して使用され、制御信号入力端子を有する制御可能なスイッ チ素子と：で構成され前記電源装置がさらに、前記スイッチが°ＯＦＦ“状態の 時には、前記蓄電用キャパシタの充電電流をあらかじめ定められた最大値に制限 するための装置を有することを特徴とする前記近接スイッチが示されている。

好適に前記制限装置は、前記蓄電用キャパシタに直列接続された可変抵抗素子と 、充電電流の大きさに応答し、前記素子の抵抗値を制御するための装置とを有し ている。

そして、好適に、前記可変抵抗素子はＭＯＳＦＥＴであり、前記充電電流に応答 する装置はＭＯＳＦＥＴのｒ−）電圧を制御する。

又好適に、前記ＭＯ８ＦＥＴのダート電圧を制御する前記装置はトランジスタを 有し、該トランジスタのベース−エミッタ電圧は、前記蓄電用キャパシタの充電 電流に比例する。

又好適に、前記スイッチは、スイッチが加Ｎ１の時には前記トランジスタをバイ パスするための装置を有する。

又好適に１前記検出装置は、誘導コイルと、該誘導コイルを駆動するように接続 された発振器と、該発振器に接続され、金属物体が前記コイルに近接することＫ より引起こされる発振強度の低下に応じて検出出力信号を出すための信号レベル 検出器とで構成されている。

、１　本発明の第２の例によれば、スイッチ素子に直列に接続された負荷を制御 するために交流電源を使用する近接スイッチにおいて、 蓄電用キャパシタを有する電源と； ひとつの誘導コイルと； 該コイルを駆動するように接続された発振器と；該発振器に接続され、前記コイ ルに金属物体が近接することにより引起こされる発振強度の低下に応じて検出出 力信号を出すための信号レベル検出器と；前記交流電源に接続され、制御用入力 端子を有する制御可能なスイッチ素子と；で構成され、前記交流電源が投入され た際には、あらかじめ定められた時間が経過するまで、前記レベル検出器の動作 を制限する遅延時間装置を有することを特徴とする前記近接スイッチ、 好適に前記遅延時間装置は、前記信号レベル検出器の出力信号をあらかじめ定め られた値に強制的に制限し、出力信号の発生を防止、するように接続された制御 可能な導通素子を有している。

又好適に、前記制御可能な導通素子はトランジスタであり、そのペース−エミッ タ電圧は、あらかじめ定められた時間が経過した後は、トランジスタを非導通と し、信号レベル検出器が正常に作動できるように制御されている。

又好適に、前記制御可能な導通素子は、キャパシタで構成されたタイミング装置 に応答する。

次に本発明の詳細な説明するが、これは、添付図を用いて、単に例として述べる ものであり、添付図の第１図は、本発明の実施例である誘導形近接スイッチの回 路図：そして 第２唄は、別の型の検出器を用いた近接スイッチの本発明による実施例を示すブ ロック図である。

第１図において、本発明の実施例である誘導型近接スイッチ回路は、端子１及び ２それに外部に直列接続された負荷（図示せず）を介して交流電圧源に接続され た全波整流ブリッジ（ＢＲｌ）と、トランジスタ（Ｔ１）及び（Ｔ２）キャパシ タ（Ｃ１）及び抵抗器（Ｒ１）、（Ｒ２）及び（Ｒ３）で構成された発奈器回路 で駆動され、誘導コイル（Ｌｌ）’ｅ有するスイッチに近接した金属物体の存在 を検出するための装置とを有している。

前記コイル（Ｌｌ）に近接して金属物体が存在すると、これは発振器の負荷とな って、発振強度を低下させる。

この強度の低下が、トランジスタ（Ｔ３）　、キ゛ヤパシタ（Ｃ４）、抵抗器（ Ｒ４）、（Ｒ６）及び（Ｒ７）、それに発光ダイオード（１，ｅ、ｄ）　（ＩＬ Ｉ）とで構成された信号レベル検知器で検出される。１．ｓ、ｄ　（Ｉｒ、１） はスイッチ状態を可視化するものである。

スイッチが１○Ｎ１の時には、サイリスタ（ＴＨｉ）が導通となり、電流を外部 負荷に流す。

低電圧回路系への電力は、キャパシタ（Ｃ７）及びツェナーダイオード（Ｚｌ） を有する電源回路から供給される。

次に回路動作を説明する：最初に目標物体が存在しない時に端子１及び２に交流 電源電圧が供給された場合を考える。

交流電源電圧は、外部電源から（外部に直列接続された負荷を経由して）端子１ 及び２に供給され、ブリッジ整流器（ＢＲｌ）で整流され、点３及び４の間に点 ３を正極とする直流電圧が作り出される。ＭＯＳＦＥＴ　（Ｔ／１　）のデート は抵抗器（Ｒ２１）ｔ−通して印加される電圧により順方向バイアスされており 、線路３、（Ｔ／１）のドレイン−ソース、ダイオード（ＤＩＡ）及び（ＤＩ　 Ｂ）、抵抗器（Ｒ２０）　、キャパシタ（Ｃ７）、４を通って電流を流す。

流れることのできる電流量は、抵抗器（Ｒ２０）の両端にかかる電圧が、トラン ジスタ（ＴＩＯ）のペース・エミッタ電圧を順方向バイアスされるまでに（Ｒ２ ０）　ｋ通って流れることのできる電流量で制限される。順方向バイアスされる と（Ｔ１０）Ｒ導通となり電流が３から、（Ｒ２１）を通り、（Ｔ１０）のコレ クタ・エミッタそして（Ｃ７）を通って４に戻る。電流が十分に大きくなったあ る時点において、（Ｒ２１）での電圧降下が、十分大きくなり、（Ｔ１１）を完 全に導通状態に維持するのに必要な（Ｔ１１）のデート電圧が得られなくなる。

キャパシタ（Ｃ７）の光電電流は、あらかじめ定められた値、典型的には１．５ ｍＡに制限される。

（Ｃ７）の電圧は、ツェナーダイオード（ｚｌ）が、抵抗　“５（Ｒ１９）及び トランジスタ（Ｔ８）のペース・エミッタを通して導通されるまで上昇する。

従って（Ｃ７）にかかる電圧は、低電圧回路の供給電圧となる。その値は典型的 には６ｖであり、回路は入力交流電圧が、２ｏから２６４ｖの値で変化してもそ の値を維持するように設計されている。

（Ｃ７）の充電電流の最大値が制限されているので、外部負荷を流れるサージ電 流もこの低い値に制限される。

キャパシタ（Ｃ７）及び（Ｃ５）は蓄電器を構成し、交流電源電圧が各半周期毎 に零に落ちる間も電圧を比較的一定した値に保持する。

次に回路が金属物体を検知した場合について考える。

目標物体が検知されると、点５の電圧が、４に対して正方向に増加する。この結 果電流が線路５、（Ｒ１２）、（Ｒ１３）、（Ｒ１４）、４ｖｉ：通って流れる 。（Ｒ１４）での電圧降下が、サイリスタ（ＴＨｌ）のデート・カソードに１頁 方向バイアスするのに十分な値となると、（ＴＨｌ）　＠　”ＯＮ’状態にスイ ッチングする。負荷電流は従って、外部交流電源から、外部負荷及びブリッジ（ ＢＲｌ）ｔ−通り、点３（ＴＨｌ）の開極・陰極を通り、４及び（ＢＲＩ　）を 経て電源に戻る。

５での電圧が正方向に上昇すると同時に、トランジスタ（Ｔ６）のペース・エミ ッタが（Ｒ１１）ｔ−経て順方向バイアスされ、（Ｔ６）を導通にする。

サイリスタ（ＴＨＩ）が導通状態にスイッチングされると直に点３及び４間の電 圧はほとんど零に降下し、交流電源電圧が外部負荷に印加される。この状態は供 給電流が零となりサイリスタ（ＴＲＩ）が自動的に断路されるまで継続する。３ 及び４にかがる電圧は、次に、交流電源が増加するのに共なって増加する。

（Ｔ６）は導通状態であるから、トランジスタ（Ｔ９）のペース・エミッタは順 方向バイアスされ、（Ｔ９）のエミッタ・コレクタ間は導通となっている。従っ て、電源の動作電流（すなわち（Ｃ７）光電電流）は、３、（Ｔｌ　１　”）の ドレイン・ソース、（ＤＩＡ）、（Ｔ９）のエミッタ・コレクタ、（Ｃ７）、４ を通って流れる。（Ｔ９）は効果的に電流制限トランジスタ（Ｔ１０）’ｔバイ パスするので、電源キャパシタ（Ｃ７）の急速光電が可能となる。従って、（Ｃ ７）にかかる電圧が、ツェナー・ダイオード（Ｚｌ）の篩状電圧に達するまでの 時間が最短となり、その結果、端子１及び２０間に生じる導通時電圧が比較的低 い値となる。

（Ｚｌ）の降伏電圧に達した時点で、電流が（Ｒ１９）内に流れトランジスタ（ Ｔ８）が順方向バイアスとなって、（Ｔ８）を導通、従ってトランジスタ（Ｔ７ ）　を非導通とする。（Ｔ７）が非導通となった時点で、電流が（Ｒ１２）及び （Ｒ１３）ｔ−通ってサイリスタ（ＴＨｉ）のデートに流れ込むことが可能とな り（ＴＨＩ　）は再び導通状態にスイッチされる。この過程は、供給電圧の各半 周期毎に繰り返えされる。

第２のツェナーダイオード（ｚ２）はＭＯＳＦＥＴ　（Ｔ１１）のｆ−）を過電 圧から保護するために用意されている。

ダイオード（ＤＩＡ）は、サイリスタ（ＴＨｌ）が導通時に、（Ｃ７）の放電を 防止している。（ＤＩＡ）が無いと、（Ｃ７）は（Ｔ９）　（逆バイアスコレク タ・エミッタ）、（Ｔ１１）の内部ダイオード（破線で示す）、（ＴＨｌ）の電 極−陰ａｔ経て、（Ｃ７）の負端子に戻るよう忙放電される。

グイ、ｔ　−ト（ＤＩＢ）　ハ、（Ｔ９）　ｄ；導通状ｇｏ時Ｋ　（Ｔ１０）の ペースに電流が流れ込まなくするために備えられている。

近接スイッチ回路はさらに、トランジスタ（Ｔ４）、抵抗器（Ｒ５）及び（Ｒ８ ）それにキャパシタ（Ｃ５）で構成された回路を有しており、これは電源投入後 回路がその安定動作域に達するまで発振器及び信号レベル検知回路の動作を制限 している。この回路が備えられていないと、サイリスタ（ＴＨｌ）は、目標の金 属物体が存在しない時に、誤った°ＯＮ“信号を受信する可能性がある。

交流電圧が印加された後に供給電圧が生成されると（Ｃ３）は（Ｒ８）、（Ｒ５ ）及び（Ｔ４）のペース・エミッタを経て充電される。（Ｔ４）が導通となるこ とにより（Ｔ５）のペースは点６に接続される。この結果（Ｔ５）を導通として 、正電圧を点５に供給することができなくなる。

あらかじめ定められた時間が経過した後、（Ｃり）に流れ込む電流は（Ｔ４）　 ｔ−非導通にするまで十分に小さくなるので、（Ｔ５）の正常動作が可能となる 。

以上述べた電源回路は、別の型の検出器を用いた近接スイッチにも適用可能であ り、第２図に従って説明するとこれは、近接スイッチ８のブロック図を示し、直 列負？！！Ｊ１１を介して交流電源に接続され、検知装置９と電源及び出力部１ ０とで構成されている。参照番号、１．２．５．６及び７は第１図の番号に対応 してブロック１０内に含まれる回路は、第１図の点５．６及び７で示す部分の右 慄部と全く同一である。従って、本発明の実施例である電源供給部は、線５及び ６を検出器の出力部、線７を接地線に接続することにより、別の型の検出器（例 えばシーメンス製ＴＣＡ　３０５又は相当品）と結合できる。

国際調査報告 入ＮＮＥＸ　Ｔｏ　’ａａ　ＩＮＴＥＲＮＡＴｒＯＮＡＬ　Ｓ三ＡＲＣＨＲＥ： ’ＯＲＴ　０ＮＦＲ−Ａ−２２９２２４２１８１０６／７６　ＧＢ−Ａ−１５３ １２１７Ｏ８／１１／７８ＣＡ−Ａ−１０６０１１５０７１０８／７９

Claims (8)

【特許請求の範囲】
1. １．スイッチに直列接続された負荷を制御するために交流電源で使用される近接 スイッチにおいて：蓄電用キヤパシタを有する電源と； 誘導コイルと； 該コイルを駆動するように接続された発振器と；該発振器に接続され、前記コイ ルに金属物体が近接することにより引起こされる発振強度の低下に応じて検出出 力信号を出すための信号レベル検出器と；前記交流電源に接続され、制御用入力 端子を有する制御可能なスイッチ素子とで構成され、前記交流電源が投入された 際にはあらかじめ定められた時間が経過するまで、前記レベル検出器の動作を制 限する遅延時間装置を有することを特徴とする前記近接スイッチ。
2. ２．請求の範囲第１項に記載の近接スイッチにおいて、前記遅延時間装置は、前 記信号レベル検出器の出力信号をあらかじめ定められた値に強制的に制限し、出 力信号の発生を防止するように接続された制御可能な導通素子を有することを特 徴とする近接スイッチ。
3. ３．請求の範囲第２項に記載の近接スイッチにおいて、前記制御可能な導通素子 は、トランジスタであり、そのベース・エミッタ電圧は、あらかじめ定められた 時間が経過した後は、前記トランジスタを非導通とし、信号レベル検出器が正常 に作動できるように制御されていることを特徴とする近接スイッチ。
4. ４．請求の範囲第２項又は第３項に記載の近接スイッチにおいて、前記制御可能 な電通素子が、キヤパシタで構成されたタイミング装置に応答することを特徴と する近接スイッチ。
5. ５．スイッチに直列接続された負荷を制御するように交流電源で使用される近接 スイッチにおいて；蓄電用キヤパシタを有する電源と； 検出装置と； 前記交流電源の間で使用するように接続され、制御入力端子を有する制御可能な スイッチ素子とで構成され、 前記電源装置は、スイッチが“ＯＦＦ”状態の時に前記蓄電用キヤパシタヘの充 電電流をあらかじめ定められた最大値に制御するための装置を有する近接スイッ チであつて、前記電流制限装置は前記蓄電用キヤパシタと、充電電流値計測装置 とに直列接続された可変抵抗素子を有し、前記充電電流値計測装置の値に応じて 前記可変抵抗素子の抵抗値を制御することを特徴とする前記近接スイッチ。
6. ６．請求の範囲第５項に記載の近接スイッチにおいて、前記可変抵抗素子はＭＯ ＳＦＥＴであり、前記充電電流値計測装置はＭＯＳＦＥＴゲート電圧を前記充電 電流の関数として制御することを特徴とする近接スイッチ。
7. ７．請求の範囲第６項に記載の近接スイッチにおいて、前記ＭＯＳＦＥＴのゲー ト電圧を制御するための前記装置がトランジスタを有し、該トランジスタのベー ス・エミッタ電圧が、前記蓄電用キヤパシタの充電電流に比例することを特徴と する近接スイッチ。
8. ８．請求の範囲第５項に記載の装置において、スイッチが“ＯＮ”の時には、前 記充電電流値計測装置をバイパスするための装置を有することを特徴とする近接 スイッチ。