KR100332191B1 - 시스템 버스의 상태 제어 방법 및 시스템과 라이브 삽입 버스 제어 장치 - Google Patents

시스템 버스의 상태 제어 방법 및 시스템과 라이브 삽입 버스 제어 장치 Download PDF

Info

Publication number
KR100332191B1
KR100332191B1 KR1019997008848A KR19997008848A KR100332191B1 KR 100332191 B1 KR100332191 B1 KR 100332191B1 KR 1019997008848 A KR1019997008848 A KR 1019997008848A KR 19997008848 A KR19997008848 A KR 19997008848A KR 100332191 B1 KR100332191 B1 KR 100332191B1
Authority
KR
South Korea
Prior art keywords
system bus
bus
system
live
pluggable device
Prior art date
Application number
KR1019997008848A
Other languages
English (en)
Other versions
KR20010005776A (ko
Inventor
베이스브라이언엠
허바드제임스에이
오만프라이스더블유
피타프랭크제이
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/826,789 priority Critical
Priority to US08/826,789 priority patent/US5964855A/en
Priority to US8/826,789 priority
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20010005776A publication Critical patent/KR20010005776A/ko
Application granted granted Critical
Publication of KR100332191B1 publication Critical patent/KR100332191B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4081Live connection to bus, e.g. hot-plugging

Abstract

본 발명은 시스템 버스상으로 전송되는 제어 신호를 활성 신호 레벨로 구동하므로써 혹은 다운 레벨 활성 제어 신호를 접지 레벨부근의 로우 신호 레벨로 구동시키므로써 플러그형 기능 카드(FC)(34-37)를 라이브 삽입 및 제거하는 동안 시스템 버스(32)의 상태를 제어하는 방법 및 시스템을 제공한다. 이러한 메카니즘에 의해 시스템 버스는 신호 교란에 영향을 받지 않고, 플러그형 장치는 시스템에 데이터 완전성의 절충이나 혹은 시스템 리셋과 같은 나쁜 영향을 미치지 않으면서 라이브 삽입 또는 제거될 수 있다. 라이브 삽입 또는 제거되는 동안, 라이브 삽입 또는 제거되는 중인 FC와 관련된 라이브 삽입 메카니즘으로부터 신호를 받은 후에, 라이브 삽입 버스 제어기(LIBC)(30)는 시스템 버스 제어기(SBC)(33)와의 인터페이스(38)를 통하여 시스템 버스에 대한 액세스를 획득한다. LIBC(30)가 시스템 버스 액세스를 획득하여 시스템 버스의 제어를 맡은 후에, 제어 신호의 시스템 버스 집합의 부집합을 삽입/제거 신호 교란의 영향을 받지 않는 상태로 구동시킨다. 동시에, LIBC(30)는 SBC(33)에 의해 현재 수행되는 실행 타임아웃 및 워치독 동작을 중지시킨다. LIBC(30)가 삽입 절차가 완료되었음을 통지받은 경우, SBC(33)는 다시 시스템 버스의 제어를 획득한다. FC의 제거의 경우에도 동일한 절차 단계가 수행된다.

Description

시스템 버스의 상태 제어 방법 및 시스템과 라이브 삽입 버스 제어 장치{METHOD AND SYSTEM FOR ENABLING NONDISRUPTIVE LIVE INSERTION AND REMOVAL OF FEATURE CARDS IN A COMPUTER SYSTEM}

발명의 배경

본 발명은 컴퓨터 시스템이 파워온일 때 플러그형 장치(pluggable units)를 삽입하거나 혹은 빼내야 하는 컴퓨터 시스템에 관한 것으로, 특히 시스템을 파워다운하지 않고 이러한 플러그형 장치를 추가하거나 혹은 교체하게 함과 동시에, 이러한 라이브 삽입(live insertion)에 의해 발생되는 컴퓨터 시스템의 시스템 버스상의 신호 교란(signal disturbances)을 피할 수 있는 시스템 및 방법에 관한 것이다.

관련 분야의 설명

컴퓨터 버스에 대한 제어 회로 또는 주변 장치 인터페이스와 같은 전기 회로의 신속한 상호접속을 위한 각종 장치 및 방법은 본 기술분야에 잘 알려져 있다. 디지탈 버스로의 플러깅의 영향을 최소화하기 위하여, 정상적인 절차에서는 새로운 장치가 디지탈 버스상의 데이터 흐름을 파괴시키지 않도록 버스를 폐쇄하거나 혹은 사용불능 상태로 만든다. 이를 위해, 주로 전압 조절기를 포함한 특정한 제어 회로가 사용된다. 전력 및 데이터 전송을 위해 버스로 회로를 상호접속시키는 일은 에지 접속부(edge connectors)를 통하여 가능하다. 에지 접속부는 인쇄 회로 기판상에 장착되어 버스로의 접속을 위한 대응하는 콘센트로 플러그인된다. 보드상의 플러그인은 하나의 동작으로 에지 접속부와 대응하는 버스 콘센트간의 전기 접촉을 설정하므로써, 보드상의 전자 소자에 전력을 공급하고, 버스와 이 전자 소자를 상호접속시킨다. 핫 플러깅(hot-plugging)을 위하여, 일반적인 상호접속 방법은 적어도 에지 접속부상의 접지 접촉의 길이를 증가시키는 것인데, 이에 따라, 접지 접촉은 데이터 신호의 전송 및 전력 공급을 위한 다른 접촉부의 전기 접속에 앞서 완료될 수 있다.

버스에 의해 상호접속되는 회로 모듈의 제어된 삽입 또는 제거하는 또다른 개념은 미국 특허 제 4,835,737 호에 개시되어 있다. 이 특허 출원을 참조하면, 버스의 동작은 모듈이 버스에 연결된 접속부내로 삽입되는 동안에는 금지되고, 모듈이 삽입된 후에 재가동된다. 모듈을 관련된 접속부에 삽입하려고 하면, 모듈상의 스위치가 작동하여 관련된 접속부를 통하여 제어 회로로 금지 신호를 제공하므로써, 버스의 동작을 금지시킨다. 관련된 접속부에 모듈을 완전히 삽입했을 때, 스위치는 제어 회로로 금지 신호를 재전송시키는 제 2 상태로 동작한다. 그 결과, 제어 회로는 버스가 정상 동작을 수행할 수 있도록 다시 이네이블시킨다. 그러나, 삽입 주기 동안 버스의 동작을 정지시키는 일은 정지 인터럽트(quiesce interruption) 동안 입력/출력(I/O) 장치 또는 주변 장치를 관리하기 위한 양호한 방법이 없으므로 심각한 단점을 가지게 된다.

또다른 접근방안은 도시바사(Toshiba Corporation)에 양도된 미국 특허 출원 제 5,310,998 호의 '컴퓨터로/로부터 IC 카드를 삽입/제거하는 동안 버스를 보류시키기 위한 방법 및 시스템(Method and System for Placing a Bus on Hold During the Insertion/Extraction of an IC Card Into/From a Computer)'에 개시되어 있다. 이러한 컴퓨터 시스템에서, IC 카드 홀더로부터 IC 카드를 빼낼 때, 일반적으로 출입구(door)가 열려야 한다. 검출 회로는 출입구의 개방을 검출한 검출 신호를 버스 제어기로 전송한다. 버스 제어기는 이 검출 신호를 수신한 경우, 보류 요청 신호를 중앙 처리 장치(CPU)로 전송한다. CPU는 보류 요청 신호에 응답하여 수행해야 할 컴퓨터 처리를 완료한 후에 보류 확인응답 신호를 버스 제어기로 출력한다. 버스 제어기는 보류 확인응답 신호를 수신한 뒤 버퍼를 사용불능(disable) 상태로 만들기 위한 버퍼 제어 신호를 출력시키고, 이에 의해 CPU로부터 액세스 신호를 인터럽트하여 버스를 보류시킨다. 이 접근방안의 단점은 시스템에 나쁜 영향을 미치는 이들 신호의 버스 교란을 피하면서 라이브 삽입 절차 동안 주변 장치를 계속 관리할 수는 없다는 것이다. 이외에도, 이 접근방안은 일반적으로 다른 라이브 삽입 시스템에 적용될 수 없다. 예를 들면, 시스템으로 라이브 삽입되는 진행을 나타내기 위하여 개방 또는 폐쇄되는 출입구의 사용을 정의한다. 이것은 라이브 삽입이 일어나는 버스로부터 CPU를 분리시키기 위하여 버퍼를 사용할 것을 요한다.

시스템 오동작을 방지하기 위하여 시스템 버스를 정지시키는 능력을 제공하는 또다른 메카니즘은 '카드 핫 플러그 검출 및 제어를 위한 방법(Method for Card Hot Plug Detection and Control)'이라는 명칭의 IBM사의 Technical DisclosureBulletin, 1992년 10월 제5호 제 35권 391-394 페이지에 개시되어 있다. 제안된 방법은 카드 핫 플러깅의 결과로 발생될 수 있는 시스템 버스 신호 파괴를 제어한다. 각 카드상의 수신 회로는 카드가 삽입되었을 때를 검출하고 시스템 버스를 정지시킨다. 카드가 완전히 삽입되어 파워온되고 시스템 버스 동작을 위해 준비될 때, 시스템 버스의 실행이 허용된다. 서비스 버스를 통하여 카드의 제거가 검출될 때, 시스템 버스는 다시 정지될 수 있다.

IBM사의 Technical Disclosure Bulletin, 1986년 12월 제7호 제 29권 2877 페이지에 보면, 말단 동작(terminal operation)을 파괴시키지 않으면서 데이터 카트리지를 작동 단자로 핫 플러깅시킬 수 있는 회로가 개시되어 있다. 이 회로는 카트리지 접속부와 이와 논리적으로 접속된 어드레스, 데이터 및 제어 버스를 분리시키기 위한 또다른 회로를 포함한다. 버퍼 회로는 카트리지 접속부와 버스 사이에 삽입되어, 버스 노이즈를 방지한다. 마이크로프로세서에 직접 제공되는 인터럽트 신호가 카트리지의 존재를 나타내는 경우를 제외하고는, 버퍼는 고 임피던스 상태로 유지된다.

개선된 핫 플러그형 회로는 IBM사에 양도된 '비파괴적 버스 라이브 삽입을 위한 사전충전(Precharge for Non-Disruptive Bus Live Insertion)'라는 명칭의 미국 특허 제 5,432,916 호에 또한 개시되어 있다. 이 참조 문헌은 디지탈 또는 아날로그 버스와 같은 능동 시스템에서 정지되지 않은 개별 신호망으로 전기 회로를 핫 플러깅하는 것을 도시한다. 제안된 발명 개념은 핫 플러깅 전에 전기 회로의 입력 기생 정전용량을 부분적으로 사전충전시키므로써 핫 플러깅될 전기 회로를 미리 조절하는 사전조절망을 추가하는 것이다. 입력 기생 정전 용량을 사전충전시키면 능동 시스템상의 전기적 과도 효과는 최소화된다. 이 접근방안에 따라서 각 플러그형 장치는 사전충전되고, 버스 그 자체는 사전조절되지 않는다.

인쇄 회로 기판과 같은 전기 회로가 아날로그 또는 디지탈 시스템의 신호망으로 라이브 삽입될 때, 능동 시스템의 신호 전압은 하이(high), 로우(low) 또는 이들 두 상태간을 천이할 수 있다. 능동 시스템에서 마주치게 될 전압 레벨을 정확히는 알지 못한다. 따라서, 아날로그 또는 디지탈 버스로의 보드 삽입은 시스템 신호가 전술한 상태중 어느 한 상태에서도 발생될 수 있다.

기판에 접속된 버스, 즉 플러그형 장치가 컴퓨터 시스템의 활선(hot-line) 상태에서 삽입 또는 제거될 때 버스 라인상에 발생되는 교란을 방지하기 위한 보다 구체적인 접근방안은 후지스사(Fujitsu Ltd.)에 양도된 '활선 상태에서의 기판 삽입 및 제거(Substrate Insertion and Extraction in Hot-Line State)'라는 명칭의 일본 특허 공보 제 JP 512 7777 호에 개시되어 있다. 기판은 제 1 접속부 및 제 2 접속부를 구비한다. 제 1 접속부는 기판을 전원 및 CPU의 버스에 연결시키고, 제 2 접속부는 기판을 전원과 연결시킨다. 또한, 활선 상태에서 기판을 삽입하거나 혹은 제거할 시에 작동하는 스위치가 제공되고, 스위치가 작동될 때 CPU에 대한 인터럽트를 시작하는 인터럽트 개시 회로와, 제 1 및 제 2 부착/탈착 검출 회로가 제공된다. 제 1 접속부가 연결될 때 제 1 회로는 제 1 접속부 부착/탈착 신호를 발생하고, 제 2 접속부가 연결될 때 제 2 회로는 제 2 접속부 부착/탈착 신호를 발생한다. 특히, 버스 구동 제어 회로가 제공되어, 전술한 접속부 신호와 함께 버스 구동기를 고 임피던스로 유지시킨다. 또한, 활선 상태에서 CPU의 삽입 또는 제거에 대한 허가를 유지하는 기록 레지스터는 삽입/제거 허가 신호를 발생한다. CPU가 활선 상태에서 CPU의 삽입 또는 제거에 대한 허가를 발생할 때 버스 액세스는 중지된다. 따라서, 이 특허 공보에서는 라이브 삽입 동안 버스를 보류 및 중지하고, 버스를 고 임피던스 상태로 둔다. 그러나, 스퓨리어스 교란(spusious disturbances)의 영향을 받지 않기 위해 제공되는 것은 없다. 전술한 미국 특허 출원 제 5,310,998 호에서와 같이 스위치는 출입구와 유사한 CPU의 동작을 인터럽트하는데 사용된다.

버스가 하이 레벨로 설정되는 또다른 접근방안은 NEC사에 양도된 '인터페이스 패키지(Interface Package)'라는 명칭의 일본 특허 공보 제 JP 2094 271 호에 개시되어 있다. 버스상의 나쁜 영향을 막기 위하여, 특히 두 종류의 길이를 가지는 접속핀을 사용하여 버스 출력을 오픈 하이 레벨로 설정하도록 제안된다. 인터페이스 패키지(IP)의 상부핀 및 하부핀은 장 핀(long pins)으로 설정되고, 중간 핀은 단 핀(short pins)으로 설정된다. 장 핀들중의 특정 핀은 전원 단자로서 배정되고, IP가 삽입될 때 제일 먼저 접촉되며, IP가 제거될 때 제일 나중에 분리된다. 장 핀은 전력 차단 검출 집적회로(IC) 및 버퍼 IC에 적합하다. IP가 삽입될 때, 단자가 IP와 접촉하자마자 검출 IC가 작동하고, 버퍼 IC의 출력은 오픈 하이 레벨로 설정된다. 따라서, 본 발명은 라이브 삽입이 진행되는 동안 버스가 오픈 하이 레벨이 되게 한다. 라이브 삽입 동안의 순서화(sequencing)는 미국 특허 제 5,310,998 호에서의 상이한 스태거된 핀 길이 대 출입구 또는 일본 특허 공보 제 JP 512 7777 호에서의 스위치로써 제어된다. 그러나, 스태거된 핀 길이 시퀀싱은 본 발명에 관한 것이 아니다.

발명의 개요

본 발명의 목적은 기저 컴퓨터 시스템을 파워다운할 필요없이 플러그형 장치를 추가하거나 혹은 교체할 수 있는 시스템 및 방법을 제공하는 데 있다.

본 발명의 다른 목적은 기저 버스 시스템의 특성에 크게 관계없으면서 라이브 삽입 능력을 추가할 수 있고, 라이브 삽입 능력을 지원하도록 설계되지 않은 시스템 버스로 플러그형 장치를 라이브 삽입할 수 있는 라이브 삽입 방법 및 시스템을 제공하는 데 있다.

본 발명의 또다른 목적은 플러깅된 장치상의 비충전 정전 용량에 의해 발생되는 컴퓨터 시스템의 시스템 버스 파괴를 방지하는 라이브 삽입 방법 및 시스템을 제공하는 데 있다.

본 발명의 일 양상에 따라서, 버스상으로 전송되는 제어 신호를 활성 신호 레벨로 구동하므로써 혹은, '다운 레벨' 활성 제어 신호를 접지 레벨근처의 로우 신호 레벨로 구동하므로써, 플러그형 장치의 라이브 삽입/제거 동안 시스템 버스의 상태를 제어하는 방법을 제공한다. 이로 인하여, 시스템 버스는 신호 교란에 영향을 받지 않게 되고, 플러그형 장치는 시스템 리셋과 같이 시스템에 나쁜 영향을 미치지 않고 혹은 데이터 완전성의 손상없이 라이브 삽입 및 제거될 수 있다.

본 발명의 다른 양상에 따라서, 버스 의사 동작(bus pseudo operations), 즉, 무동작(NOOPs, no-operations)이 생성되어, 정상 시스템 기능은 나쁜 영향을 받지 않는다. '버스 의사 동작'은 필요한 제어 신호 부집합이 활성 다운 레벨로 구동된 후에 버스의 결과 상태를 정의한다.

또한, 본 발명은 전술한 방법이 구현될 수 있는 정보 처리 시스템과, 플러그형 장치의 라이브 삽입/제거를 가능하게 하기 위하여 컴퓨터 시스템에 연결될 수 있는 라이브 삽입 툴(live insertion tool)을 제공한다.

본 발명에 따르는 라이브 삽입 능력은 시스템을 파워다운할 필요없이 플러그형 장치를 추가하거나 혹은 교체할 수 있게 한다. 이것은 이번에는 서비스, 변경 또는 하드웨어 업그레이드 동작 동안 연속된 동작을 허용하므로써 시스템의 연속적 가용도 특성을 증진시킨다. 시스템 버스가 카드의 라이브 삽입 또는 제거 동안 정지될 수 있다 해도, 버스 신호 완전성의 손상 및 시스템에 대해 가능한 나쁜 영향은 중요한 것으로 강조된다. 이것은 삽입된 카드상의 신호의 비충전 정전 용량이 대응하는 시스템 버스 신호에 대한 접지로 일시 단락되므로 인한 경우이다.

이외에, 본 발명은 종래기술에 비해 후술되는 또다른 장점을 가진다. 먼저, 본 발명이 적용가능한 IBM 마이크로채널, IBM GHBA 어댑터 버스(GAB), IBM이 신속한 패킷 스위칭을 위해 개발한 일반적 고 대역폭 구조(GHBA,Generic High Bandwidth Architecture)를 위해 정의되고 GHBA 어댑터를 상호접속하는 데 사용되는 버스 구조, 주변 소자 상호접속(PCI) 버스 표준, 특정 VME/VME64 (Versa Module Eurocard) 시스템 버스 표준, 및 ISA 및 EISA 버스 명세와 같이, 기능 카드 라이브 삽입 및 제거(feature card live insertion and removal)를 지원하도록 일부러 설계되지 않은 시스템 버스 또는 표준 버스 시스템(구조)을 위하여 신호 완전성을 보존하면서 최악의 파괴없이 라이브 삽입이 가능하다. 따라서, 이것은 기저 시스템의 특성에 크게 관계없이 라이브 삽입 능력이 전술한 바와 같은 개별 툴로 실현될 수 있는 추가 방식으로 구현될 수 있다. 또한, 각 플러그형 장치들을 라이브 삽입가능하게 만들기 위하여 이들의 시스템 버스 인터페이스에 논리적 변경을 행할 필요가 없다. 또, 이러한 해결방안은 표준 및 널리 사용가능한 버스에 적용될 수 있으며, 방대한 재설계를 하지 않아도 된다. 따라서, 필요한 하드웨어가 다른 버스 마스터와 동일하게 동작하므로, 제안된 해결방안은 기저 시스템에서의 소프트웨어 실행과 관계없다. 즉, 구성 변경 이외의 소프트웨어 변경은 필요없다. 종래기술에 비해 본 발명의 부가적인 장점은 후술되는 상세한 설명으로부터 보다 명백해질 것이다.

도 1은 하이 상태로 정지된 버스 신호에 대한 영향을 개략적으로 도시한 것으로, 여기서, 동적으로 삽입된 기능 카드가 제공하는 비충전 정전 용량 부하를 연결시키므로써 이 신호의 라이브 삽입 파괴가 발생되는 도면,

도 2는 본 발명의 바람직한 실시예에 따라서 정보 처리 시스템 소자를 도시하는 블록도,

도 3은 버스 시스템으로/으로부터 기능 카드를 라이브 삽입(제거)하는 바람직한 절차를 도시하는 흐름도,

도 4는 기능 카드의 삽입/제거 절차를 나타내는 기계적 검출 소자를 도시하는 개략적인 도면,

도 5는 도 2에 도시된 라이브 삽입 버스 제어기(LIBC) 및 시스템 버스 제어기(SBC)를 보다 상세히 기술한 블록도,

도 6 내지 도 9는 기능 카드의 라이브 삽입이 마이크로채널 인터페이스, GAB 인터페이스, PCI 인터페이스 및 VME-버스 인터페이스 구조의 각각을 통하여 이루어지는, 상이한 환경에 본 발명을 적용하기 위한 전형적인 버스 프로토콜을 도시하는 타이밍도이다.

바람직한 실시예의 상세한 설명

이제, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 기술할 것이다.

도 1에 개략적으로 도시된 상부 부분은 버스 신호(10)가 신호 접지 레벨(12)위의 하이 상태(11)로 정지되는 전형적인 상황을 도시한다. 정지된 시스템 버스상으로 플러그형 장치를 삽입하므로써 접지 레벨로 향하는 도시된 신호 교란(13)이 발생된다. 카드가 라이브 삽입 및/또는 제거되는 동안 시스템 버스가 '정지'될 수 있지만, 버스 신호 완전성의 파괴 및 컴퓨터 시스템에 대해 가능한 나쁜 영향은 중요하다는 점에 주목한다.

도 1의 하부면에 시스템 버스(20)가 제공되는 데, 여기서, 두 장치(21, 22)가 이미 라인(23, 24)을 통하여 버스에 연결되어 있고, 또다른 장치(25)를 버스에 연결하려고 한다. 이들 모든 장치는 구동(DRV) 및 수신 신호선(RCV) 및, 거기서 접지로 향하는 비충전 정전 용량 부하(CLx, CLy, CLz)를 구비한다. 도입되는 비충전 정전 용량 또는 전류 싱크는 대응하는 시스템 버스 신호에 대한 접지로의 일시적인 단락을 의미한다. 장치(25)가 시스템의 접속부로 삽입되어 시스템 버스에 연결되는 경우, 이 삽입은 하이 레벨에서 정지된 시스템 버스 신호상에 잘못된 스위칭을 일으킨다. 이 신호 파괴는 이 도면의 상부에 도시되어 있다.

주목할 점은 라이브 삽입이 로우 또는 접지 레벨에서 신호상에 잘못된 스위칭을 일으키지 않는다는 점이다. 즉, 잘 알려진 시스템 버스를 위한 임계 제어 신호(critical control signals)는 '다운 레벨' 활성이라는 것에 주목한다. 이것은 임계 제어 신호가 버스 동작을 제어하기 위하여 보다 네거티브 레벨, 즉, 신호 접지 부근의 레벨이어야 함을 의미한다.

도 2는 본 발명의 바람직한 실시예의 기본 소자를 도시한 것으로, 전술한 기능성은 정보 처리 시스템의 시스템 버스(32)와 인터페이스(31)하는 별도의 라이브 삽입 버스 제어기(LIBC)(30) 및 기존의 시스템 버스 제어기(SBC)(33)로서 구현된다. LIBC 기능은 본 실시예에서 개별 장치로서 도시되었지만, 또한 SBC 내에 통합하여 생각할 수도 있다. 도 2에 도시된 실시예에서, 전자 회로를 각각 포함하는 기능 카드(FC)를 가리키는 4개의 플러그형 장치(34-37)는 시스템 버스에 연결되거나 혹은 연결될 수 있다.

어떤 경우에든, SBC(33)와 LIBC(30) 사이의 인터페이스(38)로서 표시되는 바와 같이 이들의 동작간에 소정 수준의 조정을 가져야 한다. 보다 상세히 후술되는 바와 같이, 조정은 예를 들면, 기능 카드 삽입/제거 동안 시스템 버스 타임아웃 및 워치독(watchdog) 동작의 중지에 관한 것이다. 본 실시예에 따라서, 이 인터페이스는 특히, 라이브 삽입/제거 동안 시스템 버스 타임아웃/워치독 동작을 중지하거나 혹은 타임아웃의 결과일 수 있는 에러 보고 및 복구 동작을 억제하기 위하여, 그리고, 예를 들어, 정규 시스템 중재 메카니즘을 통하여 시스템 버스에 대한 액세스를 얻기 위해 사용된다.

바람직한 실시예에서, 라이브 삽입 버스 제어기(LIBC)(30)는 신호 파괴와 관련있는 임계 시스템 버스 제어 신호, 즉, 어느 의사 시스템 버스 동작을 수행해야 할 것인지를 결정하는 신호의 소정의 부집합 및, 특히 다운 레벨 활성 제어 신호의 소정의 부집합에만 부착된다.

도 3의 흐름도는 버스 시스템으로/으로부터 기능 카드를 라이브 삽입( 및 제거)하는 바람직한 절차 단계를 도시한다. LIBC(30)는 라이브 삽입 또는 제거중인 기능 카드(FC)와 관련있는 라이브 삽입 메카니즘으로부터 신호를 받은 후에, 시스템 버스 제어기(SBC)(33)와의 인터페이스를 통하여 시스템 버스에 대한 액세스를 획득한다(블럭 41). LIBC가 시스템 버스 액세스를 획득하고 시스템 버스의 제어를 맡은 후에, 이 LIBC는 제어 신호의 시스템 버스 집합의 부집합을 삽입/제거 신호 교란의 영향을 받지 않는 상태 및 본 실시예에서는 접지 레벨로 구동시킨다(블럭 42). 동시에, LIBC는 SBC에 의해 현재 수행되는 실행 타임아웃 및 워치독 동작을 중지시킨다(블럭 43). LIBC는 삽입 과정의 완료를 통지받으면(블럭 44), SBC는 다시 시스템 버스의 제어를 획득한다(블럭 45). FC의 제거의 경우에도 동일한 절차 단계가 수행된다. 절차 단계의 다른 양상은 SBC-LIBC 인터페이스를 도시하는 도 5를 참조하여 보다 명백해질 것이다.

따라서, LIBC가 시스템 버스의 마스터가 될 시작 및 종료 시간을 제어하고 정의하기 위한 메카니즘이 필요하다. 전술한 바와 같이, LIBC는 FC 또는 FC와 관련된 메카니즘으로부터 FC를 라이브 삽입하는 상태를 나타내는 신호를 수신해야 한다. 여기에 관해서는 전체가 본 명세서에 참조 병합된 종래의 두 특허 공보, 즉, JP 2094 271 및 USP 4,835,737을 참조한다. 기지의 접근방안은 FC와 시스템 버스간의 전기 접속을 위하여 목적 FC 접속부에 긴 길이 및 짧은 길이의 스태거 접촉핀을 제공한다. FC를 삽입하려고 하거나 혹은 완전히 제거되는 시점은 긴 접촉핀 또는 동등한 수단에 의해 나타낼 수 있다. 유사하게, FC를 완전히 삽입했거나 혹은 제거하려고 하는 시점은 짧은 접촉핀 또는 동등한 수단에 의해 나타낼 수 있다.

본 발명의 바람직한 실시예에서, 시스템 버스로의 접속을 위해 사용되는 핀(52)외에, FC의 내부 버스와 시스템 버스가 상호접속하기 전에 FC(53)의 삽입을 표시하기 위한 부가적인 접촉핀(50, 51)이 제공된다. 이것은 도 4를 참조하여 기술된다. 삽입의 시작은 긴 핀(50)에 의해 검출되고, 삽입 과정의 종료는 단 핀(51)에 의해 알 수 있다. FC의 제거의 경우에 두핀의 기능은 반대가 된다. 또다른 기법은 삽입 동작전에 활성화되는 기계 스위치, 카드 감지 메카니즘 또는 이들 기법의 결합을 포함한다. 최소한 필요한 것은 카드 핀과의 접촉을 하거나 혹은 접속을 깨기전에 LIBC가 시스템 버스 획득을 시작하기에 충분한 시간과, 카드가 시스템으로부터 완전히 제거되거나 혹은 적절히 삽입된 후에 이들 동작이 종료될 수 있을 때를 표시하기에 충분한 시간이다. 이 타이밍 요건은 통상 기능 카드 라이브 삽입과 관련된 기계적 속도의 함수이다.

도 5는 바람직한 실시예에 따르는 시스템 버스 제어기(SBC)(60) 및 라이브 삽입 버스 제어기(LIBC)(61)를 보다 상세히 도시한다. 본 실시예의 SBC(60), LIBC(61) 및 기능 카드(62)를 상세히 도시한다. 이들 논리 소자는 SBC와 LIBC 사이의 시스템 버스(63) 및 양방향 인터페이스(65)에 의해 상호접속된다. LIBC에서, 풀업 저항기(R1 및 R2)는 시스템으로/으로부터 라이브 삽입되거나 혹은 제거되는 기능 카드(62)상의 대응하는 장 핀(LP)(69) 또는 단 핀(SP)(70)을 통하여 신호 '시작'(66) 및 '종료'(67)를 '시스템 논리적 접지'(68)에 연결시키므로써 로우(L)가 될 때 까지, 이들 신호의 각 상태를 하이(H) 상태로 유지시킨다. 시작/종료 기능의 또다른 구현이 있을 수 있음에 주목한다. 논리 회로에 전력을 공급하는데 사용될 수 있는 장 핀상에 제공되는 전압을 기능 카드에 사용할 수 있는 경우, 신호는 시작 상황시에는 하강하고(혹은 상승하고), 그리고, 종료 상황시에는 상승(혹은 하강)하도록 구현될 수 있다.

디코드 논리부(81)는 시작 및 종료 상태를 표 1과 같이 디코딩한다,

시작 종료 디코드 상태 H H 기능 카드 제공안 됨 L H 카드 삽입/제거 진행중 L L 기능 카드 제공 H L 무효 상태

시작/종료 디코드의 상태가 기능 카드가 삽입 또는 제거되는 중임을 나타내는 경우, LIBC 버스 임계 신호 제어 논리부(74)는 SBC 버스 중재 제어 논리부(72)로 '버스 요청'(71)을 활성화시킨다. 버스 중재 제어 논리부(72)가 '버스 요청'(71)에 대하여 LIBC(61)가 버스(63)의 제어를 맡을 수 있음을 표시하는 '버스 승인(bus grant)'(73)으로써 응답할 때, 버스 임계 신호 제어 논리부(74)는 (만약 필요한 경우, 특정한 버스의 명시에 따라서) '버스 임계' 신호의 상태를 검사하고 'LIBC 인터럽트' 또는 'LIBC 요청' 신호를 활성화시킨다. 'LIBC 인터럽트/요청' 신호(75)는 LIBC(61)가 버스(63)의 제어를 맡는 동안 타임아웃 또는 워치독 기능을 중지해야 함을 SBC 시스템 인터럽트 & 요청 제어 논리부(76)에 알린다. 또한, LIBC 인터럽트/요청 신호(75)는 버스 임계 신호 제어 논리부(74)에 연결된 다수의 버스 구동기(BUS Drv) 회로(77, 78)를 접지 또는 신호 로우 레벨로 구동시킨다. 이들 버스 구동 회로(77, 78)는 특정한 시스템 버스(예를 들면, TTL 삼상태, TTL 오픈 컬렉터, PCI 버스 구동기등)를 구현하기 위해 명시된 회로와 동일하다. 따라서, 기능 카드(62)가 버스 신호에 접속되거나 혹은 분리되기 전에 '버스 임계' 신호는 신호 로우 레벨 상태 또는 접지 상태이다. 기능 카드 버스 논리부(79)는 중간 길이 핀(MP)(80)을 통하여 시스템 버스(63)의 접속을 신호하는데, 이 핀(MP)은 카드 삽입 동안에는 장 핀(LP)(69)다음에 접속되고, 카드 제거 동안에는 단 핀(SP)(70) 다음에 접속을 끊는다.

시작/종료 디코드 논리부(81)가 카드(62)의 핫-스웹(hot-swap) 삽입 또는 제거가 완료되었음을 나타내는 경우(즉, 카드 삽입/제거가 진행중임 대신에 '기능 카드 제공 또는 제공안됨'이 표시), 버스 임계 신호 제어 논리부(74)는 그의 '인터럽트 요청'을 비활성화시키므로써, '버스 임계' 신호를 비활성 상태로 복귀시키고, 그의 '버스 요청'을 비활성화시킨다.

SBC(60)는 전형적으로, 특정 장치가 시스템 버스를 좌우하거나 또는 지배하는 상황을 검출하기 위한 워치독 기능을 이행한다. 타임아웃의 경우, 일반적 워치독 구현은 '시스템 리셋' 신호 또는 '기계 체크 리셋' 신호를 발생한다. FC를 핫-플러깅하기 위한 시간은 삽입 및 제거되는 기계적 시간에 의해 결정되며, 비교적 긴 시간이므로 SBC는 핫-플러깅 진행 동안 워치독 타이머를 디스에이블시킬 필요가 있을 수 있다.

본 발명의 또다른 특정한 특징은 단지 임계 제어 신호, 즉, 다운 레벨 활성이므로, 플러그형 장치의 삽입에 의해 버스 시스템에 유입되는 비충전 신호선 정전 용량으로 가기 쉬운(접지로의 단락) 신호가 시스템 버스를 이러한 장치의 라이브 삽입에 의한 교란에 영향을 받지 않도록 하는 활성 또는 다운 레벨로 구동된다. 상이한 버스 구조를 위한 임계 제어 신호들은 또한 상당히 다르다는 것은 중요하며, 이는 도 6 내지 도 9를 참조한 후속되는 설명으로부터 알 수 있다.

마이크로채널 버스 환경

기능 카드가 삽입되거나 혹은 제거되는 동안 LIBC가 시스템 버스를 제어한다. FC가 충분히 시스템내로 삽입 또는 제거된 후에, 제어는 SBC로 반환된다. 본질적으로, LIBC는 라이브 삽입 동안 버스를 제어할 수 있고 시스템 완전성을 보장할 수 있는 능력을 가지는 특별한 버스 마스터와 유사하다. 특히, 이 특별한 버스 마스터의 기능성은 이러한 능력을 추가하도록 라이브 삽입에 대해 설계되지 않은 버스에도 본 발명을 적용할 수 있게 한다.

도 6은 LIBC 의사 동작 동안 마이크로채널용 임계 제어 신호를 위해 라이브 삽입 동안의 타이밍을 도시한다. 이러한 구조 환경에서 임계 제어 신호는,

-ADL , (-어드레스 디코드 래치) 이 신호는 제어 버스 마스터에 의해 구동되며, 버스 슬레이브가 마이크로채널 버스상의 어드레스 디코드 및 상태 비트를 래치하기 위한 편리한 방편으로 제공된다.

-REFRESH , 이 신호는 시스템 논리부에 의해 구동되며, 메모리 리프레시 동작이 진행중임을 나타내는데 사용된다. 리프레시 동작을 수행하는데 필요없는 메모리 슬레이브는 이 신호를 수신할 필요가 없다.

-CMD , (-커맨드) 이 신호는 제어 버스 마스터에 의해 구동되며, 데이터 버스상의 데이터가 유효할 때를 정의하는데 사용된다. 이 신호의 하강 구간은 버스 사이클의 종료를 나타낸다. 이 신호는 얼마나 오래동안 데이터가 유효한지를 버스 슬레이브에게 알려준다. 기록 사이클 동안, 이 데이터는 - CMD가 활성인 한 유효하다. 판독 사이클 동안, 데이터는 CMD의 상승 구간후부터 하강 구간전까지 유효하고, -CMD가 비활성으로 갈 때 까지 버스상에서 유지된다. 슬레이브는 -CMD의 상승 구간과 함께 어드레스 및 상태 정보를 래치할 수 있다.

-S0, -S1 , (-상태 0, -상태 1) 이들 상태 신호는 제어 버스 마스터에 의해 구동되며, 데이터 전송 사이클의 시작을 표시하고, 또한, 데이터 전송의 유형을 정의한다. M/-IO (메모리/-입력 출력)과 함께 사용되는 경우, 메모리 판독 또는 기록 사이클은 I/O 판독 또는 기록 사이클과 구별된다. 버스 슬레이브는 필요한 대로 -CMD의 상승구간을 사용하거나 혹은 -ADL의 상승구간을 사용하여 이들 신호를래치한다.

ARB/-GNT , (중재/-승인) 중앙의 중재 제어점만이 이 신호를 구동시킨다. ARB/-GNT의 네거티브-포지티브 천이는 중재 사이클을 시작시킨다. ARB 상태인 경우, 이 신호는 중재 사이클이 진행중임을 나타낸다. -GNT 상태인 경우, 이 신호는 중앙 중재 제어점으로부터 채널의 소유권을 승인받았음을 나타내는 확인응답을 중재기 및 DMA (직접 메모리 액세스) 제어기로 표시한다. 이 신호는 전송 종료(EOT)후에 중앙 중재 제어점에 의해 ARB 상태로 구동된다. 중앙 중재 제어점은 주로 SBC내에 구현된다는 점에 주목한다.

LIBC가 목적 FC로부터 이 FC가 삽입될 예정임을 나타내는 표시 신호를 수신한 경우, LIBC는 버스 중재 신호 'ARB/-GNT'를 통하여 시스템 버스의 제어를 획득한다. 이 때, LIBC는 'ARB/-GNT' 신호를 논리적 제로 레벨을 향하여 구동시키기 시작한다. '//'로 표시되는 시간 간격은 시스템 버스로/로부터 FC의 라이브 삽입/제거 절차를 위해 가변의 기계적으로 결정된 시간을 나타낸다. 'IBM Personal System/2 Hardware Interface Technical Reference-Architecture'(IBM P/N 84f8933)의 '마이크로채널 구조(Micro Channel Architeture)' 섹션을 참조한 IBM 마이크로채널 버스 프로토콜에 따라서, 'REFRESH', '-S0' 및 '-S1' 커맨드 신호 레벨은 한 사이클 지연되어 논리적 제로 레벨로 구동된다. 이것은 또한 '-ADL' 및 '-CMD' 신호에 대해서도 유효하다. 모든 임계 버스 커맨드 신호가 접지로 구동되었을 때, 마이크로채널은 라이브 삽입 교란 저항(방지)적이 된다. 특정한 기저 버스 시스템에 따라서, 신호의 부집합은 특정한 순서로 활성으로 구동되고 비활성으로 해제(release)될 필요가 있다.

교란 저항의 시간은 제 1 임계 커맨드 신호가 시작점 레벨로 복귀할 때 까지 지속된다. 이러한 환경에서, 제 1 신호는 저항 시간 간격을 종료시키는 '-ADL' 커맨드이고, 전술한 이유로 인하여, 삽입/제거 진행은 이 때 이미 종료되었을 것이다. 마이크로채널 버스의 구조적 정의에 의해, LIBC가 버스를 해제하기 전에 '-ADL' 신호가 하이 레벨로 구동된다. 이후로부터, 마이크로채널에 대한 '저항' 기간은 임계 신호'-ADL'가 시작점 레벨로 복귀되는 시간을 통해 지속된다. 다른 임계 신호는 이 기간 동안 활성 또는 로우 신호 레벨이다(도 6). 마이크로채널 임계 버스 커맨드 신호에 대해 보다 상세한 것은 전술한 참조 문헌 '마이크로채널 구조' 섹션을 참조한다. 따라서, LIBC는 삽입/제거 과정의 종료를 가리키는 FC로부터의 표시 신호를 그 시간 이후에 수신해야 한다.

도 6에는 도시되지 않았지만, 특별히 고려해야 하는 또다른 다수의 마이크로채널 버스 프로토콜 커맨드가 있다,

CHRESET (채널 리셋)은 포지티브 설정 신호(positive asserted signal)로서, 기능 카드 라이브 삽입 동안 설정해제된 다운 레벨로 능동적으로 구동되어야 하거나 혹은 각 FC 슬롯으로 점대점(point-to-point) 배선되어야 할 필요가 있다,

14.3MHz OCS 프리 실행 클럭 신호는 분리되어야 하며, 각 슬롯에 점대점 배선되어야 한다,

-IRQn (인터럽트 요청) 신호는 SBC의 제어를 통해 혹은 절연 게이팅 논리부에 의해 시스템 프로세서로부터 분리되어야 한다.

-CHK (채널 체크) 신호는 LIBC 제어의 의사 동작 동안 '무관(don't care)' 이거나 혹은 -IRQn 신호와 동일한 방식으로 시스템 프로세서로부터 분리되어야 한다.

또한, 시스템에서 삽입 과정 동안 리프레시 사이클이 발생할 수 없으므로 FC는 리프레시 사이클을 요구하지 않는다고 가정한다. 또한, 라이브 삽입되는 FC가 삽입 동안 파워오프되므로, 리프레시 사이클이 필요없다.

GHBA GAB 환경

GHBA GAB 구조를 위하여 도 7에 도시된 임계 신호는 -BR, -BG, -BUSY, -CMD, -SM 및 -RESP이다. '< >'는 이 신호가 하이 또는 로우일 수 있지만, 이들 상태중의 어느 하나이여야 하며 하이 및 로우간을 교번해서는 안된다는 것을 의미한다. '<XX>'는 어드레스 신호가 소정의 특정 값을 가져야 하며, 이 값은 시스템에 현재 사용되지 않는 어드레스 세트(예를 들면, 예약 시스템 어드레스)내에 있어야 한다는 것을 의미한다. '-BR' 및 '-BG' 신호의 설정해제의 분할 부분은 버스 구조가 이 시간 동안 이들 신호가 하이 또는 로우가 되도록 허용한다는 것을 가리킨다.

PCI 버스 환경

PCI 버스의 경우 도 8에 도시된 것중 유일한 임계 신호는 FRAME#로서, 여기서 '#' 표시는 네거티브 설정 신호를 가리킨다. '<XXX>' 어드레스 신호의 시간 행태는 도 7의 '<XX>' 신호에 따라서 시프트된다.

VME/VME64 버스 환경

VME/VME64 버스의 경우 도 9에 도시된 임계 신호는 BBSY*및 AS*이며, 여기서 '*' 표시는 네거티브 설정 신호를 가리킨다.

또한, '-RESET' 제어 신호와 같이 하이 레벨 활성이거나 혹은 시스템 '-ERROR' 신호와 같이 활성 로우 레벨로 설정되지 말아야 하는 비 시간 임계 신호의 상태를 제어하기 위한 메카니즘이 제공된다.

-RESET, 시스템은 각 FC 슬롯 위치로 개별 -RESET 신호를 배선시키므로써 라이브 삽입 상태 동안 이 신호의 상태를 제어한다. 일단 이것이 행해지면, 빈 슬롯을 위한 개개의 -RESET은 점유된 슬롯에서의 기능 카드의 동작에 영향을 주지 않고 설정될 수 있다. 또한, 시스템이 FC 슬롯이 점유될 때까 -RESET를 설정하지 않기로 한다면, 라이브 삽입 동작 동안 발생되는 -RESET에 대한 방해는 점유되어 동작하는 FC에게로 전달되지 않는다.

-ERROR, 시스템은 SBC로의 LIBC 인터럽트/요청 신호를 사용하므로써 이 신호의 영향을 제어하여, 라이브 삽입 버스 의사 동작이 발생되는 동안 에러 보고가 금지 또는 블록킹되거나, 또는 만약 예를 들어, 에러 비트가 에러 상태 보고 레지스터로 셋팅되어야 하는 경우, 라이브 삽입 버스 의사 동작의 종료시에 시스템에 의해 클리어되어야 함을 나타낸다.

비 시간 임계 신호에 비하여, 클럭과 같은 임계 타이밍 신호는 라이브 삽입될 수 있는 각 장치로 점대점 분산되므로, 이러한 장치에 대한 클럭의 교란은 버스에 인터페이스되는 다른 장치로 전달되지 않는다. 보다 높은 성능의 버스를 위해 클럭 스큐(clock skew)을 제어함에 있어 이러한 방식으로 클럭을 분산시키는 것이 필요할 수 있다. 이것은, 고성능의 클럭된 동기 버스(즉, 'PCI 로컬버스 명세(PCI Local Bus Specification)', 리개정 2.1판을 참조)가 클럭 스큐를 제어할 목적으로 각 FC 슬롯에 개별 클럭을 제공하는 것은 흔한 일이다. 다수의 클럭 출력을 가지는 클럭 구동기는 통상 SBC 논리부에 의해 제공된다. 이는 버스 클럭에 대한 라이브 삽입 교란을 FC가 라이브 삽입되고 있는 슬롯으로 분리시키는 역할도 한다(즉, 점유되어 동작하는 FC 슬롯의 각각은 라이브 삽입 동작이 발생하고 있는 슬롯에 연결되지 않은 버스 클럭을 가진다).

본 발명의 특정한 구현은 LIBC와는 별개의 장치로서 라이브 삽입 절차 이전에 시스템 버스에 연결될 수 있고 삽입 절차가 종료된 후에는 분리될 수 있는 툴(tool)이다. 예를 들면, LIBC 툴은 어댑터 카드, 플래너 카드 또는, 고객 엔지니어가 사용전 소정 시간에 목적 시스템에 옮기거나 또는 설치할 수 있는 '블랙 박스'와 같은 다른 특수 툴로서 구현될 수 있다. 이 툴은 목적 시스템에 어댑터 카드 또는 플래너 카드를 연결시키므로써 혹은 목적 시스템에 툴 또는 '블랙 박스'를 상호접속시키므로써 라이브 삽입 능력을 추가하도록 목적 시스템에 인터페이스된다. 종래의 방법은 시스템이 작동중인 동안 이 툴을 목적 시스템에 동적으로 연결시키는 데 사용될 수 있다(즉, 사전충전, 스태거된 핀등). 이 툴이 일단 목적 시스템에 연결되면, 이 툴을 통하여 임시 LIBC 능력이 추가된다. 이제 이러한 능력이 설치되었으므로, 라이브 삽입 능력은 툴에 의해 이 시스템에 도입된 LIBC를 통해 제공된다. LIBC 툴이 설치되면, 이제 목적 시스템에서 기능 카드를 라이브 삽입하거나 혹은 제거할 수 있다. 이것은 하드웨어 고장의 원천이나 다른 시스템 문제들을 알아내기 위하여 카드를 제거하거나 혹은 재삽입하는 데 사용될 수 있다. 또한, 이것은 장치를 동적으로 추가하거나 혹은 제거하는데 사용될 수 있으므로, 시스템의 하드웨어 자원을 동적으로 재구성할 수 있다. 차후에 고객 엔지니어가 이 툴을 제거하여 다른 목적 시스템의 문제를 해결하기 위해 가져갈 수도 있다. LIBC 툴은 전술한 동작 동안 고객 시스템에 라이브 삽입 능력을 주기 위해 고객 엔지니어를 위한 휴대용 수단일 수 있지만, 상술한 용도만으로 제한되지는 않는다.

본 발명의 특정한 실시예를 첨부도면 및 전술한 상세한 설명을 참조하여 기술하였지만, 본 발명은 본 명세서에 기술된 특정 실시예로 제한되지 않으며 본 발명의 범주를 벗어나지 않고서도 다양한 재구성, 변형 및 대체가 가능하다는 것을 알아야 한다. 후속된 특허청구의 범위는 이러한 모든 변형을 포함한다.

Claims (34)

  1. 버스에 연결된 장치들간에 정보를 전송시키기 위한 시스템 버스, 상기 시스템 버스에 연결되어 상기 버스의 동작을 제어하기 위한 시스템 버스 제어기, 상기 시스템 버스에 라이브 접속가능한(live connectable) 적어도 하나의 플러그형 장치, 상기 시스템 버스로의 상기 플러그형 장치의 접속을 검출하기 위한 회로, 및 상기 시스템 버스상으로 전송되는 적어도 하나의 다운 레벨 활성 제어 신호를 갖는 정보 처리 시스템에 있어서, 상기 플러그형 장치의 라이브 접속 동안 상기 시스템 버스의 상태를 제어하기 위한 방법은,
    상기 시스템 버스에 상기 플러그형 장치가 접속되는 시작 시간 및 종료 시간을 검출하는 단계와,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 상기 다운 레벨 활성 제어 신호를 로우 레벨로 구동시키는 단계
    를 포함하는 시스템 버스의 상태를 제어하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 다운 레벨 활성 제어 신호를 로우 레벨로 구동시키는 단계는 노 버스(no bus) 동작이 수행되는 상기 시스템 버스상의 상태를 생성하는 시스템 버스의 상태를 제어하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 플러그형 장치가 상기 시스템 버스에 적절히 접속되는 시점을 검출하는 단계와,
    상기 시점이 발생된 이후에, 상기 다운 레벨 활성 제어 신호를 로우 레벨로 구동시키는 단계를 종료하는 단계
    를 더 포함하는 시스템 버스의 상태를 제어하기 위한 방법.
  4. 제 1 항에 있어서,
    적어도 하나의 플러그형 장치에 다운 레벨 활성 타이밍 신호를 점대점(point-to-point) 분산시키는 단계를 포함하는 시스템 버스의 상태를 제어하기 위한 방법.
  5. 버스에 연결된 장치들간에 정보를 전송시키기 위한 시스템 버스, 상기 시스템 버스에 연결되어 상기 버스의 동작을 제어하기 위한 시스템 버스 제어기, 상기 시스템 버스에 라이브 접속가능한 적어도 하나의 플러그형 장치, 상기 시스템 버스로의 상기 플러그형 장치의 접속을 검출하는 회로 및, 상기 시스템 버스상으로 전송되는 적어도 하나의 제어 신호를 갖는 정보 처리 시스템에 있어서, 상기 플러그형 장치의 라이브 접속 동안 상기 시스템 버스의 상태를 제어하기 위한 방법은,
    상기 시스템 버스에 상기 플러그형 장치가 접속되는 시작 시간 및 종료 시간을 검출하는 단계 및,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 상기 제어 신호를 활성 로우 레벨로 구동시키는 단계
    를 포함하는 시스템 버스의 상태를 제어하기 위한 방법.
  6. 청구항6는 삭제 되었습니다.
  7. 청구항7는 삭제 되었습니다.
  8. 버스에 연결된 장치들간에 정보를 전송시키기 위한 시스템 버스, 상기 시스템 버스에 연결되어 상기 버스의 동작을 제어하기 위한 시스템 버스 제어기, 상기 시스템 버스에 라이브 접속가능한 적어도 하나의 플러그형 장치, 상기 시스템 버스로의 상기 플러그형 장치의 접속을 검출하기 위한 회로, 및 상기 시스템 버스상으로 전송되는 적어도 하나의 다운 레벨 활성 제어 신호를 갖는 정보 처리 시스템에 있어서, 상기 시스템 버스에 상기 플러그형 장치가 라이브 접속하는 동안 상기 시스템 버스의 상태를 제어하기 위한 시스템은,
    상기 시스템 버스에 상기 플러그형 장치가 접속되는 시작 시간 및 종료 시간을 검출하기 위한 수단과,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 상기 다운 레벨 활성 제어 신호를 로우 레벨로 구동시키기 위한 수단
    을 포함하는 시스템 버스의 상태를 제어하기 위한 시스템.
  9. 청구항9는 삭제 되었습니다.
  10. 청구항10는 삭제 되었습니다.
  11. 버스에 연결된 장치들간에 정보를 전송시키기 위한 시스템 버스, 상기 시스템 버스에 연결되어 상기 버스의 동작을 제어하기 위한 시스템 버스 제어기, 상기 시스템 버스에 라이브 접속가능한 적어도 하나의 플러그형 장치, 상기 시스템 버스로의 상기 플러그형 장치의 접속을 검출하기 위한 수단, 및 상기 시스템 버스상으로 전송되는 적어도 하나의 제어 신호를 갖는 정보 처리 시스템에 있어서, 상기 시스템 버스에 상기 플러그형 장치가 라이브 접속하는 동안 상기 시스템 버스의 상태를 제어하기 위한 시스템은,
    상기 시스템 버스에 상기 플러그형 장치가 접속되는 시작 시간 및 종료 시간을 검출하기 위한 수단과,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 상기 제어 신호를 활성 로우 레벨로 구동시키기 위한 수단
    을 포함하는 시스템 버스의 상태를 제어하기 위한 시스템.
  12. 청구항12는 삭제 되었습니다.
  13. 제 8 항 또는 제 11 항에 있어서,
    상기 플러그형 장치는,
    상기 시스템 버스로의 상기 플러그형 장치의 접속의 시작을 표시하는 시작 신호를 제공하기 위한 제 1 수단과,
    상기 시스템 버스로의 상기 플러그형 장치의 접속의 종료를 표시하는 종료 신호를 제공하기 위한 제 2 수단과,
    상기 시작 신호와 상기 종료 신호 사이의 간격에서 상기 시스템 버스로 상기 플러그형 장치를 접속시키기 위한 제 3 수단
    을 포함하는 시스템 버스의 상태를 제어하기 위한 시스템.
  14. 제 8 항 또는 제 11 항에 있어서,
    라이브 삽입 버스 제어기를 더 포함하고,
    상기 라이브 삽입 버스 제어기는,
    상기 시스템 버스에 대한 상기 플러그형 장치의 접속이 완료인지 또는 완료 처리중에 있는지를 상기 시작 시간 및 종료 시간을 검출하는 상기 수단으로부터 검출하는 디코드 논리부와,
    상기 시스템 버스 제어기에서 시스템 버스 제어기 중재 논리부에 대한 버스 요청신호를 활성화시키고, 상기 디코드 논리부에 의해 표시되는 바와 같이 상기 시스템 버스에 대한 상기 플러그형 장치의 접속이 완료할 때에 상기 버스 요청 신호를 비활성화시키기 위한 버스 임계 신호 제어 논리부와,
    상기 버스 임계 신호 제어 논리부에 연결되어 상기 시스템 버스를 접지 레벨 또는 신호 로우 레벨로 구동시키는 하나 이상의 버스 구동 회로
    를 포함하는 시스템 버스의 상태를 제어하기 위한 시스템.
  15. 청구항15는 삭제 되었습니다.
  16. 목적 정보 처리 시스템의 시스템 버스에 플러그형 장치를 라이브 삽입하는 동안 상기 시스템 버스의 상태를 제어하기 위한 라이브 삽입 버스 제어 장치에 있어서,
    상기 시스템 버스로의 상기 플러그형 장치의 접속을 검출하기 위한 수단과,
    상기 시스템 버스로의 상기 플러그형 장치의 라이브 삽입 동안 상기 시스템 버스의 상태를 제어하기 위한 수단과,
    상기 시스템 버스로의 상기 접속의 시작 시간 및 종료 시간을 기록하기 위한 수단과,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 제어 신호를 활성 로우 신호 레벨로 구동시키기 위한 수단
    을 포함하는 라이브 삽입 버스 제어 장치.
  17. 제 16 항에 있어서,
    상기 목적 정보 처리 시스템에 일시적인 라이브 삽입 능력을 제공하기 위한 인터페이스 수단을 더 포함하는 라이브 삽입 버스 제어 장치.
  18. 버스에 연결된 장치들간에 정보를 전송시키기 위한 시스템 버스, 상기 시스템 버스에 연결되어 상기 버스의 동작을 제어하기 위한 시스템 버스 제어기, 상기 시스템 버스로부터 라이브 분리가능한 적어도 하나의 플러그형 장치, 상기 시스템 버스로부터 상기 플러그형 장치의 분리를 검출하기 위한 회로, 및 상기 시스템 버스상으로 전송되는 적어도 하나의 다운 레벨 활성 제어 신호를 갖는 정보 처리 시스템에 있어서, 상기 플러그형 장치의 라이브 분리 동안 상기 시스템 버스의 상태를 제어하기 위한 방법은,
    상기 시스템 버스로부터 상기 플러그형 장치가 분리되는 시작 시간 및 종료 시간을 검출하는 단계와,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 상기 다운 레벨 활성 제어 신호를 로우 레벨로 구동시키는 단계
    를 포함하는 시스템 버스의 상태를 제어하기 위한 방법.
  19. 청구항19는 삭제 되었습니다.
  20. 청구항20는 삭제 되었습니다.
  21. 청구항21는 삭제 되었습니다.
  22. 버스에 연결된 장치들간에 정보를 전송시키기 위한 시스템 버스, 상기 시스템 버스에 연결되어 상기 버스의 동작을 제어하기 위한 시스템 버스 제어기, 상기 시스템 버스로부터 라이브 분리가능한 적어도 하나의 플러그형 장치, 상기 시스템 버스로부터 상기 플러그형 장치의 분리를 검출하는 회로, 상기 시스템 버스상으로 전송되는 적어도 하나의 제어 신호를 갖는 정보 처리 시스템에 있어서, 상기 플러그형 장치의 라이브 분리 동안 상기 시스템 버스의 상태를 제어하기 위한 방법은,
    상기 시스템 버스로부터 상기 플러그형 장치가 분리되는 시작 시간 및 종료 시간을 검출하는 단계와,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 상기 제어 신호를 활성 로우 레벨로 구동시키는 단계
    를 포함하는 시스템 버스의 상태를 제어하기 위한 방법.
  23. 청구항23는 삭제 되었습니다.
  24. 청구항24는 삭제 되었습니다.
  25. 버스에 연결된 장치들간에 정보를 전송시키기 위한 시스템 버스, 상기 시스템 버스에 연결되어 상기 버스의 동작을 제어하기 위한 시스템 버스 제어기, 상기 시스템 버스로부터 라이브 분리가능한 적어도 하나의 플러그형 장치, 상기 시스템 버스로부터 상기 플러그형 장치의 분리를 검출하기 위한 회로 및, 상기 시스템 버스상으로 전송되는 적어도 하나의 다운 레벨 활성 제어 신호를 갖는 정보 처리 시스템에 있어서, 상기 시스템 버스로부터 상기 플러그형 장치의 라이브 분리 동안 상기 시스템 버스의 상태를 제어하기 위한 시스템은,
    상기 시스템 버스로부터 상기 플러그형 장치가 분리되는 시작 시간 및 종료 시간을 검출하기 위한 수단과,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 상기 다운 레벨 활성 제어 신호를 로우 레벨로 구동시키기 위한 수단
    을 포함하는 시스템 버스의 상태를 제어하기 위한 시스템.
  26. 청구항26는 삭제 되었습니다.
  27. 버스에 연결된 장치들간에 정보를 전송시키기 위한 시스템 버스, 상기 시스템 버스에 연결되어 상기 버스의 동작을 제어하기 위한 시스템 버스 제어기, 상기 시스템 버스로부터 라이브 분리가능한 적어도 하나의 플러그형 장치, 상기 시스템 버스로부터 상기 플러그형 장치의 분리를 검출하기 위한 회로, 및 상기 시스템 버스상으로 전송되는 적어도 하나의 제어 신호를 갖는 정보 처리 시스템에 있어서, 상기 시스템 버스로부터 상기 플러그형 장치의 라이브 분리 동안 상기 시스템 버스의 상태를 제어하기 위한 시스템은,
    상기 시스템 버스로부터 상기 플러그형 장치가 분리되는 시작 시간 및 종료 시간을 검출하기 위한 수단과,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 상기 제어 신호를 활성 로우 레벨로 구동시키기 위한 수단
    을 포함하는 시스템 버스의 상태를 제어하기 위한 시스템.
  28. 청구항28는 삭제 되었습니다.
  29. 청구항29는 삭제 되었습니다.
  30. 청구항30는 삭제 되었습니다.
  31. 제 25 항 또는 제 27 항에 있어서,
    라이브 삽입 버스 제어기를 더 포함하고,
    상기 라이브 삽입 버스 제어기는,
    상기 시스템 버스로부터 상기 플러그형 장치의 분리를 완료인지 또는 완료 처리중에 있는지를 상기 시작 시간 및 종료 시간을 검출하는 수단으로부터 검출하는 디코드 논리부와,
    상기 시스템 버스 제어기에서 시스템 버스 제어기 중재 논리부에 대한 버스 요청신호를 활성화시키고, 상기 디코드 논리부에 의해 표시되는 바와 같이 상기 시스템 버스로부터 상기 플러그형 장치의 분리를 완료할 때에 상기 버스 요청 신호를 비활성화시키기 위한 버스 임계 신호 제어 논리부와,
    상기 버스 임계 신호 제어 논리부에 연결되어 상기 시스템 버스를 접지 레벨 또는 신호 로우 레벨로 구동시키는 하나 이상의 버스 구동 회로
    를 포함하는 시스템 버스의 상태를 제어하기 위한 시스템.
  32. 청구항32는 삭제 되었습니다.
  33. 목적 정보 처리 시스템의 시스템 버스로부터 플러그형 장치를 라이브 분리시키는 동안 상기 시스템 버스의 상태를 제어하기 위한 라이브 삽입 버스 제어 장치에 있어서,
    상기 시스템 버스로부터 상기 플러그형 장치의 분리를 검출하기 위한 수단과,
    상기 시스템 버스로부터 상기 플러그형 장치의 라이브 분리 동안 상기 시스템 버스의 상태를 제어하기 위한 수단과,
    상기 시스템 버스로부터 상기 분리의 시작 시간 및 종료 시간을 기록하기 위한 수단과,
    적어도 상기 시작 시간과 상기 종료 시간 사이의 시간 간격에서 상기 시스템 버스의 제어 신호를 활성 로우 신호 레벨로 구동시키기 위한 수단
    을 포함하는 라이브 삽입 버스 제어 장치.
  34. 청구항34는 삭제 되었습니다.
KR1019997008848A 1997-04-07 1997-04-08 시스템 버스의 상태 제어 방법 및 시스템과 라이브 삽입 버스 제어 장치 KR100332191B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US08/826,789 1997-04-07
US08/826,789 US5964855A (en) 1997-04-07 1997-04-07 Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US8/826,789 1997-04-07

Publications (2)

Publication Number Publication Date
KR20010005776A KR20010005776A (ko) 2001-01-15
KR100332191B1 true KR100332191B1 (ko) 2002-04-12

Family

ID=25247538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997008848A KR100332191B1 (ko) 1997-04-07 1997-04-08 시스템 버스의 상태 제어 방법 및 시스템과 라이브 삽입 버스 제어 장치

Country Status (11)

Country Link
US (2) US5964855A (ko)
EP (1) EP0974085B1 (ko)
JP (1) JP3327559B2 (ko)
KR (1) KR100332191B1 (ko)
CN (1) CN1138212C (ko)
DE (2) DE69729889T2 (ko)
HU (1) HU223425B1 (ko)
MY (1) MY121358A (ko)
PL (1) PL336071A1 (ko)
TW (1) TW367446B (ko)
WO (1) WO1998045786A1 (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US6304929B1 (en) 1997-05-13 2001-10-16 Micron Electronics, Inc. Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6243773B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Configuration management system for hot adding and hot replacing devices
US6134668A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6330690B1 (en) 1997-05-13 2001-12-11 Micron Electronics, Inc. Method of resetting a server
US6192434B1 (en) 1997-05-13 2001-02-20 Micron Electronics, Inc System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6499073B1 (en) 1997-05-13 2002-12-24 Micron Electronics, Inc. System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals
US6170028B1 (en) 1997-05-13 2001-01-02 Micron Electronics, Inc. Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6418492B1 (en) 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US6272648B1 (en) 1997-05-13 2001-08-07 Micron Electronics, Inc. System for communicating a software-generated pulse waveform between two servers in a network
US5987554A (en) 1997-05-13 1999-11-16 Micron Electronics, Inc. Method of controlling the transfer of information across an interface between two buses
US6145098A (en) 1997-05-13 2000-11-07 Micron Electronics, Inc. System for displaying system status
US6253334B1 (en) 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6202111B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a statically loaded adapter driver
US6324608B1 (en) 1997-05-13 2001-11-27 Micron Electronics Method for hot swapping of network components
US6247079B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc Apparatus for computer implemented hot-swap and hot-add
US6363497B1 (en) 1997-05-13 2002-03-26 Micron Technology, Inc. System for clustering software applications
US6247080B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc. Method for the hot add of devices
US6249834B1 (en) 1997-05-13 2001-06-19 Micron Technology, Inc. System for expanding PCI bus loading capacity
US6269417B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Method for determining and displaying the physical slot number of an expansion bus device
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6170067B1 (en) 1997-05-13 2001-01-02 Micron Technology, Inc. System for automatically reporting a system failure in a server
US6243838B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US6195717B1 (en) 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
US6292905B1 (en) 1997-05-13 2001-09-18 Micron Technology, Inc. Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure
US6173346B1 (en) 1997-05-13 2001-01-09 Micron Electronics, Inc. Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals
US6249828B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver
US6282673B1 (en) 1997-05-13 2001-08-28 Micron Technology, Inc. Method of recording information system events
US6249885B1 (en) 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6266721B1 (en) 1997-05-13 2001-07-24 Micron Electronics, Inc. System architecture for remote access and control of environmental management
US5892928A (en) 1997-05-13 1999-04-06 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver
US6179486B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver
US6202160B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6212585B1 (en) 1997-10-01 2001-04-03 Micron Electronics, Inc. Method of automatically configuring a server after hot add of a device
US6154835A (en) 1997-10-01 2000-11-28 Micron Electronics, Inc. Method for automatically configuring and formatting a computer system and installing software
US6175490B1 (en) 1997-10-01 2001-01-16 Micron Electronics, Inc. Fault tolerant computer system
US6263387B1 (en) 1997-10-01 2001-07-17 Micron Electronics, Inc. System for automatically configuring a server after hot add of a device
US6199173B1 (en) 1997-10-01 2001-03-06 Micron Electronics, Inc. Method for mapping environmental resources to memory for program access
US6421746B1 (en) 1998-03-26 2002-07-16 Micron Electronics, Inc. Method of data and interrupt posting for computer devices
US6108732A (en) * 1998-03-30 2000-08-22 Micron Electronics, Inc. Method for swapping, adding or removing a processor in an operating computer system
US6158015A (en) * 1998-03-30 2000-12-05 Micron Electronics, Inc. Apparatus for swapping, adding or removing a processor in an operating computer system
US6170026B1 (en) * 1998-06-16 2001-01-02 Modubility Llc Mobile computing systems which automatically reconfigure to operate any devices attached to a docking module upon connection to the docking station
US6128682A (en) * 1998-06-25 2000-10-03 Compaq Computer Corporation Method and apparatus for bus isolation
US6223234B1 (en) 1998-07-17 2001-04-24 Micron Electronics, Inc. Apparatus for the hot swap and add of input/output platforms and devices
US6205503B1 (en) * 1998-07-17 2001-03-20 Mallikarjunan Mahalingam Method for the hot swap and add of input/output platforms and devices
US6289456B1 (en) * 1998-08-19 2001-09-11 Compaq Information Technologies, Inc. Hood intrusion and loss of AC power detection with automatic time stamp
US6170029B1 (en) * 1998-09-30 2001-01-02 International Business Machines Corporation Voltage overshoot control in hot plug system
US6415346B1 (en) * 1999-03-18 2002-07-02 International Business Machines Corporation Pre-charging logic cards for hot insertion
US6449676B1 (en) 1999-03-30 2002-09-10 International Business Machines Corporation Hot-pluggable voltage regulator module
US6535944B1 (en) * 1999-03-30 2003-03-18 International Business Machines Corporation Hot plug control of MP based computer system
JP2001265714A (ja) * 2000-01-13 2001-09-28 Sony Computer Entertainment Inc インターフェイス装置及びそれを備えた情報処理システム
US6789149B1 (en) * 2000-01-25 2004-09-07 Dell Products L.P. Scheme to detect correct plug-in function modules in computers
FR2807534B1 (fr) * 2000-04-05 2002-07-12 Inup Ferme d'ordinateurs avec systeme d'insertion/extraction a chaud de cartes processeurs
US6735715B1 (en) 2000-04-13 2004-05-11 Stratus Technologies Bermuda Ltd. System and method for operating a SCSI bus with redundant SCSI adaptors
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6528904B1 (en) * 2000-09-29 2003-03-04 Intel Corporation Power management strategy to support hot swapping of system blades during run time
DE10052623B4 (de) * 2000-10-24 2016-03-17 Abb Ag Busanschaltung für eine steckbare elektrische Einheit
DE10052621B4 (de) * 2000-10-24 2016-04-21 Abb Ag Verfahren zur Außerbetriebsetzung einer steckbaren elektrischen Einheit
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US6715101B2 (en) * 2001-03-15 2004-03-30 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having an on-line controller removal system and method
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US6996750B2 (en) * 2001-05-31 2006-02-07 Stratus Technologies Bermuda Ltd. Methods and apparatus for computer bus error termination
JP2002358484A (ja) * 2001-05-31 2002-12-13 Pioneer Electronic Corp 情報再生装置
US6801973B2 (en) * 2002-04-24 2004-10-05 Accton Technology Corporation Hot swap circuit module
US7315961B2 (en) * 2002-06-27 2008-01-01 Intel Corporation Black box recorder using machine check architecture in system management mode
US7237102B2 (en) * 2002-10-30 2007-06-26 Intel Corporation Methods and apparatus for configuring hardware resources in a pre-boot environment without requiring a system reset
US7085857B2 (en) * 2002-11-13 2006-08-01 Hewlett-Packard Development Company, L.P. Identifier module integrity
JP2004295724A (ja) * 2003-03-28 2004-10-21 Renesas Technology Corp 半導体処理装置
US7093048B2 (en) * 2003-04-10 2006-08-15 Dell Products L.P. System and method for reducing inrush current in a blade server
US8484671B1 (en) 2003-10-07 2013-07-09 The Directv Group, Inc. Receiver interface with multiple access cards
US7272749B2 (en) * 2004-05-10 2007-09-18 Telefonaktiebolaget Lm Ericsson (Publ) Server's function board maintenance
US7440450B2 (en) * 2004-09-23 2008-10-21 Emerson Network Power-Embedded Computing, Inc. Payload module having a switched fabric enabled mezzanine card
US7443844B2 (en) * 2004-09-23 2008-10-28 Emerson Network Power - Embedded Computing, Inc. Switched fabric mezzanine storage module
US7555665B2 (en) * 2004-12-29 2009-06-30 Hewlett-Packard Development Company, L.P. Method and apparatus of disabling converters in a power module
US7966039B2 (en) * 2007-02-02 2011-06-21 Microsoft Corporation Bidirectional dynamic offloading of tasks between a host and a mobile device
TW200841531A (en) * 2007-04-02 2008-10-16 Asustek Comp Inc Slot device
US8001313B2 (en) * 2008-11-20 2011-08-16 International Business Machines Corporation Insertion and removal of computing cards in server I/O slots
CN103327656B (zh) * 2013-06-26 2016-11-16 惠州Tcl移动通信有限公司 通信模块和便携式终端
US20160275036A1 (en) * 2015-03-19 2016-09-22 Western Digital Technologies, Inc. Single board computer interface

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106928A (en) * 1980-12-23 1982-07-03 Fujitsu Ltd Bus controllng circuit
JPS6161492B2 (ko) * 1980-12-26 1986-12-25 Omron Tateisi Electronics Co
JPH0294271A (en) * 1988-09-28 1990-04-05 Nec Corp Interface package
US5210855A (en) * 1989-06-09 1993-05-11 International Business Machines Corporation System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices
JPH0366420U (ko) * 1989-10-31 1991-06-27
US5317697A (en) * 1991-07-31 1994-05-31 Synernetics Inc. Method and apparatus for live insertion and removal of electronic sub-assemblies
JP2630520B2 (ja) * 1991-11-06 1997-07-16 富士通株式会社 基板活線挿抜方式
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
EP0558770A1 (en) * 1992-02-29 1993-09-08 International Business Machines Corporation A hot pluggable electrical circuit
US5511171A (en) * 1993-02-26 1996-04-23 3Com Corporation Apparatus for live bus insertion of add-on devices
US5564024A (en) * 1994-08-02 1996-10-08 Pemberton; Adam C. Apparatus for connecting and disconnecting peripheral devices to a powered bus
US5555510A (en) * 1994-08-02 1996-09-10 Intel Corporation Automatic computer card insertion and removal algorithm
US5636347A (en) * 1994-09-27 1997-06-03 Intel Corporation Computer card insertion detection circuit
US5581712A (en) * 1994-11-17 1996-12-03 Intel Corporation Method and apparatus for managing live insertion of CPU and I/O boards into a computer system
US5574865A (en) * 1994-12-01 1996-11-12 Unisys Corporation System for data transfer protection during module connection/disconnection onto live bus
US5644731A (en) * 1995-07-07 1997-07-01 Sun Microsystems, Inc. Method and apparatus for hot plugging/unplugging a sub-system to an electrically powered system
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system

Also Published As

Publication number Publication date
EP0974085B1 (en) 2004-07-14
CN1251670A (zh) 2000-04-26
JP3327559B2 (ja) 2002-09-24
CN1138212C (zh) 2004-02-11
US5964855A (en) 1999-10-12
EP0974085A1 (en) 2000-01-26
KR20010005776A (ko) 2001-01-15
HU223425B1 (hu) 2004-06-28
HU0002656A3 (en) 2002-09-30
DE69729889D1 (de) 2004-08-19
TW367446B (en) 1999-08-21
DE69729889T2 (de) 2005-01-20
WO1998045786A1 (en) 1998-10-15
JP2000512417A (ja) 2000-09-19
HU0002656A2 (hu) 2000-12-28
PL336071A1 (en) 2000-06-05
EP0974085A4 (en) 2000-12-20
US6041375A (en) 2000-03-21
MY121358A (en) 2006-01-28

Similar Documents

Publication Publication Date Title
US6038624A (en) Real-time hardware master/slave re-initialization
US5815734A (en) System and method for reconfiguring configuration registers of a PCI bus device in response to a change in clock signal frequency
EP2060978B1 (en) Circuits and methods for interconnecting bus systems
US6487623B1 (en) Replacement, upgrade and/or addition of hot-pluggable components in a computer system
US6574695B1 (en) System and method for providing hot swap capability using existing circuits and drivers with minimal changes
US6769078B2 (en) Method for isolating an I2C bus fault using self bus switching device
KR100366859B1 (ko) Pci버스상에서이용되는디스크드라이브커넥터인터페이스
US5210855A (en) System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices
US6134621A (en) Variable slot configuration for multi-speed bus
TW466418B (en) Method and apparatus for providing a portable computer with hot pluggable modular bays
TWI252401B (en) A method and apparatus for controlling connections of PC cards and a passive-card-adapting card used for connecting one of the PC cards to the apparatus
EP0795158B1 (en) A computer system having a bridge between buses
US6501660B1 (en) Reliable card detection in a CPCI system
US5802269A (en) Method and apparatus for power management of distributed direct memory access (DDMA) devices
US5619661A (en) Dynamic arbitration system and method
US5781744A (en) Method and apparatus for ensuring safe peripheral connection
US6122690A (en) On-chip bus architecture that is both processor independent and scalable
JP3771649B2 (ja) データ処理システム内の周辺構成要素の分離によるエラー回復
US5499346A (en) Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US6434652B1 (en) Hot plug subsystem for processor based electrical machine
US6062480A (en) Hot docking system and methods for detecting and managing hot docking of bus cards
US6047343A (en) Method and apparatus for detecting insertion and removal of a memory module using standard connectors
US7085876B2 (en) USB controlling apparatus for data transfer between computers and method for the same
US6842806B2 (en) Method and apparatus for interconnecting wired-AND buses
US6101560A (en) Partitioned PC game port

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060216

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee