JP2000512417A - フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム - Google Patents

フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム

Info

Publication number
JP2000512417A
JP2000512417A JP10542713A JP54271398A JP2000512417A JP 2000512417 A JP2000512417 A JP 2000512417A JP 10542713 A JP10542713 A JP 10542713A JP 54271398 A JP54271398 A JP 54271398A JP 2000512417 A JP2000512417 A JP 2000512417A
Authority
JP
Japan
Prior art keywords
bus
system bus
signal
active
insertable unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10542713A
Other languages
English (en)
Other versions
JP3327559B2 (ja
Inventor
バス、ブライアン、エム．
ハッバード、ジャームズ、エー、
オーマン、プライス、ダブリュ
ピタ、フランク、ジェイ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
バス、ブライアン、エム．
ハッバード、ジャームズ、エー、
オーマン、プライス、ダブリュ
ピタ、フランク、ジェイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン, バス、ブライアン、エム．, ハッバード、ジャームズ、エー、, オーマン、プライス、ダブリュ, ピタ、フランク、ジェイ filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JP2000512417A publication Critical patent/JP2000512417A/ja
Application granted granted Critical
Publication of JP3327559B2 publication Critical patent/JP3327559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 システム・バスを介して転送される制御信号をアクティブ信号レベルに駆動するか、あるいはダウン・レベル・アクティブ制御信号を接地レベルに近いロー信号レベルに駆動することによって、挿入可能フィーチャ・カード（ＦＣ）（３４−３７）の活状態挿入および活状態取外しを行う間、システム・バス（３２）の状態を制御する方法。この機構によって、システム・バスは、信号妨害の影響を受けないようになり、それによって、システム・リセットやデータの完全性の低下などシステムに悪影響を及ぼさずに、挿入可能ユニットの活状態挿入および活状態取外しを行うことを可能にする。活状態挿入または活状態取外しの間に、活状態挿入バス・コントローラ（ＬＩＢＣ）（３０）は、ＦＣの活状態挿入または活状態取外しが行われていることを、ＦＣに関連する活状態挿入機構から通知された後、システム・バス・コントローラ（ＳＢＣ）（３３）とのインタフェース（３８）を介してシステム・バスにアクセスする。ＬＩＢＣ（３０）によってシステム・バス・アクセスが行われ、ＬＩＢＣ（３０）がシステム・バスの制御を得た後、ＬＩＢＣは、制御信号のシステム・バス・セットのサブセットを、挿入／取外し信号妨害の影響を受けない状態に駆動する。これと並行して、ＬＩＢＣ（３０）は、現在ＳＢＣ（３３）によって実行されているタイムアウト動作およびウォッチドッグ動作を中断する。挿入プロセスが完了したことがＬＩＢＣ（３０）に通知されると、ＳＢＣ（３３）は再びシステム・バスの制御を得る。ＦＣを取り外す場合にも同じ手順ステップが実行される。

Description

【発明の詳細な説明】 フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータ からの非破壊的活状態取外しを可能にする方法およびシステム 発明の背景 発明の分野 本発明は、システムの電源をオンにするときに挿入可能ユニットを挿入または 接続するか、あるいは取り外す必要のあるコンピュータ・システムに関する。本 発明は、詳細には、システムへの電力供給を停止する必要もなしにこのようなユ ニットの交換または追加を可能にし、それによって、この活状態挿入によって起 こるコンピュータ・システムのシステム・バス上の信号妨害を回避する方法およ びシステムに関する。 関連技術の説明 周辺装置インタフェースや制御回路などの電気回路とコンピュータ・バスを高 速に相互接続する様々な装置および方法が当技術分野で知られている。デジタル ・バスにこのような回路を挿入するときの衝撃を最小限に抑えるための通常の手 順として、新しい装置がバス上のデータ・フローを妨害することのないようにバ スがシャットダウンまたはディスエーブルされている。これによって、通常は電 圧調整器を含む特定 の制御回路が使用される。電力およびデータを転送するための回路とバスの相互 接続は、エッジ・コネクタを介して行われる。エッジ・コネクタは、バスに接続 される対応するレセプタクルに挿入されるプリント回路板上に取り付けられる。 回路板への挿入によって、エッジ・コネクタと対応するバス・レセプタクルとの 間に電気接続が確立され、したがって、１つの作業で、回路板上の電気構成要素 に電力が供給されると共に、回路板とバスが相互接続される。ホット挿入の場合 、一般的な相互接続方法として、電力を印可しデータ信号を転送するための他の 接点の電気接続よりも前に接地接点を完成することができるように、エッジ・コ ネクタ上の少なくとも接地接点の長さが大きくされる。 バスと相互接続される回路モジュールの制御された挿入および取外しの他の概 念は、米国特許第４８３５７３７号から知られている。この文献の教示によれば 、バスに接続されたコネクタにモジュールが挿入されている間はバスの動作が禁 止され、モジュールが挿入された後バスが再活動化される。関連するコネクタに モジュールを挿入する際、モジュール上のスイッチが操作され、関連するコネク タを介して制御回路に禁止信号が与えられ、制御回路がバスの動作を禁止する。 関連するコネクタにモジュールを完全に挿入すると、スイッチが第２の状態に操 作され、制御回路への禁止信号が再活動化される。したがって、制御回路は再び 、バスが通常の動作を実行することを可能にする。しかし、休止割込み中に周辺 装置または入出力（Ｉ／Ｏ）装置を管理する適切な方法がないので、挿入期間中 にバスを休止させることには重大な欠点がある。 他の手法は、株式会社東芝に譲渡された米国特許第５３１０９９８号「Method and System for Placing a Bus on Hold During the Insertion/Extraction of an IC Card Into/From a Computer」で開示されている。この特許は特に、コン ピュータが動作している間にホストＩＣカードを挿入し取り外す必要のあるポー タブル・コンピュータに関する。このようなコンピュータ・システムでは、ＩＣ カード・ホルダからＩＣカードを取り外す際、一般に、ドアを開く必要がある。 ドアが開いたことを検出することによって検出回路からバス・コントローラに検 出信号が出力される。検出信号を受け取ると、バス・コントローラから中央演算 処理装置（ＣＰＵ）に保持要求信号が出力される。保持要求信号に応答して、実 行すべきコンピュータ・プロセスが完了した後、ＣＰＵからバス・コントローラ に保持肯定応答信号が出力される。保持肯定応答信号を受け取ることによって、 バッファをディスエーブルするバッファ制御信号がバス・コントローラから出力 され、それによってＣＰＵからのアクセス信号が割り込まれ、バスが保持される 。この手法の欠点として、システムに悪影響を与えるこれらの信号のバス妨害を 回避するが、活状態挿入手順中に周辺装置をさらに管理できるようにする手段が ない。さらに、この手法は一般に、他の活状態挿入システムに 適用することができない。たとえば、この手法は、システムに対して活状態挿入 が行われていることを示すためにドアの開閉を使用することを定義している。こ の場合、活状態挿入が行われるバスからＣＰＵを分離するためにバッファを使用 する必要がある。 システム・バスをシステム誤動作から保護するために休止させる能力を与える 他の機構は、「Method for Card Hot Plug Detection and Control」と題するＩ ＢＭテクニカル・ディスクロージャ・ブルテン、第３５巻、第５号、１９９２年 １０月、３９１ページないし３９４ページで開示されている。提案されたこの方 法は、カード・ホット挿入の結果として起こるシステム・バス信号妨害を制御す る働きをする。各カード上の受信機回路は、カードが挿入されたときにそれを検 出し、システム・バスを休止させる。カードが完全に挿入され、電源がオンにな り、システム・バス動作に対する準備が完了すると、システム・バスは動作する ことができる。カードが取り外されたことがサービス・バスを介して検出された ときには、システム・バスを再び休止させることができる。 ＩＢＭテクニカル・ディスクロージャ・ブルテン、第２９巻、第７号、１９８ ６年１２月、２８７７ページから、端末動作を妨害せずに、動作中の端末にデー タ・カートリッジをホット挿入することを可能にする回路が知られている。カー トリッジ・コネクタが論理的に接続されたアドレス・バス、データ・バス、およ び制御バスからカートリッジ・コネクタ を分離するために、この回路には他の回路が含まれる。バス・ノイズを回避する ために、カートリッジ・コネクタとバスの間にバッファ回路が挿入される。この バッファは、直接マイクロプロセッサに供給される割込み信号によってカートリ ッジの存在が示されないかぎり、高インピーダンス状態に維持される。 さらに、IBM Corporationに譲渡された「Precharge for Non-Disruptive Bus Live Insertion」と題する米国特許第５４３２９１６号で、改良されたホット挿 入可能回路が開示されている。この文献は、デジタル・バスやアナログ・バスな ど、アクティブ・システム内の独立の非休止信号網への電気回路のホット挿入に ついて説明している。提案されたこの発明の概念は、ホット挿入の前に電気回路 の寄生入力キャパシタンスを部分的に事前充電することによって電気回路がホッ ト挿入されるように事前条件付けするために事前条件付け回路を追加することで ある。寄生入力キャパシタンスの事前充電は、アクティブ・システムに対する電 気遷移効果を最小限に抑える働きをする。この手法によれば、各挿入可能ユニッ トが事前充電され、バス自体は事前条件付けされない。 アナログ・システムまたはデジタル・システムの信号網に印刷回路板などの電 気回路を活状態で挿入する際、アクティブ・システムの信号電圧はハイでも、ロ ーでも、あるいはこの２つの状態の間の遷移でもよい。アクティブ・システムで は、発生する厳密な電圧レベルを知ることは不可能である。 したがって、アナログ・バスまたはデジタル・バスへの回路板の接続は、システ ム信号が上記で指摘した状態のどれであるときにも行うことができる。 バスが接続された基板、すなわち、挿入可能ユニットを活線状態のコンピュー タ・システムに挿入するか、あるいはこのコンピュータ・システムから取り外す ときにバス線上で妨害が生じるのを防止するより具体的な手法は、富士通株式会 社に譲渡された「Substrate Insertion and Extraction in Hot-Line State」と 題する日本特許公告ＪＰ５１２７７７７号で開示されている。基板は、第１のコ ネクタおよび第２のコネクタを備える。基板は、第１のコネクタを通してＣＰＵ のバスおよび電源に接続され、第２のコネクタは基板を電源に接続する働きをす る。さらに、活線状態で基板を挿入するか、あるいは取り外すときに操作される スイッチと、スイッチが操作されたときにＣＰＵへの割込みを開始する割込み開 始回路、ならびに第１および第２の脱着検出回路とが設けられる。これらの回路 のうちの第１の回路は、第１のコネクタが接続されたときに第１のコネクタ脱着 信号を生成し、第２の回路は、第２のコネクタが接続されたときに第２のコネク タ脱着信号を生成する。具体的には、前述のコネクタ信号を用いてバス・ドライ バを高インピーダンスに保持するバス・ドライバ制御回路が設けられる。さらに 、ＣＰＵを活線状態で挿入するか、あるいは取り外すことに対する許可を保持し 、挿入／取外し許可信号を生成する書込みレジスタが設けられ る。ＣＰＵが活線状態での挿入または取外しに対する許可を発行すると、バス・ アクセスが停止される。したがって、この特許公開の主題も、バスを保持し停止 し、活状態挿入の間、高インピーダンス状態にしておくことに依存する。しかし 、スプリアス妨害の影響を受けなくするための追加の手段はない。上記で引用し た米国特許第５３１０９９８号のドアと同様なスイッチが、ＣＰＵの動作に割り 込むために使用されている。 バスがハイ・レベルに設定される他の手法は、日本電気株式会社に譲渡された 「Interface Package」と題する日本特許公告ＪＰ２０９４２７１号で開示され ている。バスに対する悪影響を防止するために、特に２種類の長さを有するコネ クタ・ピンを使用して、バス出力をオープン・ハイ・レベルに設定することが提 案されている。インタフェース・パッケージ（ＩＰ）の上部ピンおよび下部ピン は長いピンに設定され、中間ピンは短いピンに設定される。長いピンのうちの特 定のピンは、電源端子として割り当てられ、ＩＰが挿入されるときに最初に接触 し、ＩＰが取り外されるときには最後に分離される。長いピンは、電源遮断検出 集積回路（ＩＣ）およびバッファＩＣ用に構成される。ＩＰが挿入される際、端 子がＩＰと接触した直後に検出ＩＣが操作され、バッファＩＣの出力がオープン ・ハイ・レベルに設定される。したがって、この発明は、活状態挿入進行中にバ スをオープン・ハイ・レベルに高めることを可能にする。活状態挿入中のシーケ ンシ ングは、米国特許第５３１０９９８号と同様に様々なスタッガード・ピン長とド アとの関係を用いるか、あるいはＪＰ５１２７７７７号と同様にスイッチを用い て制御される。しかし、スタッガード・ピン長シーケンシングは本発明では取り 上げない。 発明の概要 本発明の目的は、基本コンピュータ・システムへの電力供給を停止することも 必要とせずに挿入可能ユニットの交換または追加を可能にする方法およびシステ ムを提供することである。 本発明の他の目的は、基本バス・システムの特性にほとんど依存せず、したが って、後で活状態挿入機能を追加することを可能にし、活状態挿入機能をサポー トするように設計されていないシステム・バスへの挿入可能ユニットの活状態挿 入を可能にする活状態挿入方法およびシステムを提供することである。 他の目的は、挿入されたユニット上の未充電キャパシタンスによって生じるコ ンピュータ・システムのシステム・バス妨害を回避する活状態挿入方法およびシ ステムを提供することである。 本発明の一態様によれば、システム・バスを介して転送される制御信号をアク ティブ信号レベルに駆動するか、あるいは「ダウン・レベル」アクティブ制御信 号を接地レベルに近 いロー信号レベルに駆動することによって、挿入可能ユニットの活状態挿入／取 外しを行う間、システム・バスの状態を制御する方法が提供される。これによっ て、システム・バスは、信号妨害の影譬を受けないようになり、それによって、 システム・リセットやデータの完全性の低下などシステムに悪影響を及ぼさずに 、挿入可能ユニットの活状態挿入および活状態取外しを行うことを可能にする。 本発明の他の態様によれば、通常のシステム機能が悪影響を受けないように、 擬似命令、すなわち、ノー・オペレーション（ＮＯＯＰ）が生成される。「バス 擬似命令」の語は、制御信号の必要なサブセットがアクティブ・ダウン・レベル に駆動された後に結果として得られるバスの状態を定義する。 また、本発明は、前述の方法概念が実現される情報処理システムと、挿入可能 ユニットの活状態挿入／取外しを可能にするためにコンピュータ・システムに接 続することのできる活状態挿入ツールとを提供する。 本発明による活状態挿入機能は、システムの電力供給を停止する必要もなしに 挿入可能ユニットの交換または追加を可能にする。これにより、補修操作、変更 操作、またはハードウェア・アップグレード操作の間に連続動作を可能にするこ とによって、システムの連続可用性特性が向上する。カードの活状態挿入または 活状態取外しの間にシステム・バスを休止できる場合でも、バス信号の完全性の 低下およびシステムに対する可能な悪影響が問題になることに留意されたい。こ れは、導入されるカード上の信号の未充電キャパシタンスが、対応するシステム ・バス信号に関するグラウンドへの瞬間的な短絡を表わすからである。 さらに、本発明は、従来技術に勝る以下の他の利点を有する。第１に、本発明 は、破滅的な妨害なしに活状態挿入を可能にし、同時に、ＩＢＭマイクロ・チャ ネルや、ＩＢＭ ＧＨＢＡアダプタ・バス（ＧＡＢ）、すなわち、汎用高帯域ア ーキテクチャ（ＧＨＢＡ）向けに定義され、ＧＨＢＡアダプタと相互接続するた めに使用され、高速パケット切換えのたにＩＢＭによって開発されたバス・アー キテクチャや、周辺構成要素相互接続（ＰＣＩ）バス標準や、特定のＶＭＥ／Ｖ ＭＥ６４（Versa Module Eurocard）システム・バス標準や、本発明を適用する こともできるＩＳＡバス仕様およびＥＩＳＡバス仕様など、カードの活状態挿入 および活状態取外しをサポートするように明示的には設計されていないシステム ・バスまたは標準バス・システム（アーキテクチャ）の信号完全性を維持する。 したがって、本発明は、上記で引用した独立のツールによって実現できる追加と して活状態挿入機能を実現することを可能にする際に、基本システム・バスの特 性にほとんど依存しない。また、本発明は、それぞれの挿入可能ユニットのシス テム・バス・インタフェースへの論理変更なしに、それらの挿入可能ユニットの 活状態挿入を可能にする。さらに、この解決策は、標準バスおよび広く利用され ているバスに適用することができ、その場合、大規模な再設計 は必要とされない。したがって、必要なハードウェアが他のバス・マスタと同様 に動作し、すなわち、構成変更以外のソフトウェア変更が必要とされないので、 提案された解決策は、基本システムで実行されるソフトウェアには依存しない。 従来技術に勝る本発明の他の利点は、以下の詳細な説明に関して明白になろう。 図面の簡単な説明 第１図は、動的に挿入されたフィーチャ・カードによって生成される未充電キ ャパシタンス負荷を接続することによってバス信号の活状態挿入妨害が起こる、 ハイ状態で休止されたバス信号に対する影響を示す図である。 第２図は、本発明の好ましい実施形態による情報処理システム構成要素を示す ブロック図である。 第３図は、フィーチャ・カードをバス・システムに活状態で挿入する好ましい 手順を示すフローチャートである。 第４図は、フィーチャ・カードの挿入／取外しプロセスを示すために機械的検 出器要素を示す概略図である。 第５図は、第２図に示すシステム・バス・コントローラ（ＳＣＢ）および活状 態挿入バス・コントローラ（ＬＩＢＣ）のより詳細なブロック図である。 第６図ないし第９図は、機能カードの活状態挿入がそれぞれ、マイクロ・チャ ネル・インタフェース、ＧＡＢインタフェース、ＰＣＩインタフェース、ＶＭＥ バス・インタフェー ス・アーキテクチャを介して行われる、本発明が適用される様々な環境に関する 例示的なバス・プロトコルを示すタイミング・チャートである。 好ましい実施形態の詳細な説明 次に、本発明の実施形態について、添付の図面を参照して説明する。 第１図に示す概略図の上部は、バス信号１０が、信号接地レベル１２よりも高 いハイ状態１１で休止される典型的な状況を示す。信号レベルを接地レベルに低 下させる図の信号妨害１３は、休止されたシステム・バスに挿入可能ユニットを 挿入することによって起こる。カードの活状態挿入および／または活状態取外し の間システム・バスを「休止」させることができる場合でも、バス信号の完全性 の低下およびコンピュータ・システムに対する可能な悪影響が問題になることに 留意されたい。 図の下部に、２つの装置２１、２２がすでに回線２３、２４を介してバスに接 続されており、他の装置２５がバスに接続される予定であるシステム・バス２０ が示されている。すべてのこれらの装置は、駆動信号線（ＤＲＶ）および受信信 号線（ＲＣＶ）と、これらの線に対する、グラウンドに至る未充電キャパシタン ス負荷（ＣＬｘ、ＣＬｙ、ＣＬｚ）とを備える。導入されるこの未充電キャパシ タンス負荷（ＣＬｘ、Ｃｌｙ、ＣＬｚ）は、対応するバス信号に関するグラウン ド への瞬間的な短絡を表わす。装置２５がシステムのコネクタに挿入され、したが ってシステム・バスに接続された場合、この挿入によって、ハイ・レベルで休止 されているシステム・バス信号に対する擬似スイッチングが生じる。この信号妨 害を図の上部に示す。 活状態挿入がロー・レベルまたはグラウンド・レベルの信号に対しては擬似ス イッチングを生じさせず、すなわち、大部分の周知のシステム・バスのクリティ カル制御信号が「ダウン・レベル」アクティブであることに留意されたい。これ は、バス動作を制御するには、クリティカル制御信号がより負のレベル、すなわ ち、信号グラウンドに近いレベルでなければならないことを意味する。 第２図は、本発明の好ましい実施形態の基本構成要素を示し、この場合、情報 処理システムのシステム・バス３２とのインタフェース３１を有する独立の活状 態挿入バス・コントローラ（ＬＩＢＣ）３０および既存のシステム・バス・コン トローラ（ＳＢＣ）３３として前述の機能が実現される。この実施形態ではＬＩ ＢＣ機能が独立のユニットとして示されているが、この機能をＳＢＣ内に組み込 むことを構想することもできる。第２図に示す実施形態では、各ユニットが電子 回路を含む、フィーチャ・カード（ＦＣ）を表わす挿入可能ユニット３４−３７ が、システム・バスに接続されており、あるいはそうすることができる。 いずれの場合も、ＳＢＣ３３とＬＩＢＣ３０との間のイン タフェース３８で示したように、ＳＢＣ３３の動作とＬＩＢＣ３０の動作との間 にあるレベルの調整が必要である。以下で詳しく論じるように、この調整は、た とえば、フィーチャ・カードを挿入するか、あるいは取り外す間のシステム・バ ス・タイムアウトおよびウォッチドッグ動作の中断に関する調整である。この実 施形態によれば、このインタフェースは特に、たとえば、通常のシステム調停機 構を介して、システム・バスにアクセスするために使用されると共に、活状態挿 入／取外しの持続時間中にシステム・バス・タイムアウト／ウオッチドッグ動作 を中断するか、あるいはタイムアウトの結果として行われるエラー報告動作およ び回復動作を抑圧するためにも使用される。 好ましい実施形態では、活状態挿入バス・コントローラ（ＬＩＢＣ）３０は、 信号妨害の影響を受けるクリティカル・システム・バス制御信号、すなわち、こ のような信号のあるサブセットと、特にどの擬似システム・バス動作を実行すべ きかを決定するダウン・レベル・アクティブ制御信号のあるサブセットにのみ接 続される。 第３図のフローチャート図は、フィーチャ・カードのバス・システムへの活状 態挿入（および取外し）のための好ましい手順ステップを示す。ＬＩＢＣ３０は 、フィーチャ・カード（ＦＣ）の活状態挿入または活状態取外しが行われている （論理ブロック４０）ことを、ＦＣに関連する活状態挿入機構から通知された後 、システム・バス・コントローラ（ＳＢ Ｃ）３３を介してシステム・バスにアクセスする（論理ブロック４１）。ＬＩＢ Ｃによってシステム・バス・アクセスが行われ、ＬＩＢＣがシステム・バスの制 御を得た後、ＬＩＢＣは、制御信号（論理ブロック４２）のシステム・バス・セ ットのサブセットを、挿入／取外し信号妨害の影響を受けず、この実施形態では グラウンド・レベルである状態に駆動する。これと並行して、ＬＩＢＣは、現在 ＳＢＣによって実行されているタイムアウト動作およびウオッチドッグ動作（論 理ブロック４３）を中断する。挿入プロセスが完了したことがＬＩＢＣに通知さ れると（論理ブロック４４）、ＳＢＣは再びシステム・バスにアクセスする（論 理ブロック４５）。ＦＣを取り外す場合にも同じ手順ステップが実行される。こ の手順ステップの他の態様は、ＳＢＣ−ＬＩＢＣインタフェースを詳しく示す第 ５図に関して明白になる。 したがって、ＬＩＢＣがシステム・バスのマスタになる場合の開始時間および 終了時間を定義し制御する機構が必要である。前述のように、ＬＩＢＣは、ＦＣ またはＦＣに関連する機構から、ＦＣの活状態挿入の開始を示す信号を受け取る 必要がある。この点については、上記で引用した２つの従来技術文献、すなわち 、ＪＰ２０９４２７１号およびＵＳＰ４８３５７３７を参照されたい。これらの 文献は共に、引用によって完全に本明細書と合体される。既知の手法は、ＦＣと システム・バスとの間の電気接続のためのターゲットＦＣコネクタ内に長スタッ ガ長接触ピンおよび短スタッガ長接触ピ ンを設ける。ＦＣがこれから挿入されるか、あるいは完全に挿入された時点は、 長い接触ピンまたは同等な手段によって示すことができる。これに対応して、Ｆ Ｃが完全に挿入されたか、あるいはこれから取り外される時点は、短い接触ピン またはその均等物によって示すことができる。 本発明の好ましい実施形態では、ＦＣの内部バスとシステム・バスが相互接続 される前にＦＣ５３の挿入を示すことを可能にする追加の接触ピン５０、５１が 、システム・バスとの接続に使用されるピン５２の他に設けられる。これを第４ 図に関して例示する。挿入の開始は長いピン５０によって検出され、それに対し て、挿入プロセスの終了は短いピン５１によって示される。ＦＣを取り外す場合 は、２本のピンのこの機能が逆転される。他の技法には、挿入操作の前に活動化 される機械的スイッチ、カード検知機構、またはこれらの技法の組合せが含まれ る。最小要件は、カード・ピンとの接触を確立または解除する前に、ＬＩＢＣが システム・バスの獲得を開始するのに十分な時間と、カードが適切に配置される か、あるいはシステムから完全に取り外された後、上記の動作をいつ終了するか の表示である。このタイミング要件が通常は、フィーチャ・カードの活状態挿入 に関連する機械的速度の関数であることに留意されたい。 第５図は、好ましい実施形態によるシステム・バス・コントローラ（ＳＢＣ） ６０および活状態挿入バス・コントローラ（ＬＩＢＣ）６１のより詳細なブロッ ク図である。この図 は、この実施形態でのＳＢＣ６０、ＬＩＢＣ６１、およびフィーチャ・カード６ ２用の制御論理の詳細を示す。これらの論理構成要素は、システム・バス６３、 およびＳＢＣとＬＩＢＣの間の２方向インタフェース６５を介して相互接続され る。ＬＩＢＣにおいて、プルアップ・レジスタ「Ｒ１」および「Ｒ２」はそれぞ れ、信号「開始」６６および「終了」６７を、システムに活状態挿入または活状 態取外しが行われているフィーチャ・カード６２上の対応する長いピン（ＬＰ） ６９の接続または短いピン（ＳＰ）７０の接続を介して「システム論理グラウン ド」６８に接続することによってロー（Ｌ）にプルされるまで、ハイ（Ｈ）状態 に保持する。開始／終了機能の代替実施態様があることに留意されたい。論理回 路に電力を供給するために使用できる長いピン上に供給されるフィーチャ・カー ドが電圧を得ることができる場合、開始条件で立ち下り（あるいは立ち上がり） 、終了条件で立ち上がる（あるいは立ち下がる）信号を生成することができる。 復号論理８１は、以下のように開始状態および終了状態を復号する。 フィーチャ・カードが挿入されているか、あるいは取り外されていることを開始 ／終了復号状態が示すと、ＬＩＢＣバス重大信号制御論理７４はＳＢＣバス調停 制御論理７２への「バス要求」７１を活動化する。バス調停制御論理７２が、Ｌ ＩＢＣ６１がバス６３の制御を得られることを示す「バス許可」７３で「バス要 求」７１に応答すると、バス重大信号制御論理７４は、（必要に応じて、特定の バスの仕様に従って）「バス重大」信号の状態を調べ、「ＬＩＢＣ割込み」信号 または「ＬＩＢＣ要求」信号７５を活動化する。「ＬＩＢＣ割込み／要求」信号 ７５は、ＬＩＢＣ６１がバス６３の制御を有する間タイムアウト機能またはウォ ッチドッグ機能を中断すべきであることをＳＢＣシステム割込みおよび要求制御 論理７６に示す。また、ＬＩＢＣ割込み／要求信号７５は、バス重大信号制御論 理７４に接続されたいくつかのバス・ドライバ（Ｂｕｓ Ｄｒｖ）回路７７、７ ８を接地レベルまた は信号ロー・レベルに駆動させる。これらのバス・ドライバ回路７７、７８は、 特定のシステム・バスを実現する回路として指定された回路（たとえば、ＴＴＬ ３状態回路、ＴＴＬオープン・コレクタ、ＰＣＩバス・ドライバなど）と同じで ある。したがって、「バス重大」信号は、フィーチャ・カード６２がバス信号に 接続されるか、あるいはバス信号から切断される前には接地レベルまたは信号ロ ー・レベルである。フィーチャ・カード・バス論理７９は、カード挿入時には長 いピン（ＬＰ）６９の後に接続されカード取外し時には短いピン（ＳＰ）７０の 後に接続を解除される中間長（ＭＰ）ピン８０を介して、システム・バス６３と の接続を知らせる。 カード６２のホット・スワップ挿入またはホット・スワップ取外しが完了した ことを開始／終了復号論理８１が示す（すなわち、「カード挿入／取外し進行中 」ではなく「フィーチャ・カードが存在する、しない」が示される）と、バス重 大信号制御論理７４は「割込み要求」を非活動化し、それによって「バス重大」 信号がイナクティブ状態に戻ることを可能にし、また「バス要求」を非活動化す る。 ＳＢＣ６０は通常、システム・バスがハングされているか、あるいは特定の装 置があ優位である状況を検出するためにウォッチドッグ機能を実現する。タイム アウトの場合、一般的なウォッチドッグ実施態様は「システム・リセット」信号 または「マシン検査リセット」信号を生成する。ＦＣをホット挿入する時間は機 械的挿入時間および機械的取外し時間によ って決定され、かつこれは比較的長い時間であるので、あるＳＢＣはホット挿入 シーケンス中にウォッチドッグ・タイマをディスエーブルする必要がある。 本発明の他の特定の特徴は、クリティカル制御信号、すなわち、ダウン・レベ ル・アクティブであり、したがって挿入可能ユニットの挿入によってバス・シス テムに導入される未充電信号線キャパシタンス（グラウンドに短絡）の影響を受 ける信号のみが、アクティブ・レベルまたはダウン・レベルに駆動され、それに よって、システム・バスが、このようなユニットの活状態挿入による妨害の影響 を受けなくなることである。様々なバス・アーキテクチャ用のクリティカル制御 信号も互いにかなり異なることに留意されたい。いくつかのバス・アーキテクチ ャ制御信号については、第６図ないし第９図および以下の説明を参照されたい。 マイクロ・チャネル・バス環境 フィーチャ挿入またはフィーチャ取外しの間、システム・バスの制御はＬＩＢ Ｃに与えられる。ＦＣがシステムに完全に挿入されるか、システムから完全に取 り外された後、制御はＳＢＣに返される。基本的に、ＬＩＢＣは、活状態挿入中 にバスを制御しシステムの完全性を保証することを可能にする機能を備える特殊 バス・マスタに類似している。特に、この特殊バス・マスタ機能は、活状態挿入 向けには設計されていないバスに本発明を適用し、この機能を追加することを可 能にする。 第６図は、ＬＩＢＣ擬似動作中のマイクロ・チャネル用のクリティカル制御信 号に関する活状態挿入中のタイミングを示す。このアーキテクチャ環境でのクリ ティカル制御信号を以下に示す。 −ＡＤＬ （−アドレス復号ラッチ）この信号は、制御側バス・マスタによっ て駆動され、バス・スレーブがマイクロ・チャネル・バス上のアドレス復号およ び状況ビットをラッチする好都合な方法として生成される。 −ＲＥＦＲＥＳＨ この信号は、システム論理によって駆動され、メモリ・リ フレッシュ動作が進行中であることを示すために使用される。リフレッシュ動作 を実行する必要のないメモリ・スレーブはこの信号を受け取る必要がない。 −ＣＭＤ （−コマンド）この信号は、制御側バス・マスタによって駆動され 、データ・バス上のデータがいつ有効であるかを定義するために使用される。こ の信号の立下りはバス・サイクルの終了を示す。この信号は、データがどのくら いの間有効であるかをバス・スレーブに示す。書込みサイクル中、データは、− ＣＭＤがアクティブであるかぎり有効である。読取りサイクル中、データは、− ＣＭＤの立上りから立下りまで有効であり、−ＣＭＤがイナクティブになるまで バス上に保持される。スレーブは、−ＣＭＤの立上りを用いてアドレスおよび状 況情報をラッチすることができる。 −Ｓ０、−Ｓ１ （−状況０、一状況１）これらの状況信 号は、制御側バス・マスタによって駆動され、データ転送サイクルの開始を示す と共に、データ転送の種類を定義する。Ｍ／−１０（メモリ／−入出力）と共に 使用されると、メモリ読取りサイクルまたはメモリ書込みサイクルが入出力読取 りサイクルまたは入出力書込みサイクルと区別される。これらの信号は、必要に 応じて、−ＣＭＤの立上りまたは−ＡＤＬの立上りを使用して、バス・スレーブ によってラッチされる。 ＡＲＢ／−ＧＮＴ （調停／−許可）中央調停制御点のみがこの信号を駆動す る。ＡＲＢ／−ＧＮＴの負から正への遷移が調停サイクルを開始する。ＡＲＢ状 態のとき、この信号は、調停サイクルが進行中であることを示す。−ＧＮＴ状態 のとき、この信号は、チャネルの所有権が許可されたという肯定応答を中央調停 制御点から調停参加者およびＤＭＡ（直接メモリ・アクセス）コントローラに示 す。この信号は、転送の終了位置（ＥＯＴ）の後に続く中央調停制御点によって ＡＲＢ状態に駆動される。中央調停制御点が通常はＳＢＣで実現されることに留 意されたい。 ＬＩＢＣは、ターゲットＦＣが挿入されるという表示信号をこのＦＣから受け 取ると、バス調停信号「ＡＲＢ／−ＧＮＴ」を介してシステムの制御を得る。こ の時点で、ＬＩＢＣは「ＡＲＢ／−ＧＮＴ」信号の論理ゼロ・レベルの方への駆 動を開始する。「／／」で指定した時間間隔は、ＦＣのシステム・バスへの活状 態挿入手順およびシステム・バスからの 取外し手順に関する機械的に決定された可変時間を示す。 「IBM Personal System/2 Hardware Interface Technical Reference‐Architec tures」（ＩＢＭ Ｐ／Ｎ ８４Ｆ８９３３）の「Micro Channel Architecture 」の節に記載されたＩＢＭマイクロ・チャネル・バス・プロトコルによれば、「 −ＲＥＦＲＥＳＨ」コマンド信号レベル、「−Ｓ０」コマンド信号レベル、およ び「−Ｓ１」コマンド信号レベルは、１サイクル遅延と共に論理ゼロ・レベルに 駆動される。このことは、「−ＡＤＬ」信号および「−ＣＭＤ」信号にも当ては まる。すべてのクリティカル・バス・コマンド信号がグラウンドに駆動されると 、マイクロ・チャネルは活状態挿入妨害に抵抗するようになる。特定の基本バス ・システムに応じて、特定のシーケンスで、この信号サブセットをアクティブに 駆動し、かつ解放してイナクティブにする必要があることに留意されたい。 この妨害抵抗の時間は、第１の重要なコマンド信号が開始点レベルに戻るまで 持続する。この環境では、第１の信号は、抵抗時間間隔を終了する「−ＡＤＬ」 コマンドであり、前述の理由で、この時点で挿入／取外しプロセスが終了してい なければならない。マイクロ・チャネル・バスのアーキテクチャ定義では、ＬＩ ＢＣがバスを解放する前に「−ＡＤＬ」信号をハイ・レベルに駆動しておく必要 がある。その後、マイクロ・チャネルの「抵抗」期間は、クリティカル信号「− ＡＤＬ」が開始点レベルに戻るまで持続する。他のクリティカ ル信号は、この期間の間アクティブ・レベルまたはロー信号レベルである（第６ 図）。マイクロ・チャネル・クリティカル・バス・コマンド信号に関する詳細は 、上記で識別した文献の「Micro Channel Architecture」の節を参照されたい。 したがって、この時点の後、ＬＩＢＣは、挿入／取外しプロセスの終了を示すＦ Ｃからの表示信号を受け取る必要がある。 特殊な考慮を必要とするが、第６図には示されていない他のいくつかのマイク ロ・チャネル・バス・プロトコル・コマンドがある。 ＣＨＲＥＳＥＴ（チャネル・リセット）は、正のアサート信号であり、各ＦＣ スロットにポイント・ツー・ポイントで配線し、かつフィーチャ・カードの活状 態挿入の間はアクティブにディアサート・ダウン・レベルに駆動する必要がある 。 １４．３ＭＨｚ ＯＣＳフリー・ラニング・クロック信号は、分離し、各スロ ットにポイント・ツー・ポイントで配線しなければならない。 −ＩＲＱｎ（割込み要求）信号がシステム・プロセッサから分離しなければな らず、これは、ＳＢＣの制御を介するか、あるいは分離ゲーティング論理を用い て行うことができる。 −ＣＨＣＫ（チャネル検査）信号は、ＬＩＢＣ制御擬似命令の間「don't care 」であり、あるいは−ＩＲＱｎ信号と同様にシステム・プロセッサから分離しな ければならない。 また、挿入プロセス中はリフレッシュ・サイクルが生成されないので、システ ムには、リフレッシュ・サイクルに関す る要件を有するＦＣがないものと仮定される。また、活状態挿入されたＦＣへの 電力供給は、挿入の間停止されるので、このようなＦＣはリフレッシュ・サイク ルを必要としない。 ＧＨＢＡ ＧＡＢ環境 ＧＨＢＡ ＧＡＢアーキテクチャの場合、第７図に示すクリティカル信号は− ＢＲ、−ＢＧ、−ＢＵＳＹ、−ＣＭＤ、−ＳＭ、および−ＲＥＳＰである。「＜ ＞」は、この信号がハイでも、あるいはローでもよいが、これらの状態のうちの 一方または他方でなければならず、ハイとローの間で交互に切り換わることはな いことを意味する。「＜ＸＸ＞」は、アドレス信号が、指定されたある値を有さ なければならず、この値が、現在システムによって使用されていない１組のアド レス、たとえば予約されたシステム・アドレスのうちの１つでなければならない ことを意味する。「−ＢＲ」信号および「−ＢＧ」信号のディアサートの分割部 は、このバス・アーキテクチャでは、この間これらの信号がハイでも、あるいは ローでもよいことを示す。 ＰＣＩバス環境 ＰＣＩバスの場合、第８図に示す信号のうちでクリティカル信号はＦＲＡＭＥ ＃だけであり、この場合、「＃」は負のアサート信号を示す。「＜ＸＸＸ＞」ア ドレス信号の時間動作は、第７図の「＜ＸＸ＞」信号に従ってシフトされる。 ＶＭＥ／ＶＭＥ６４バス環境 ＶＭＥ／ＶＭＥ６４バスの場合、第９図に示すクリティカル信号はＢＢＳＹ＊ およびＡＳ＊であり、この場合、「＊」は負のアサート信号を示す。 「−ＲＥＳＥＴ」制御信号などハイ・レベル・アクティブである非時間クリテ ィカル信号の状態か、またはシステム「−ＥＲＲＯＲ」信号などアクティブ・ロ ー・レベルにアサートされるのを妨げなければならない非時間クリティカル信号 の状態を制御する機構も設けられる。 −ＲＥＳＥＴ：システムは、各ＦＣスロット位置に個別の−ＲＥＳＥＴ信号を 書き込むことによって、活状態挿入の間この信号の状態を制御する。これが行わ れた後、占有されたスロット内でのフィーチャ・カードの動作に影響を与えずに 、占有されていないスロットに対する個別の−ＲＥＳＥＴをアサートすることが できる。また、ＦＣスロットが占有されるまで−ＲＥＳＥＴをアサートしないこ とをシステムが選択した場合、活状態挿入操作中に起こった−ＲＥＳＥＴに対す る妨害は、占有された動作可能なＦＣスロットへは伝搬しない。 −ＥＲＲＯＲ：システムは、活状態挿入バス擬似操作が行われている間エラー 報告を禁止または妨害しなければならないか、あるいはたとえば、エラー状況報 告レジスタにエラー・ビットをセットすべきである場合に、活状態挿入バス擬似 操作が完了したときにシステムによってこのエラー・ビット をクリアしなければならないことを、ＳＢＣへのＬＩＢＣ割込み／要求信号を使 用して示すことによって、この信号の効果を制御する。 非時間クリティカル信号に対して、クロックなどのクリティカル・タイミング 信号は、活状態挿入が可能な各装置のクロックに対する妨害が、バスと相互接続 された他の装置へ伝搬することがないように、このような装置にポイント・ツー ・ポイントで分配することができる。このようなクロックの分配は、より高性能 のバスに対するクロック・スキュー制御要件に関して必要である。高性能クロッ ク同期バス（すなわち、「PCI Local Bus Specification」、Revision 2.1）が 、クロック・スキューを制御するために各ＦＣスロットに個別のクロックを供給 することは一般に行われている。通常、複数のクロック出力を有するクロック・ ドライバが、ＳＢＣ論理によって実現される。このことは、ＦＣが活状態で挿入 されているスロットへのバス・クロックに対する活状態挿入妨害を分離する働き もする（すなわち、占有されかつ動作可能であるＦＣスロットはそれぞれ、活状 態挿入操作が行われているスロットに接続されていないバス・クロックを有する ）。 本発明の特定の実施態様は、ＬＩＢＣに対する独立のユニットであり、活状態 挿入手順の前にシステム・バスに接続することができ、かつ挿入手順が完了した 後に再び切断することのできるツールである。このＬＩＢＣツールは、たとえば 、アダプタ・カードや、プレーナ・カードや、カスタマ・エン ジニアが携帯するか、あるいは使用する前のある時点でターゲット・システムに 設置することのできる「ブラック・ボックス」など他の診断ツールとして実現す ることができる。このツールは、アダプタ・カードまたはプレーナをターゲット ・システムに接続するか、あるいはこのツールまたは「ブラック・ボックス」を ターゲット・システムと相互接続することにより、活状態挿入機能が追加される ターゲット・システムと相互接続される。システムが動作している間にこのツー ルをターゲット・システムに動的に接続するために従来技術の方法を使用するこ とができる（すなわち、事前充電、スタッガード・ピンなど）。ツールをターゲ ット・システムに接続した後、ツールを介して一時ＬＩＢＣ機能が追加される。 この機能が設置されたため、ツールによってシステムに導入されたＬＩＢＣを介 して活状態挿入機能が実現される。ＬＩＢＣツールが設置されたため、ターゲッ ト・システム内のカードまたはフィーチャの活状態挿入または活状態取外しを行 うことができる。これを使用してカードを取り外すか、あるいは再挿入し、ハー ドウェア障害または他のシステム問題の原因を突き止めることができる。これを 使用して、装置の動的な追加または取外しを可能にし、したがって、システム内 のハードウェア資源の動的再構成を可能にすることができる。このツールは後で 、他のターゲット・システムの問題を解決するためにカスタマ・エンジニアによ って取り外すことができる。このＬＩＢＣツールは、カスタマ・エンジニアが上 記 の操作を行うためにカスタマ・システムに活状態挿入機能を導入するためのポー タブル手段でよいが、このツールの潜在的な用途は前述の実施形態に限らない。 本発明の特定の実施形態を添付の図面に図示し、前述の詳細な説明で説明した が、本発明が、本明細書で説明する特定の実施形態に限らず、本発明の範囲から 逸脱せずに多数の再構成形態、修正形態、および置換形態が可能であることが理 解されよう。以下の請求の範囲はすべてのこのような修正形態を包含するもので ある。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 オーマン、プライス、ダブリュ アメリカ合衆国ノース・カロライナ州ラレ ー、ベックスヒル・ドライブ 10817 (71)出願人 ピタ、フランク、ジェイ アメリカ合衆国ノース・カロライナ州カリ ー、モンテベッロ・ドライブ 314 (72)発明者 バス、ブライアン、エム. アメリカ合衆国ノース・カロライナ州アペ ックス、オールド・スターブリッジ・ドラ イブ 4021 (72)発明者 ハッバード、ジャームズ、エー、 アメリカ合衆国ノース・カロライナ州ラレ ー、プリンセス・アン・ドライブ 1508 (72)発明者 オーマン、プライス、ダブリュ アメリカ合衆国ノース・カロライナ州ラレ ー、ベックスヒル・ドライブ 10817 (72)発明者 ピタ、フランク、ジェイ アメリカ合衆国ノース・カロライナ州カリ ー、モンテベッロ・ドライブ 314 【要約の続き】 Ｃは、制御信号のシステム・バス・セットのサブセット を、挿入／取外し信号妨害の影響を受けない状態に駆動 する。これと並行して、ＬＩＢＣ（３０）は、現在ＳＢ Ｃ（３３）によって実行されているタイムアウト動作お よびウォッチドッグ動作を中断する。挿入プロセスが完 了したことがＬＩＢＣ（３０）に通知されると、ＳＢＣ （３３）は再びシステム・バスの制御を得る。ＦＣを取 り外す場合にも同じ手順ステップが実行される。

Claims (1)

  1. 【特許請求の範囲】 １．バス自体に接続された装置同士の間で情報を転送するシステム・バスと、 前記システム・バスの動作を制御するためにこのバスに接続されたシステム・バ ス・コントローラと、前記システム・バスに活状態で接続することのできる少な くとも１つの挿入可能ユニットと、前記挿入可能ユニットの前記システム・バス への接続を検出する回路と、前記システム・バスを介して転送される少なくとも １つのダウン・レベル・アクティブ制御信号とを有する情報処理システムにおい て、前記挿入可能ユニットが活状態で接続される間、前記システム・バスの状態 を制御する方法であって、 前記挿入可能ユニットの前記システム・バスへの接続の開始時間および終了時 間を検出するステップと、 前記システム・バスの前記ダウン・レベル・アクティブ制御信号を少なくとも 前記開始時間と前記終了時間の間の時間間隔中にロー・レベルに駆動するステッ プとを含むことを特徴とする方法。 ２．バス自体に接続された装置同士の間で情報を転送するシステム・バスと、 前記システム・バスの動作を制御するためにこのバスに接続されたシステム・バ ス・コントローラと、前記システム・バスに活状態で接続することのできる少な くとも１つの挿入可能ユニットと、前記挿入可能ユニットの前記システム・バス への接続を検出する回路と、前記システム ・バスを介して転送される少なくとも１つの制御信号とを有する情報処理システ ムにおいて、前記挿入可能ユニットが活状態で接続される間、前記システム・バ スの状態を制御する方法であって、 前記挿入可能ユニットの前記システム・バスへの接続の開始時間および終了時 間を検出するステップと、 前記システム・バスの前記制御信号を少なくとも前記開始時間と前記終了時間 の間の時間間隔中にアクティブ・ロー・レベルに駆動するステップとを含むこと を特徴とする方法。 ３．少なくとも前記開始時間と前記終了時間との間の時間間隔中に前記制御信 号用の擬似システム・バス（ＮＯＯＰ）命令を生成することを含むことを特徴と する請求項１または２に記載の方法。 ４．さらに、 前記挿入可能ユニットがシステム・バスに適切に接続された時点を検出するこ と、および 前記時点の後、前記システム・バスの前記制御信号をアクティブ・ロー・レベ ルに駆動することを終了することを含むことを特徴とする請求項１または２に記 載の方法。 ５．ダウン・レベル・アクティブ・タイミング信号を少なくとも１つの挿入可 能ユニットにポイント・ツー・ポイントで分配することを含むことを特徴とする 請求項１に記載の方法。 ６．バス自体に接続された装置同士の間で情報を転送する システム・バスと、前記システム・バスの動作を制御するためにこのバスに接続 されたシステム・バス・コントローラと、前記システム・バスに活状態で接続す ることのできる少なくとも１つの挿入可能ユニットと、前記挿入可能ユニットの 前記システム・バスへの接続を検出する回路と、前記システム・バスを介して転 送される少なくとも１つのダウン・レベル・アクティブ制御信号とを有する情報 処理システムにおいて、前記挿入可能ユニットが活状態で接続される間、前記シ ステム・バスの状態を制御するシステムであって、 前記挿入可能ユニットの前記システム・バスへの接続の開始時間および終了時 間を検出する手段と、 前記システム・バスの前記ダウン・レベル・アクティブ制御信号を少なくとも 前記開始時間と前記終了時間の間の時間間隔中にロー・レベルに駆動する手段と を備えることを特徴とするシステム。 ７．バス自体に接続された装置同士の間で情報を転送するシステム・バスと、 前記システム・バスの動作を制御するためにこのバスに接続されたシステム・バ ス・コントローラと、前記システム・バスに活状態で接続することのできる少な くとも１つの挿入可能ユニットと、前記挿入可能ユニットの前記システム・バス への接続を検出する回路と、前記システム・バスを介して転送される少なくとも １つの制御信号とを有する情報処理システムにおいて、前記挿入可能ユニットが 活状態で接続される間、前記システム・バスの状態を制御する システムであって、 前記挿入可能ユニットの前記システム・バスへの接続の開始時間および終了時 間を検出する手段と、 前記システム・バスの前記制御信号を少なくとも前記開始時間と前記終了時間 の間の時間間隔中にアクティブ・ロー・レベルに駆動する手段とを備えることを 特徴とするシステム。 ８．さらに、 前記挿入可能ユニットがシステム・バスに適切に接続された時点を検出する手 段と、 前記時点の後、前記システム・バスの前記制御信号をアクティブ・ロー・レベ ルに駆動することを終了する手段とを備えることを特徴とする請求項６または７ に記載のシステム。 ９．さらに、ダウン・レベル・アクティブ・タイミング信号を少なくとも１つ の挿入可能ユニットにポイント・ツー・ポイントで分配することを含むことを特 徴とする請求項６に記載のシステム。 １０．さらに、 前記挿入可能ユニットの接続開始状態および接続終了状態を復号し、接続手順 の完了を示す復号論理と、 前記システム・バス・コントローラ内のシステム・バス・コントローラ調停論 理へのバス要求信号を活動化し、接続手順の完了が前記複合論理によって示され た場合に前記バス要求信号を非活動化するバス・クリティカル信号制御論理と、 システム・バスを接地レベルまたは信号ロー・レベルに駆 動するために前記バス・クリティカル信号制御論理に接続された１つまたは複数 のバス・ドライバ回路とを含む活状態挿入バス・コントローラを備えることを特 徴とする請求項６または７に記載のシステム。 １１．前記挿入可能ユニットが、 挿入可能ユニットのシステム・バスへの接続の開始を示す開始信号を生成する 第１の手段と、 挿入可能ユニットのシステム・バスへの接続の終了を示す終了信号を生成する 第２の手段と、 前記開始信号と前記終了信号との間の間隔中に挿入可能ユニットをシステム・ バスに接続する第３の手段とを備えることを特徴とする請求項６または７に記載 のシステム。 １２．前記活状態挿入バス・コントローラが前記システム・バス・コントロー ラの構成要素であることを特徴とする請求項６または７に記載のシステム。 １３．前記システム・バスに挿入可能ユニットを活状態で接続する間、ターゲ ット情報処理システムのシステム・バスの状態を制御する活状態挿入バス制御装 置であって、 挿入可能ユニットの前記システム・バスへの接続を検出する手段と、 挿入可能ユニットを前記システム・バスに活状態で接続する間、前記システム ・バスの状態を制御する手段と、 前記システム・バスとの前記接続の開始時間および終了時間を記録する手段と 、 前記システム・バスの制御信号を少なくとも前記開始時間と前記終了時間との 間の時間間隔中にアクティブ・ロー信号レベルに駆動する手段とを備えることを 特徴とする活状態挿入バス制御装置。 １４．さらに、ターゲット情報処理システムに一時活状態挿入機能を付与する インタフェース手段を備えることを特徴とする請求項１３に記載の活状態挿入バ ス制御装置。 １５．バス自体に接続された装置同士の間で情報を転送するシステム・バスと 、前記システム・バスの動作を制御するためにこのバスに接続されたシステム・ バス・コントローラと、前記システム・バスから活状態で切断することのできる 少なくとも１つの挿入可能ユニットと、前記挿入可能ユニットの前記システム・ バスからの切断を検出する回路と、前記システム・バスを介して転送される少な くとも１つのダウン・レベル・アクティブ制御信号とを有する情報処理システム において、前記挿入可能ユニットが活状態で切断される間、前記システム・バス の状態を制御する方法であって、 前記挿入可能ユニットの前記システム・バスからの切断の開始時間および終了 時間を検出するステップと、 前記システム・バスの前記ダウン・レベル・アクティブ制御信号を少なくとも 前記開始時間と前記終了時間の間の時間間隔中にロー・レベルに駆動するステッ プとを含むことを特徴とする方法。 １６．バス自体に接続された装置同士の間で情報を転送す るシステム・バスと、前記システム・バスの動作を制御するためにこのバスに接 続されたシステム・バス・コントローラと、前記システム・バスから活状態で切 断することのできる少なくとも１つの挿入可能ユニットと、前記挿入可能ユニッ トの前記システム・バスからの切断を検出する回路と、前記システム・バスを介 して転送される少なくとも１つの制御信号とを有する情報処理システムにおいて 、前記挿入可能ユニットが活状態で切断される間、前記システム・バスの状態を 制御する方法であって、 前記挿入可能ユニットの前記システム・バスからの切断の開始時間および終了 時間を検出するステップと、 前記システム・バスの前記制御信号を少なくとも前記開始時間と前記終了時間 の間の時間間隔中にアクティブ・ロー・レベルに駆動するステップとを含むこと を特徴とする方法。 １７．少なくとも前記開始時間と前記終了時間との間の時間間隔中に前記制御 信号用の擬似システム・バス（ＮＯＯＰ）命令を生成することを含むことを特徴 とする請求項１５または１６に記載の方法。 １８．さらに、 前記挿入可能ユニットがシステム・バスから適切に切断された時点を検出する こと、および 前記時点の後、前記システム・バスの前記制御信号をアクティブ・ロー・レベ ルに駆動することを終了することを含むことを特徴とする請求項１５または１６ に記載の方法。 １９．ダウン・レベル・アクティブ・タイミング信号を少なくとも１つの挿入 可能ユニットにポイント・ツー・ポイントで分配することを含むことを特徴とす る請求項１５に記載の方法。 ２０．バス自体に接続された装置同士の間で情報を転送するシステム・バスと 、前記システム・バスの動作を制御するためにこのバスに接続されたシステム・ バス・コントローラと、前記システム・バスから活状態で切断することのできる 少なくとも１つの挿入可能ユニットと、前記挿入可能ユニットの前記システム・ バスからの切断を検出する回路と、前記システム・バスを介して転送される少な くとも１つのダウン・レベル・アクティブ制御信号とを有する情報処理システム において、前記挿入可能ユニットが活状態で切断される間、前記システム・バス の状態を制御するシステムであって、 前記挿入可能ユニットの前記システム・バスからの切断の開始時間および終了 時間を検出する手段と、 前記システム・バスの前記ダウン・レベル・アクティブ制御信号を少なくとも 前記開始時間と前記終了時間の間の時間間隔中にロー・レベルに駆動する手段と を備えることを特徴とするシステム。 ２１．バス自体に接続された装置同士の間で情報を転送するシステム・バスと 、前記システム・バスの動作を制御するためにこのバスに接続されたシステム・ バス・コントローラと、前記システム・バスから活状態で切断することのできる 少なくとも１つの挿入可能ユニットと、前記挿入可能ユニットの前記システム・ バスからの切断を検出する回路と、前記システム・バスを介して転送される少な くとも１つの制御信号とを有する情報処理システムにおいて、前記挿入可能ユニ ットが活状態で切断される間、前記システム・バスの状態を制御するシステムで あって、 前記挿入可能ユニットの前記システム・バスからの切断の開始時間および終了 時間を検出する手段と、 前記システム・バスの前記制御信号を少なくとも前記開始時間と前記終了時間 の間の時間間隔中にアクティブ・ロー・レベルに駆動する手段とを備えることを 特徴とするシステム。 ２２．さらに、 前記挿入可能ユニットがシステム・バスから適切に切断された時点を検出する 手段と、 前記時点の後、前記システム・バスの前記制御信号をアクティブ・ロー・レベ ルに駆動することを終了する手段とを備えることを特徴とする請求項２０または ２１に記載のシステム。 ２３．さらに、ダウン・レベル・アクティブ・タイミング信号を少なくとも１ つの挿入可能ユニットにポイント・ツー・ポイントで分配することを含むことを 特徴とする請求項２０または２１に記載のシステム。 ２４．さらに、 前記挿入可能ユニットの切断開始状態および切断終了状態 を復号し、切断手順の完了を示す復号論理と、 前記システム・バス・コントローラ内のシステム・バス・コントローラ調停論 理へのバス要求信号を活動化し、切断手順の完了が前記複合論理によって示され た場合に前記バス要求信号を非活動化するバス・クリティカル信号制御論理と、 システム・バスを接地レベルまたは信号ロー・レベルに駆動するために前記バ ス・クリティカル信号制御論理に接続された１つまたは複数のバス・ドライバ回 路とを含む活状態挿入バスコントローラを備えることを特徴とする請求項２０ま たは２１に記載のシステム。 ２５．前記挿入可能ユニットが、 挿入可能ユニットのシステム・バスからの切断の開始を示す開始信号を生成す る第１の手段と、 挿入可能ユニットのシステム・バスからの切断の終了を示す終了信号を生成す る第２の手段と、 前記開始信号と前記終了信号との間の間隔中に挿入可能ユニットをシステム・ バスに接続する第３の手段とを備えることを特徴とする請求項２０または２１に 記載のシステム。 ２６．前記活状態挿入バス・コントローラが前記システム・バス・コントロー ラの構成要素であることを特徴とする請求項２０または２１に記載のシステム。 ２７．前記システム・バスから挿入可能ユニットを活状態で切断する間、ター ゲット情報処理システムのシステム・バスの状態を制御する活状態挿入バス制御 装置であって、 挿入可能ユニットの前記システム・バスからの切断を検出する手段と、 挿入可能ユニットを前記システム・バスから活状態で切断する間、前記システ ム・バスの状態を制御する手段と、 前記システム・バスからの前記切断の開始時間および終了時間を記録する手段 と、 前記システム・バスの制御信号を少なくとも前記開始時間と前記終了時間との 間の時間間隔中にアクティブ・ロー信号レベルに駆動する手段とを備えることを 特徴とする活状態挿入バス制御装置。 ２８．さらに、ターゲット情報処理システムに一時活状態挿入機能を付与する インタフェース手段を備えることを特徴とする請求項２７に記載の活状態挿入バ ス制御装置。
JP54271398A 1997-04-07 1997-04-08 フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム Expired - Fee Related JP3327559B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/826,789 US5964855A (en) 1997-04-07 1997-04-07 Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US08/826,789 1997-04-07
PCT/US1997/005726 WO1998045786A1 (en) 1997-04-07 1997-04-08 Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system

Publications (2)

Publication Number Publication Date
JP2000512417A true JP2000512417A (ja) 2000-09-19
JP3327559B2 JP3327559B2 (ja) 2002-09-24

Family

ID=25247538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54271398A Expired - Fee Related JP3327559B2 (ja) 1997-04-07 1997-04-08 フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム

Country Status (11)

Country Link
US (2) US5964855A (ja)
EP (1) EP0974085B1 (ja)
JP (1) JP3327559B2 (ja)
KR (1) KR100332191B1 (ja)
CN (1) CN1138212C (ja)
DE (1) DE69729889T2 (ja)
HU (1) HU223425B1 (ja)
MY (1) MY121358A (ja)
PL (1) PL336071A1 (ja)
TW (1) TW367446B (ja)
WO (1) WO1998045786A1 (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US6179486B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver
US6418492B1 (en) 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US6269417B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Method for determining and displaying the physical slot number of an expansion bus device
US6170028B1 (en) 1997-05-13 2001-01-02 Micron Electronics, Inc. Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6363497B1 (en) 1997-05-13 2002-03-26 Micron Technology, Inc. System for clustering software applications
US6304929B1 (en) 1997-05-13 2001-10-16 Micron Electronics, Inc. Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6134668A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6249834B1 (en) 1997-05-13 2001-06-19 Micron Technology, Inc. System for expanding PCI bus loading capacity
US6249885B1 (en) 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6163853A (en) 1997-05-13 2000-12-19 Micron Electronics, Inc. Method for communicating a software-generated pulse waveform between two servers in a network
US6195717B1 (en) 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
US5892928A (en) 1997-05-13 1999-04-06 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver
US6202111B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a statically loaded adapter driver
US6173346B1 (en) 1997-05-13 2001-01-09 Micron Electronics, Inc. Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals
US6266721B1 (en) 1997-05-13 2001-07-24 Micron Electronics, Inc. System architecture for remote access and control of environmental management
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6499073B1 (en) 1997-05-13 2002-12-24 Micron Electronics, Inc. System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals
US6292905B1 (en) 1997-05-13 2001-09-18 Micron Technology, Inc. Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure
US6192434B1 (en) 1997-05-13 2001-02-20 Micron Electronics, Inc System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6202160B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6145098A (en) 1997-05-13 2000-11-07 Micron Electronics, Inc. System for displaying system status
US6170067B1 (en) 1997-05-13 2001-01-02 Micron Technology, Inc. System for automatically reporting a system failure in a server
US6243773B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Configuration management system for hot adding and hot replacing devices
US6253334B1 (en) 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6249828B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver
US6282673B1 (en) 1997-05-13 2001-08-28 Micron Technology, Inc. Method of recording information system events
US6243838B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US6330690B1 (en) 1997-05-13 2001-12-11 Micron Electronics, Inc. Method of resetting a server
US6247080B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc. Method for the hot add of devices
US6324608B1 (en) 1997-05-13 2001-11-27 Micron Electronics Method for hot swapping of network components
US6247079B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc Apparatus for computer implemented hot-swap and hot-add
US5987554A (en) 1997-05-13 1999-11-16 Micron Electronics, Inc. Method of controlling the transfer of information across an interface between two buses
US6154835A (en) 1997-10-01 2000-11-28 Micron Electronics, Inc. Method for automatically configuring and formatting a computer system and installing software
US6212585B1 (en) 1997-10-01 2001-04-03 Micron Electronics, Inc. Method of automatically configuring a server after hot add of a device
US6175490B1 (en) 1997-10-01 2001-01-16 Micron Electronics, Inc. Fault tolerant computer system
US6199173B1 (en) 1997-10-01 2001-03-06 Micron Electronics, Inc. Method for mapping environmental resources to memory for program access
US6263387B1 (en) 1997-10-01 2001-07-17 Micron Electronics, Inc. System for automatically configuring a server after hot add of a device
US6421746B1 (en) 1998-03-26 2002-07-16 Micron Electronics, Inc. Method of data and interrupt posting for computer devices
US6158015A (en) * 1998-03-30 2000-12-05 Micron Electronics, Inc. Apparatus for swapping, adding or removing a processor in an operating computer system
US6108732A (en) * 1998-03-30 2000-08-22 Micron Electronics, Inc. Method for swapping, adding or removing a processor in an operating computer system
US6170026B1 (en) * 1998-06-16 2001-01-02 Modubility Llc Mobile computing systems which automatically reconfigure to operate any devices attached to a docking module upon connection to the docking station
US6128682A (en) * 1998-06-25 2000-10-03 Compaq Computer Corporation Method and apparatus for bus isolation
US6223234B1 (en) 1998-07-17 2001-04-24 Micron Electronics, Inc. Apparatus for the hot swap and add of input/output platforms and devices
US6205503B1 (en) * 1998-07-17 2001-03-20 Mallikarjunan Mahalingam Method for the hot swap and add of input/output platforms and devices
US6289456B1 (en) * 1998-08-19 2001-09-11 Compaq Information Technologies, Inc. Hood intrusion and loss of AC power detection with automatic time stamp
US6170029B1 (en) * 1998-09-30 2001-01-02 International Business Machines Corporation Voltage overshoot control in hot plug system
US6415346B1 (en) * 1999-03-18 2002-07-02 International Business Machines Corporation Pre-charging logic cards for hot insertion
US6535944B1 (en) * 1999-03-30 2003-03-18 International Business Machines Corporation Hot plug control of MP based computer system
US6449676B1 (en) 1999-03-30 2002-09-10 International Business Machines Corporation Hot-pluggable voltage regulator module
JP2001265714A (ja) * 2000-01-13 2001-09-28 Sony Computer Entertainment Inc インターフェイス装置及びそれを備えた情報処理システム
US6789149B1 (en) * 2000-01-25 2004-09-07 Dell Products L.P. Scheme to detect correct plug-in function modules in computers
FR2807534B1 (fr) * 2000-04-05 2002-07-12 Inup Ferme d'ordinateurs avec systeme d'insertion/extraction a chaud de cartes processeurs
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6735715B1 (en) 2000-04-13 2004-05-11 Stratus Technologies Bermuda Ltd. System and method for operating a SCSI bus with redundant SCSI adaptors
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6528904B1 (en) * 2000-09-29 2003-03-04 Intel Corporation Power management strategy to support hot swapping of system blades during run time
DE10052621B4 (de) * 2000-10-24 2016-04-21 Abb Ag Verfahren zur Außerbetriebsetzung einer steckbaren elektrischen Einheit
DE10052623B4 (de) * 2000-10-24 2016-03-17 Abb Ag Busanschaltung für eine steckbare elektrische Einheit
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US6715101B2 (en) * 2001-03-15 2004-03-30 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having an on-line controller removal system and method
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US6996750B2 (en) * 2001-05-31 2006-02-07 Stratus Technologies Bermuda Ltd. Methods and apparatus for computer bus error termination
JP2002358484A (ja) * 2001-05-31 2002-12-13 Pioneer Electronic Corp 情報再生装置
KR20030035316A (ko) * 2001-10-31 2003-05-09 엘지전자 주식회사 핫 스왑을 위한 메인 프로세싱 회로 데이터 보드의 구조
US6801973B2 (en) * 2002-04-24 2004-10-05 Accton Technology Corporation Hot swap circuit module
US7315961B2 (en) * 2002-06-27 2008-01-01 Intel Corporation Black box recorder using machine check architecture in system management mode
US7237102B2 (en) * 2002-10-30 2007-06-26 Intel Corporation Methods and apparatus for configuring hardware resources in a pre-boot environment without requiring a system reset
US7085857B2 (en) * 2002-11-13 2006-08-01 Hewlett-Packard Development Company, L.P. Identifier module integrity
JP2004295724A (ja) * 2003-03-28 2004-10-21 Renesas Technology Corp 半導体処理装置
US7093048B2 (en) * 2003-04-10 2006-08-15 Dell Products L.P. System and method for reducing inrush current in a blade server
US6990545B2 (en) * 2003-04-28 2006-01-24 International Business Machines Corporation Non-disruptive, dynamic hot-plug and hot-remove of server nodes in an SMP
US8484671B1 (en) 2003-10-07 2013-07-09 The Directv Group, Inc. Receiver interface with multiple access cards
US7272749B2 (en) * 2004-05-10 2007-09-18 Telefonaktiebolaget Lm Ericsson (Publ) Server's function board maintenance
US7443844B2 (en) * 2004-09-23 2008-10-28 Emerson Network Power - Embedded Computing, Inc. Switched fabric mezzanine storage module
US7440450B2 (en) * 2004-09-23 2008-10-21 Emerson Network Power-Embedded Computing, Inc. Payload module having a switched fabric enabled mezzanine card
US7555665B2 (en) * 2004-12-29 2009-06-30 Hewlett-Packard Development Company, L.P. Method and apparatus of disabling converters in a power module
US7966039B2 (en) * 2007-02-02 2011-06-21 Microsoft Corporation Bidirectional dynamic offloading of tasks between a host and a mobile device
TW200841531A (en) * 2007-04-02 2008-10-16 Asustek Comp Inc Slot device
US8001313B2 (en) * 2008-11-20 2011-08-16 International Business Machines Corporation Insertion and removal of computing cards in server I/O slots
CN103327656B (zh) * 2013-06-26 2016-11-16 惠州Tcl移动通信有限公司 通信模块和便携式终端
US20160275036A1 (en) * 2015-03-19 2016-09-22 Western Digital Technologies, Inc. Single board computer interface
US9875211B2 (en) * 2015-06-04 2018-01-23 Synaptics Incorporated Signal conditioner for high-speed data communications
TWI722521B (zh) * 2019-08-02 2021-03-21 新唐科技股份有限公司 控制裝置及調整方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106928A (en) * 1980-12-23 1982-07-03 Fujitsu Ltd Bus controllng circuit
JPS57109228A (en) * 1980-12-26 1982-07-07 Omron Tateisi Electronics Co Optical fiber type photoelectric switch
JPH0294271A (ja) * 1988-09-28 1990-04-05 Nec Corp インタフェースパッケージ
US5210855A (en) * 1989-06-09 1993-05-11 International Business Machines Corporation System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices
JPH0366420U (ja) * 1989-10-31 1991-06-27
US5317697A (en) * 1991-07-31 1994-05-31 Synernetics Inc. Method and apparatus for live insertion and removal of electronic sub-assemblies
JP2630520B2 (ja) * 1991-11-06 1997-07-16 富士通株式会社 基板活線挿抜方式
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
EP0558770A1 (en) * 1992-02-29 1993-09-08 International Business Machines Corporation A hot pluggable electrical circuit
JP2864911B2 (ja) * 1992-11-27 1999-03-08 三菱電機株式会社 活線挿抜方式
US5511171A (en) * 1993-02-26 1996-04-23 3Com Corporation Apparatus for live bus insertion of add-on devices
JPH0720972A (ja) * 1993-06-30 1995-01-24 Oki Electric Ind Co Ltd 活線挿抜装置
US5473499A (en) * 1993-06-30 1995-12-05 Harris Corporation Hot pluggable motherboard bus connection method
JPH07253834A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd モジュール挿抜制御装置
US5555510A (en) * 1994-08-02 1996-09-10 Intel Corporation Automatic computer card insertion and removal algorithm
US5564024A (en) * 1994-08-02 1996-10-08 Pemberton; Adam C. Apparatus for connecting and disconnecting peripheral devices to a powered bus
US5636347A (en) * 1994-09-27 1997-06-03 Intel Corporation Computer card insertion detection circuit
US5581712A (en) * 1994-11-17 1996-12-03 Intel Corporation Method and apparatus for managing live insertion of CPU and I/O boards into a computer system
US5574865A (en) * 1994-12-01 1996-11-12 Unisys Corporation System for data transfer protection during module connection/disconnection onto live bus
JP3135811B2 (ja) * 1995-02-13 2001-02-19 三菱電機株式会社 主副電子装置のインタフェイス装置
US5644731A (en) * 1995-07-07 1997-07-01 Sun Microsystems, Inc. Method and apparatus for hot plugging/unplugging a sub-system to an electrically powered system
JPH09152921A (ja) * 1995-11-30 1997-06-10 Fujitsu Ltd 活性挿入ユニット
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system

Also Published As

Publication number Publication date
US5964855A (en) 1999-10-12
CN1138212C (zh) 2004-02-11
TW367446B (en) 1999-08-21
EP0974085A4 (en) 2000-12-20
HUP0002656A1 (hu) 2000-12-28
DE69729889D1 (de) 2004-08-19
HU223425B1 (hu) 2004-06-28
WO1998045786A1 (en) 1998-10-15
JP3327559B2 (ja) 2002-09-24
CN1251670A (zh) 2000-04-26
EP0974085B1 (en) 2004-07-14
HUP0002656A3 (en) 2002-09-30
DE69729889T2 (de) 2005-01-20
KR100332191B1 (ko) 2002-04-12
MY121358A (en) 2006-01-28
US6041375A (en) 2000-03-21
KR20010005776A (ko) 2001-01-15
EP0974085A1 (en) 2000-01-26
PL336071A1 (en) 2000-06-05

Similar Documents

Publication Publication Date Title
JP3327559B2 (ja) フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム
US5793987A (en) Hot plug port adapter with separate PCI local bus and auxiliary bus
US6658507B1 (en) System and method for hot insertion of computer-related add-on cards
US7039734B2 (en) System and method of mastering a serial bus
US6038624A (en) Real-time hardware master/slave re-initialization
US5875310A (en) Secondary I/O bus with expanded slot capacity and hot plugging capability
EP1011050B1 (en) A method and system for providing hot plug of adapter cards in an expanded slot environment
US5922060A (en) Expansion card insertion and removal
US5822547A (en) Method and apparatus for providing a portable computer with hot pluggable modular bays
US6292859B1 (en) Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller
US6519669B1 (en) Apparatus and method of connecting a computer and a peripheral device
US6772263B1 (en) PCI arbiter with hot plug controller support
EP0795157B1 (en) Bridge between two buses
US6134625A (en) Method and apparatus for providing arbitration between multiple data streams
US5410726A (en) Upgrading the microprocessor of a computer system without removal by placing a second microprocessor in an upgrade socket
US5454081A (en) Expansion bus type determination apparatus
US6816939B2 (en) Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
US5867645A (en) Extended-bus functionality in conjunction with non-extended-bus functionality in the same bus system
US6237057B1 (en) Method and system for PCI slot expansion via electrical isolation
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
US6195723B1 (en) Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device
US7099966B2 (en) Point-to-point electrical loading for a multi-drop bus
JP2938049B1 (ja) コンピュータ本体への拡張入出力装置の活線挿抜制御装置
CZ354099A3 (cs) Způsob a systém umožňující nenarušující zasouvání a odstraňování funkčních karet do počítačového systému za chodu

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees