KR940004446A - 버스 인터페이스 장치 - Google Patents
버스 인터페이스 장치 Download PDFInfo
- Publication number
- KR940004446A KR940004446A KR1019920014462A KR920014462A KR940004446A KR 940004446 A KR940004446 A KR 940004446A KR 1019920014462 A KR1019920014462 A KR 1019920014462A KR 920014462 A KR920014462 A KR 920014462A KR 940004446 A KR940004446 A KR 940004446A
- Authority
- KR
- South Korea
- Prior art keywords
- controller
- bus
- input
- interface device
- lan
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
본 발명은 디지탈처리 시스템에 있어서 버스 인터페이스 장치에 관한 것으로, 특히 입출력장치 및 네트워장치와의 직접 인터페이스를 위한 버스 인터페이스 장치에 관한 것이다.
이를 위하여 LAN 제어기 또는 SCSI제어기와 입출력버스 제어기사이에서 어드레스유효신호를 직접 인터페이스시키기 위한 인터페이스 논리부를 포함한다.
따라서 LAN제어기와 SCSI제어기를 입출력버스 제어기를 직접 인터페이스하여 버스 단위 트랜잭션을 짧게 함으로서 빠른 보조기억장치 액세스와 LAN 액세스를 할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 버스 인터폐이스장치의 블럭도.
제3도는 본 발명에 따른 버스 인터페이스장치의 회로도.
Claims (2)
- 입출력버스 제어기(10)와 입출력처리기(30)와 LAN제어기(20) 또는 SCSI제어기(40)를 구비한 디지탈처리 시스템에 있어서, 상기 LAN제어기(20) 또는 SCSI제어기(40)와 입출력버스제어기(l0) 사이에서 어드레스유효신호를 직접 인터페이스시키기 위한 인터페이스 논리부(50)를 포함함을 특징으로 하는 버스 인터페이스장치.
- 제1항에 있어서, 상기 인터페이스 논리부(50)는 병렬처리를 할 수 있는 파이프라인모드와 버스에러로인해 시스템이 정지하는 현상(Hang-up)을 방지하는 예외처리므드를 제어가능함을 특징으로 하는 버스인터페이스장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920014462A KR950009576B1 (ko) | 1992-08-12 | 1992-08-12 | 버스 인터페이스 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920014462A KR950009576B1 (ko) | 1992-08-12 | 1992-08-12 | 버스 인터페이스 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940004446A true KR940004446A (ko) | 1994-03-15 |
KR950009576B1 KR950009576B1 (ko) | 1995-08-24 |
Family
ID=19337852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920014462A KR950009576B1 (ko) | 1992-08-12 | 1992-08-12 | 버스 인터페이스 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950009576B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100383765B1 (ko) * | 1999-12-27 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조방법 |
KR100984856B1 (ko) * | 2003-10-07 | 2010-10-04 | 매그나칩 반도체 유한회사 | 반도체소자의 형성 방법 |
-
1992
- 1992-08-12 KR KR1019920014462A patent/KR950009576B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100383765B1 (ko) * | 1999-12-27 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조방법 |
KR100984856B1 (ko) * | 2003-10-07 | 2010-10-04 | 매그나칩 반도체 유한회사 | 반도체소자의 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR950009576B1 (ko) | 1995-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860006743A (ko) | 데이타 처리 시스템 | |
KR910003498A (ko) | 마이크로 프로세서 | |
KR920013141A (ko) | 단일선로를 이용한 가변적 마스터 방식의 감시 제어 확장방법 및 회로 | |
KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
KR930016886A (ko) | 컴퓨터 시스템 및 데이타 저장방법 | |
KR890017604A (ko) | 마이크로 컴퓨터 시스템 | |
KR940015805A (ko) | 온-칩 (on-chip) 메모리 디바이스를 액세스하기 위해 최적화된 중앙처리 유니트 (CPU) 코어의 버스 (BUS) | |
KR920003181A (ko) | Dma 기능을 갖춘 정보처리 장치 | |
KR860700300A (ko) | 입력 기억 회로 수단 및 그 분배 사용방법 | |
KR940004446A (ko) | 버스 인터페이스 장치 | |
KR970059945A (ko) | 비동기 신호 처리성이 향상된 정보 처리 시스템 | |
KR970705086A (ko) | 같은 클락 사이클 동안에 캐쉬 메모리와 외부 메모리 제어기로 메모리 요청을 하는 파이프라인 마이크로프로세서(A Pipelined Microprocessor that Makes Memory Requests to a Cache Memory and an external Memory Controller During the Same Clock Cycle) | |
KR890003024Y1 (ko) | 캐쉬 메모리 제어회로 | |
KR900006844A (ko) | 연산제어장치의 입출력장치 | |
KR930004869A (ko) | 인터럽트 처리방법 | |
KR890001798B1 (ko) | 8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치 | |
JPS57197631A (en) | Method of controlling information processing system | |
KR930008614A (ko) | 튜얼포트램을 이용한 통신시스템 | |
KR880008177A (ko) | 지역망(lan)통신의 콘트롤 회로 | |
KR940002723A (ko) | 다중 프로세서의 인터페이스 장치 | |
KR890007172A (ko) | 퍼스컴의 입출력 스캔장치 | |
KR970007662A (ko) | 마이컴에 있어서 직접 메모리 억세스 회로 및 그 억세스 방법 | |
JPS62259158A (ja) | 割込み要求回路 | |
KR920010447A (ko) | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050727 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |