KR920010447A - 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 - Google Patents
이중포트 ram을 이용한 cpu간 데이터손실 방지회로 Download PDFInfo
- Publication number
- KR920010447A KR920010447A KR1019900019068A KR900019068A KR920010447A KR 920010447 A KR920010447 A KR 920010447A KR 1019900019068 A KR1019900019068 A KR 1019900019068A KR 900019068 A KR900019068 A KR 900019068A KR 920010447 A KR920010447 A KR 920010447A
- Authority
- KR
- South Korea
- Prior art keywords
- port ram
- dual port
- flip
- cpu
- loss prevention
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 이중포트 RAM을 이용한 CPU간 데이터 손실 방질회로도,
제3도는 본 발명의 응용예를 보여주는 블럭도,
Claims (1)
- CPU(1,2)와 상기 CPU(1,2)의 사이에 위치하는 이중포트 RAM으로 이루어진 이중 포트 RAM을 이용한 CPU간 데이터 손실 방지회로에 있어서, 이중포트 RAM의 사용여부를 지시하기 위한 플립플롭(U1, U2)과, 다른 작업 수행시 상기 플립플롭(U1, U2)의 출력신호를 데이터 버스라인에 영향을 주지 않고 감지하기 위해 필요한 3상 버퍼(U3, U4)를 구비하여, 상기 CPU (1,2)의 출력신호인 어드레스 버스는 이중포트 RAM의 어드레스 라인과 상기 플립플롭(U1, U2)의 각 클럭단자(CK) 단자와 상기 3상버퍼(U3, U4)의 인에이블 단자(E)에 각각 접속되고, 상기 CPU(1,2)의 입출력신호인 데이터 버스는 이중포트 RAM의 데이터 라인과 상기 플립를롭(U1, U2)의 각 입력단자(D)와 상기 3상버퍼(U3, U4)의 출력단자(O)에 각각 접속되며, 상기 플립플롭(U1, U2)의 각 출력단자(Q)는 상기 3상버퍼(U3, U4)의 각 입력단자(1)에 각각 접속되도록 이루어진 것을 특징으로 하는 이중포트 RAM을 이용한 CPU간 데이터 손실 방지회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900019068A KR920010447A (ko) | 1990-11-23 | 1990-11-23 | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900019068A KR920010447A (ko) | 1990-11-23 | 1990-11-23 | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920010447A true KR920010447A (ko) | 1992-06-26 |
Family
ID=67538053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900019068A KR920010447A (ko) | 1990-11-23 | 1990-11-23 | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920010447A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449693B1 (ko) * | 1997-01-29 | 2004-10-14 | 삼성전자주식회사 | Cpu내의쓰기버퍼데이터보존장치및그방법 |
-
1990
- 1990-11-23 KR KR1019900019068A patent/KR920010447A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449693B1 (ko) * | 1997-01-29 | 2004-10-14 | 삼성전자주식회사 | Cpu내의쓰기버퍼데이터보존장치및그방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870011537A (ko) | 어드레스 변환을 사용한 데이타 처리 시스템 | |
| KR840001410A (ko) | 프로그램 가능 논리장치 | |
| KR920010447A (ko) | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 | |
| KR910001545A (ko) | Cpu 코어 | |
| KR910012969A (ko) | 양방향 병렬포트 | |
| KR880008156A (ko) | 듀얼포트 메모리 제어회로 | |
| KR910012919A (ko) | 주(main) CPU 감시장치 | |
| KR910012939A (ko) | 로컬 버스 콘트롤 서브 유니트 | |
| KR920013102A (ko) | 동기 및 비동기 혼용방식의 메모리 액세스에서 대기상태 처리회로 | |
| KR940004446A (ko) | 버스 인터페이스 장치 | |
| KR880008157A (ko) | 컴퓨터용 메모리 기록 논리 장치 | |
| KR930014083A (ko) | I/o 버스 인터페이스 장치 | |
| KR890010686A (ko) | 마이크로 프로세서의 데이터처리속도를 개선한 회로 | |
| KR900006978A (ko) | 다이내믹형 메모리 | |
| KR920010404A (ko) | Pc 시스템에서 8비트 16비트 변환버스 인터페이스 로직 | |
| KR930008640A (ko) | 제어시스템의 인터럽트 회로 | |
| KR890001105A (ko) | 컴퓨터시스템의 신뢰도를 향상시키기위한 메모리회로 | |
| KR920016920A (ko) | Plc의 출력 처리장치 | |
| KR910012884A (ko) | 키패드 스위치 입력 시스템 | |
| KR910012906A (ko) | 프로그래머블 콘트롤러의 연산처리장치 | |
| KR890017612A (ko) | 프로그램머블 로직 콘트롤러의 프로그램 카운터 | |
| KR880013072A (ko) | Cpu간의 인터페이스회로 | |
| KR960015572A (ko) | Epld를 이용한 선입선출버퍼의 리드회로 | |
| KR910005293A (ko) | 양방향성 입출력구조를 가지는 집적소자 | |
| KR950020167A (ko) | 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |