KR930008640A - 제어시스템의 인터럽트 회로 - Google Patents

Abstract

본 발명은 인터럽트 회로에 관한 것으로, 컴퓨터를 사용하는 제어 시스템에서 컴퓨터가 제어데이타를 제어장치측에 전송한 후 제어장치 측으로부터 제어데이타가 입력되기 전까지의 대기 시간에 다른 작업을 수행할 수 있도록 컴퓨터를 인터럽트할 수 있는 제어시스템의 인터럽트 회로에 관한 것이다.

본 발명에 의한 인터럽트 회로는 주제어장치가 종제어장치측에 제어데이타를 전송했을때와, 종제어장치로부터 주제어장치측에 동작상태 데이터가 도착되었을 때 컴퓨터에 인터럽트할 수 있으므로, 컴퓨터의 데이터 처리 능률을 향상 시킬 수 있다.

Description

제어시스템의 인터럽트 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 1 도는 제어시스템의 전체 구성도,

제 3 도는 본 발명에 의한 인터럽트 회로의 구성도,

제 5 도의 인터럽트 신호를 이용한 데이터 처리 흐름도.

Claims (6)

1. 컴퓨터, 주제어장치 및 종제어장치로 이루어진 제어시스템에 있어서, 상기 주제어장치로부터 입력단자(30)에 입력된 데이터의 특정 비트를 상기 주제어장치로부터 단자(31)에 입력된 임의번째의 디코딩 신호에 따라 출력하는 D플립플롭(34)과, 단자(33)에 상기 임의번째의 디코딩 신호를 공급했을 때 출력단(Q)에 로우(low)상태의 신호를 출력하고 클리어단(CL)에 로우상태 신호가 입력될 때 출력단(Q)가 하이(high)상태의 신호를 출력하는 D플립플롭(35)과, 상기 D플립플롭(35)로 부터의 로우상태의 신호에 의해 리세트 됐을 때 클럭신호를 분주하여 출력단(O)을 통해 출력하는 클럭분주부(40)와 상기 D플립플롭(34)으로 부터의 특정비트를 상기 D플립플롭(35)로 부터의 하이상태의 신호가 클럭단(C)에 입력됐을 때 출력하는 D플립플롭(36)과, 상기 D플립플롭(36)으로 부터 출력된 데이터를 반전 시키는 인버터(37)와, 상기 인버터(37)로 부터의 출력을 반전시켜 상기 D플립플롭(36)의 클리어단(CL)에 출력하는 인버터(38)와, 상기 D플립플롭(36)으로 부터의 로우상태 신호에 따라 상기 컴퓨터측에 인터럽트 신호를 출력하는 3상태 버퍼(39)와, 상기 주제어 장치로부터 데이터의 수신을 알리는 신호가 단자(42),(43)에 입력 될 때 출력단(Q)에 로우 상태 신호를 출력하고 클리어단(CL)에 로우 상태의 신호가 입력될 때 출력단(Q)에 로우상태 신호를 출력한 D플립플롭(44)과, 상기 D플립플롭(44)으로 부터의 출력신호에 따라 리세트되어 클럭신호를 분주하여 출력단(O′)을 통해 상기 D플립플롭(44)의 클리어단(CL)측으로 출력하는 클럭분주기(45)를 포함한 것을 특징으로 하는 제어 시스템의 인터럽트 회로.
2. 제 1항에 있어서, 상기 클럭분주기(40)의 출력단(O)에서 출력된 신호는 콘덴서(C2)와, 저항(R2),(R3)의 접속점을 통해 상기 D플립플롭(35)의 클리어단(CL)에 입력되는 것을 특징으로 하는 제어시스템의 인터럽트 회로.
3. 제 1항에 있어서, 상기 인버터(37)로 부터 출력된 신호는 저장(R1)과, 콘덴서(C1) 및 저항(R1)의 접속점을 통해 상기 인버터(38)에 입력되는 것을 특징으로 하는 제어시스템의 인터럽트 회로.
4. 제 1항에 있어서, 상기 D플립플롭(44)의 출력단(Q)에서 출력된 신호는 콘덴서(C5)와, 저항(R7),(R8)의 접속점을 통해 상기 D플립플롭(36)의 프리세트단(PR)에 입력되는 것을 특징으로 하는 제어시스템의 인터럽트 회로.
5. 제 1항에 있어서, 상기 클럭분지구(45)의 출력단(O′)에서 출력된 신호는 콘덴서(C4)와, 저항(R5),(R6)의 접속점을 통해 상기 D플립플롭(44)의 클리어단(CL)에 입력되는 것을 특징으로 하는 제어시스템의 인터럽트 회로.
6. 제 1항에 있어서, 상기 단자(43)에 입력된 신호는 저항(R4)와, 저항(R4) 및 콘덴서(C3)의 접속점을 통해 상기 D플립플롭(44)의 클럭단(C)에 입력되는 것을 특징으로 하는 제어시스템의 인터럽트 회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.