KR970076252A - 마이크로컴퓨터 - Google Patents
마이크로컴퓨터 Download PDFInfo
- Publication number
- KR970076252A KR970076252A KR1019970020505A KR19970020505A KR970076252A KR 970076252 A KR970076252 A KR 970076252A KR 1019970020505 A KR1019970020505 A KR 1019970020505A KR 19970020505 A KR19970020505 A KR 19970020505A KR 970076252 A KR970076252 A KR 970076252A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- common bus
- memory
- signal
- control signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명의 마이크로컴퓨터를 개시한다. 상기 마이크로컴퓨터는 메모리; 데이터 래치신호에 반응하여 내부에 유지될 데이터를 래치하며 제1판독제어신호에 반응하여 래치된 데이터를 출력하고 상태의 변화가 빠른 회로 및 제1판독 제어신호가 공급되면 제1판독제어신호의 신호시간구간보다 짧은 신호시간구간을 갖는 데이터 래치 신호를 생성하는 데이터 래치신호 생성회로를 포함하는 주변 기능부; 및 공통버스를 통하여 메모리와 주변 기능부에 접속되며 상기 회로를 지정하는 어드레스신호와 제1판독제어신호를 공통버스에 출력하여 상기 회로의 액세스를 수행하며 메모리를 지정하는 어드레스 신호와 신호시간폭에서 제1판독제어신호보다 짧은 제2판독제어신호를 공통버스에 출력하며 메모리로의 액세스를 수행하는 중앙처리장치를 구비한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 마이크로컴퓨터의 구성도.
Claims (13)
- 메모리; 데이터 래치신호에 반응하여 내부에 유지될 데이터를 래치하며 제1판독제어신호에 반응하여 래치된 데이터를 출력하고, 상태의 변화가 빠른 회로, 및 제1판독제어신호가 공급되면 제1판독제어신호의 신호시간 폭보다 짧은 신호시간폭을 갖는 데이터 래치신호를 생성하는 데이터 래치신호 생성회로를 포함하는 주변 회로; 및 공통버스를 통하여 상기 메모리와 상기 주변 회로에 접속되는 중앙처리장치로서, 상기 회로를 지정하기 위한 어드레스신호 및 제1판독제어신호를 상기 공통버스에 출력하여 상기 회로로의 액세스를 수행하고, 상기 메모리를 지정하기 위한 어드레스신호 및 신호시간폭에서 제1판독제어신호보다 짧은 제2판독제어신호를 상기 공통버스에 출력하여 상기 메모리로의 액세스를 수행하는 중앙처리장치를 구비하는 것을 특징으로 하는 마이크로컴퓨터.
- 제1항에 있어서, 상기 회로가 카운트 동작을 실행하고, 데이터 래치신호에 반응하여 카운트 동작으로 구한 데이터를 래칭하고, 제1판독제어신호에 반응하여 래치된 데이터를 출력하는 타이머인 것을 특징으로 하는 마이크로컴퓨터.
- 제1항에 있어서, 상기 메모리는 메모리 참조명령을 포함하고 데이터를 프로세싱하는 프로그램을 그 내부에 저장하며, 상기 중앙처리장치는 상기 메모리에 저장된 프로그램에 기초하여 디지털 프로세싱을 수행하고 메모리 참조명령에 따라 상기 회로를 지정하기 위한 어드레스신호, 상기 메모리를 지정하기 위한 어드레스신호, 제1판독제어신호 및 제2판독제어신호를 상기 공통버스에 출력하는 것을 특징으로 하는 마이크로컴퓨터.
- 제1항에 있어서, 상기 주변 회로는, 상기 공통버스와 상기 회로에 접속되어 상기 회로에 의해 주어지는 부하를 상기 공통버스로부터 분리하는 버퍼를 갖는 것을 특징으로 하는 마이크로컴퓨터.
- 제4항에 있어서, 상기 주변 회로는, 상기 공통버스와 상기 데이터 래치신호 생성회로에 접속되어 상기 데이터 래치신호 생성회로에 의해 주어지는 부하를 상기 공통버스로부터 분리하는 버퍼를 갖는 것을 특징으로 하는 마이크로컴퓨터.
- 제1항에 있어서, 상기 주변 회로는, 상기 공통버스와 상기 회로에 접속되어 상기 중앙처리장치가 상기 메모리로의 액세스를 수행할 때 상기 회로에 의해 주어지는 부하를 상기 공통버스로부터 분리하는 스위치회로를 갖는 것을 특징으로 하는 마이크로컴퓨터.
- 제6항에 있어서, 상기 주변 회로는 상기 공통버스와 상기 데이터 래치신호 생성회로에 접속되어 상기 중앙처리장치가 상기 메모리로의 액세스를 수행할 때 상기 데이터 래치신호 생성회로에 의해 주어지는 부하를 상기 공통버스로부터 분리하는 스위치회로를 갖는 것을 특징으로 하는 마이크로컴퓨터.
- 제1항에 있어서, 상기 주변 회로는 외부와 신호를 각각 스와핑하는 입력/출력회로를 포함하며, 상기 각각의 입력/출력회로는 상기 입력/출력회로를 지정하기 위한 어드레스신호 및 제1판독제어신호에 따라 액세스되는 것을 특징으로 하는 마이크로컴퓨터.
- 메모리 참조명령을 포함하고 데이터를 프로세싱하는 프로그램을 그 내부에 저장하기 위한 메모리; 공통버스; 데이터 래치신호에 반응하여 내부에 유지될 데이터를 래치하며 제1판독 제어신호에 반응하여 래치된 데이터를 출력하고 상태의 변화가 빠른 회로, 제1판독제어신호가 공급되면 신호시간폭에서 제1판독제어신호보다 짧은 데이터 래치신호를 생성하는 데이터 래치신호 생성회로, 및 상기 회로와 상기 공통버스 사이, 상기 데이터 래치신호 생성회로와 상기 공통버스 사이에 접속되어 상기 회로와 상기 데이터 래치신호 생성회로에 의해 주어지는 부하를 상기 공통버스로부터 분리하는 분리회로를 포함하는 주변 회로; 및 상기 공통버스를 통하여 상기 메모리와 상기 주변 회로에 접속되는 중앙처리장치로서, 상기 메모리에 저장된 프로그램에 기초하여 디지털 프로세싱을 수행하고 메모리 참조명령에 따라 어드레스신호, 제1판독제어신호 및 신호시간폭에서 제1판독제어신호보다 짧은 제2판독제어신호를 상기 공통버스에 출력하며, 상기 회로로의 액세스를 수행하기 위해 제1판독제어신호를 상기 공통버스에 출력하고 상기 메모리로의 액세스를 수행하기 위해 제2판독제어신호를 상기 공통버스에 출력하는 중앙처리장치를 구비하는 것을 특징으로 하는 마이크로컴퓨터.
- 제9항에 있어서, 상기 회로는, 카운트 동작을 수행하고 데이터 래치신호에 반응하여 카운트 동작에 의해 얻은 데이터를 래칭하며 재1판독제어신호에 반응하여 래치된 데이터를 출력하는 타이머인 것을 특징으로 하는 마이크로컴퓨터.
- 메모리; 공통버스; 외부와 신호를 각각 스와핑하는 입력/출력회로 및 상기 입력/출력회로와 상기 공통버스에 접속되어 상기 입력/출력회로에 의해 주어지는 부하를 상기 공통버스로부터 분리하는 분리회로를 갖는 주변회로; 및 상기 공통버스를 통하여 상기 메모리와 상기 주변 회로에 접속되는 중앙처리장치로서, 상기 각각의 입력/출력회로로의 액세스를 수행하기 위해 상기 각각의 입력/출력회로를 지정하기 위한 어드레스신호 및 제1판독제어신호를 상기 공통버스에 출력하며, 상기 메모리로의 액세스를 수행하기 위해 상기 메모리를 지정하기 위한 어드레스신호 및 신호시간폭에서 제1판독제어신호보다 짧은 제2판독제어신호를 상기 공통버스에 출력하는 중앙처리장치를 구비하는 것을 특징으로 하는 마이크로컴퓨터.
- 제11항에 있어서, 상기 분리회로는, 상기 중앙처리장치가 상기 메모리로의 액세스를 수행할 때 상기 각각의 입력/출력회로에 의해 주어지는 상기 부하를 상기 공통버스로부터 분리하는 스위치회로인 것을 특징으로 하는 마이크로컴퓨터.
- 제11항에 있어서, 상기 분리회로가 버퍼인 것을 특징으로 하는 마이크로컴퓨터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8130267A JPH09311812A (ja) | 1996-05-24 | 1996-05-24 | マイクロコンピュータ |
JP96-130267 | 1996-05-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970076252A true KR970076252A (ko) | 1997-12-12 |
KR100336152B1 KR100336152B1 (ko) | 2002-07-18 |
Family
ID=15030207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970020505A KR100336152B1 (ko) | 1996-05-24 | 1997-05-24 | 마이크로컴퓨터 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6098164A (ko) |
EP (1) | EP0809189B1 (ko) |
JP (1) | JPH09311812A (ko) |
KR (1) | KR100336152B1 (ko) |
CN (1) | CN1145106C (ko) |
DE (1) | DE69708752T2 (ko) |
TW (1) | TW425527B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1295627C (zh) * | 2002-01-29 | 2007-01-17 | 中兴通讯股份有限公司 | 一种基于并行总线的模块地址单元 |
US6728150B2 (en) * | 2002-02-11 | 2004-04-27 | Micron Technology, Inc. | Method and apparatus for supplementary command bus |
CN101118522B (zh) * | 2006-08-04 | 2010-08-25 | 欧姆龙株式会社 | 微型计算机装置 |
JP5888387B1 (ja) * | 2014-10-22 | 2016-03-22 | ミツミ電機株式会社 | 電池保護回路及び電池保護装置、並びに電池パック |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3974479A (en) * | 1973-05-01 | 1976-08-10 | Digital Equipment Corporation | Memory for use in a computer system in which memories have diverse retrieval characteristics |
US4106090A (en) * | 1977-01-17 | 1978-08-08 | Fairchild Camera And Instrument Corporation | Monolithic microcomputer central processor |
US4694391A (en) * | 1980-11-24 | 1987-09-15 | Texas Instruments Incorporated | Compressed control decoder for microprocessor system |
US4509120A (en) * | 1982-09-30 | 1985-04-02 | Bell Telephone Laboratories, Inc. | Variable cycle-time microcomputer |
EP0238090B1 (en) * | 1986-03-20 | 1997-02-05 | Nec Corporation | Microcomputer capable of accessing internal memory at a desired variable access time |
JP2752076B2 (ja) * | 1988-02-23 | 1998-05-18 | 株式会社東芝 | プログラマブル・コントローラ |
US5218693A (en) * | 1988-07-29 | 1993-06-08 | Hitachi, Ltd. | Timer unit and data processing apparatus including the same |
JPH04192047A (ja) * | 1990-11-27 | 1992-07-10 | Toshiba Corp | パーソナルコンピュータ |
US5469547A (en) * | 1992-07-17 | 1995-11-21 | Digital Equipment Corporation | Asynchronous bus interface for generating individual handshake signal for each data transfer based on associated propagation delay within a transaction |
US5463753A (en) * | 1992-10-02 | 1995-10-31 | Compaq Computer Corp. | Method and apparatus for reducing non-snoop window of a cache controller by delaying host bus grant signal to the cache controller |
JP3608804B2 (ja) * | 1993-05-14 | 2005-01-12 | 株式会社ソニー・コンピュータエンタテインメント | バス制御装置 |
JPH07210537A (ja) * | 1993-12-10 | 1995-08-11 | Advanced Micro Devicds Inc | コンピュータシステム |
EP0692764B1 (en) * | 1994-06-17 | 2000-08-09 | Advanced Micro Devices, Inc. | Memory throttle for PCI master |
-
1996
- 1996-05-24 JP JP8130267A patent/JPH09311812A/ja not_active Withdrawn
-
1997
- 1997-04-23 DE DE69708752T patent/DE69708752T2/de not_active Expired - Fee Related
- 1997-04-23 EP EP97106776A patent/EP0809189B1/en not_active Expired - Lifetime
- 1997-04-24 TW TW086105308A patent/TW425527B/zh not_active IP Right Cessation
- 1997-05-05 US US08/851,075 patent/US6098164A/en not_active Expired - Lifetime
- 1997-05-15 CN CNB971131465A patent/CN1145106C/zh not_active Expired - Fee Related
- 1997-05-24 KR KR1019970020505A patent/KR100336152B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0809189A2 (en) | 1997-11-26 |
CN1167947A (zh) | 1997-12-17 |
EP0809189A3 (en) | 1998-04-08 |
US6098164A (en) | 2000-08-01 |
EP0809189B1 (en) | 2001-12-05 |
DE69708752D1 (de) | 2002-01-17 |
TW425527B (en) | 2001-03-11 |
JPH09311812A (ja) | 1997-12-02 |
CN1145106C (zh) | 2004-04-07 |
DE69708752T2 (de) | 2002-08-08 |
KR100336152B1 (ko) | 2002-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920001518A (ko) | 반도체 집적회로 | |
KR900000787A (ko) | 화상처리장치 | |
KR910001771A (ko) | 반도체 메모리 장치 | |
KR900015434A (ko) | 신호 발생회로 | |
KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
KR970076252A (ko) | 마이크로컴퓨터 | |
KR880011656A (ko) | 레지스터 회로 | |
KR910001545A (ko) | Cpu 코어 | |
KR920001331A (ko) | 프로세서 | |
KR950025534A (ko) | 인터럽트신호의 멀티플렉싱회로 | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
KR920010468A (ko) | 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기 | |
KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
KR920008597A (ko) | 마이크로 컴퓨터 | |
KR970007644A (ko) | 16비트 데이타 버스를 가진 디램 데이타 억세스 제어방법 및 그 회로 | |
KR910010299A (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
KR900013393A (ko) | 가상기억장치의 영역구분방식 및 회로 | |
KR890017612A (ko) | 프로그램머블 로직 콘트롤러의 프로그램 카운터 | |
KR930004865A (ko) | 메모리 라이트 보호회로 | |
KR900006978A (ko) | 다이내믹형 메모리 | |
JPH01230162A (ja) | マイクロコンピュータ | |
KR970023423A (ko) | 반도체 메모리장치의 워드라인 구동방법 | |
KR920017124A (ko) | 사용자가 구성할수 있는 논리 장치의 배열 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |