KR900013393A - 가상기억장치의 영역구분방식 및 회로 - Google Patents
가상기억장치의 영역구분방식 및 회로 Download PDFInfo
- Publication number
- KR900013393A KR900013393A KR1019890001236A KR890001236A KR900013393A KR 900013393 A KR900013393 A KR 900013393A KR 1019890001236 A KR1019890001236 A KR 1019890001236A KR 890001236 A KR890001236 A KR 890001236A KR 900013393 A KR900013393 A KR 900013393A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- virtual memory
- memory device
- cpu
- storage area
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도.
Claims (3)
- 프로쎄서와 가상 기억장치를 구비한 디지탈 시스템에 있어서, 가상기억장치선택시 상기 프로쎄서가 다수의 데이터라인 통해 데이터를 출력하는 한편 트리거라인을 통해 펄스형태의 트리거신호를 출력하여 가상처리 장치의 페이지단위의 저장 구역을 선택하는 저장구역선택과정과, 상기 저장구역선택과정에서 출력된 트리거라인상의 트리거신호에 의해 다수의 데이터라인상의 데이터를 래치한 다음 가상기억장치로 인가하여 가상기억장치의 다수의 페이지단위저장 구역중 하나를 억세스 대기상태로 인에이블시키는 저장구역 제어과정으로 이루어짐을 특징으로 하는 가상기억장치의 영역구분방식.
- 시스템을 제어처리하기 위한 CPU(10)와, 상기 CPU(10)에서 처리된 정보를 저장하기 위한 다수의 확장용 메모리보드(MB1-MBn)를 구비한 디지탈시스템에 있어서, 상기 CPU(10)의 데이터출력단자(D0-Dn-1)에 각각 접속되어 메모리보드선택시 대응 접속되어진 다수의 메모리보드(MB1-MBn)의 작동을 제어하는 다수의 보드제어수단으로 구성함을 특징으로 하는 가상기억장치의 영역 구분회로.
- 제2항에 있어서, 보드제어수단이 상기 CPU(10)로 부터 인가되는 트리거신호에 의해 상기 CPU(10)상의 해당된 데이터라인의 논리데이터를 래치 출력하는 래치소자와, 상기 래치소자의 출력과 상기 CPU(10)의 보드선택단자의 출력을 논리연산하여 대응접속된 확장용 메모리모드에 인가하는 논리연산 소자로 구성됨을 특징으로 하는 가상기억장치의 영역구분회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890001236A KR910005381B1 (ko) | 1989-02-02 | 1989-02-02 | 가상기억장치의 영역구분방식 및 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890001236A KR910005381B1 (ko) | 1989-02-02 | 1989-02-02 | 가상기억장치의 영역구분방식 및 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900013393A true KR900013393A (ko) | 1990-09-05 |
| KR910005381B1 KR910005381B1 (ko) | 1991-07-29 |
Family
ID=19283582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890001236A KR910005381B1 (ko) | 1989-02-02 | 1989-02-02 | 가상기억장치의 영역구분방식 및 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910005381B1 (ko) |
-
1989
- 1989-02-02 KR KR1019890001236A patent/KR910005381B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005381B1 (ko) | 1991-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880008228A (ko) | 표시장치 | |
| KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
| KR850003610A (ko) | 반도체 메모리 장치 | |
| KR900000787A (ko) | 화상처리장치 | |
| KR910001771A (ko) | 반도체 메모리 장치 | |
| KR860700300A (ko) | 입력 기억 회로 수단 및 그 분배 사용방법 | |
| KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
| KR880011676A (ko) | 캐쉬 메모리를 사용한 블록 액세스 방식 | |
| KR970706541A (ko) | 확장된 하버드구조 메모리시스템 (an extended harvard architecture memory system) | |
| KR900013393A (ko) | 가상기억장치의 영역구분방식 및 회로 | |
| KR970076252A (ko) | 마이크로컴퓨터 | |
| KR920006870A (ko) | 데이터 처리장치 | |
| KR890004238A (ko) | 순차접근 기억장치 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| KR910001566A (ko) | 공통 메모리 억쎄스방식 | |
| KR970068160A (ko) | 메모리 소자의 출력 제어장치 및 방법 | |
| KR910020588A (ko) | 영상과 그래픽 중첩회로 | |
| KR970023423A (ko) | 반도체 메모리장치의 워드라인 구동방법 | |
| KR920018755A (ko) | 반도체 기억장치 | |
| KR940022285A (ko) | 데이타처리시스템 및 그것에 사용되는 프로세서 | |
| KR970056649A (ko) | 전전자 교환기에 있어서 공유 메모리를 이용한 국데이타 처리 장치 | |
| KR900000765A (ko) | 포스시스템의 데이타 요구 고속처리회로 | |
| KR970076838A (ko) | 반도체 메모리 장치 | |
| KR890017612A (ko) | 프로그램머블 로직 콘트롤러의 프로그램 카운터 | |
| KR920001353A (ko) | 프로세서와 코프로세서의 프로세서간 통신방식 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020628 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |