KR920001353A - 프로세서와 코프로세서의 프로세서간 통신방식 - Google Patents

프로세서와 코프로세서의 프로세서간 통신방식 Download PDF

Info

Publication number
KR920001353A
KR920001353A KR1019900009181A KR900009181A KR920001353A KR 920001353 A KR920001353 A KR 920001353A KR 1019900009181 A KR1019900009181 A KR 1019900009181A KR 900009181 A KR900009181 A KR 900009181A KR 920001353 A KR920001353 A KR 920001353A
Authority
KR
South Korea
Prior art keywords
data
processor
terminal
coprocessor
memory
Prior art date
Application number
KR1019900009181A
Other languages
English (en)
Other versions
KR920004414B1 (ko
Inventor
김종대
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019900009181A priority Critical patent/KR920004414B1/ko
Publication of KR920001353A publication Critical patent/KR920001353A/ko
Application granted granted Critical
Publication of KR920004414B1 publication Critical patent/KR920004414B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

내용 없음.

Description

프로세서와 코프로세서의 프로세서간 통신방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 블럭 구성도.
제 2 도는 본 발명에 따른 블럭 구성도.
제 3 도는 제 2 도의 동작 타이밍도.
제 4 도는 제 2 도중 메모리(40)의 메모리 맵도.
제 5 도는 제 2 도의 다른 실시예의 블럭 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 프로세서 20 : 코프로세서
30 : 멀티플렉서 40 : 메모리.

Claims (1)

  1. 시스템을 제어하는 프로세서(10)와, 상기 프로세서(10)의 데이타단자(DATA)에 데이타 입력단자(Din)가 접속되어 상기 프로세서(10)로부터 입력되는 데이타를 처리하여 데이타 출력단자(Dout)로 출력하는 코프로세서(20)와, 상기 코프로세서(20)의 데이타 출력단자(Dout)에 데이타 입력단자가 접속되고 상기 프로세서(10)의 데이타단자(DATA)에 출력단자가 접속되어 상기 코프로세서(20)에서 출력되는 처리된 데이타를 소정제어에 의해 입출력단자로 출력하거나, 입출력단자에 입력되는 데이타를 상기 프로세서(10)로 출력하는 멀티플렉서(30)와, 상기 프로세서(10)의 어드레스단자(ADDR) 및 리드/라이트단자(R/W)에 각각 어드레스단자(ADDR)와 리드/라이트단자(R/W)가 접속되고 상기 멀티플렉서(30)의 입출력단자와 데이타단자(DATA)가 접속되어 상기 프로세서(10)의 리드/라이트신호와 어드레스신호에 의해 상기 멀티플렉서(30)에서 출력되는 처리된 데이타를 저장하거나 저장된 데이타를 출력하는 메모리(40)를 구비한 프로세서와 코프로세서의 프로세서간 통신방식에 있어서, 상기 프로세서(10)가 어드레스신호를 상기 메모리(40)로 직접 출력하고 처리할 데이타는 상기 코프로세서(20)로 출력하여 코프로세서(20)에서 처리된 데이타를 상기 메모리(40)에 저장하는 제 1 과정과, 상기 메모리(40)에 저장된 처리된 데이타를 읽어들일때는 어드레스신호를 상기 메모리(40)로 직접 출력하여 처리된 데이타를 상기 코프로세서(20)를 거치지 않고 상기 메모리(40)로 부터 직접 읽어들이는 제 2 과정으로 이루어짐을 특징으로 하는 프로세서와 코프로세서의 프로세서간 통신방식.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900009181A 1990-06-21 1990-06-21 프로세서와 코프로세서의 프로세서간 통신방식 KR920004414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900009181A KR920004414B1 (ko) 1990-06-21 1990-06-21 프로세서와 코프로세서의 프로세서간 통신방식

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009181A KR920004414B1 (ko) 1990-06-21 1990-06-21 프로세서와 코프로세서의 프로세서간 통신방식

Publications (2)

Publication Number Publication Date
KR920001353A true KR920001353A (ko) 1992-01-30
KR920004414B1 KR920004414B1 (ko) 1992-06-04

Family

ID=19300361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009181A KR920004414B1 (ko) 1990-06-21 1990-06-21 프로세서와 코프로세서의 프로세서간 통신방식

Country Status (1)

Country Link
KR (1) KR920004414B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507096B1 (ko) * 2008-12-17 2015-03-30 어드밴스드 마이크로 디바이시즈, 인코포레이티드 명령어 스트림을 공유하는 코프로세서 유닛

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507096B1 (ko) * 2008-12-17 2015-03-30 어드밴스드 마이크로 디바이시즈, 인코포레이티드 명령어 스트림을 공유하는 코프로세서 유닛

Also Published As

Publication number Publication date
KR920004414B1 (ko) 1992-06-04

Similar Documents

Publication Publication Date Title
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR880008330A (ko) 스테이틱 램의 프리차아지 시스템
KR910001771A (ko) 반도체 메모리 장치
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
KR960020510A (ko) 줄길이복호화기
KR880003252A (ko) 마이크로 프로세서
KR910015999A (ko) 반도체 메모리장치
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR920001353A (ko) 프로세서와 코프로세서의 프로세서간 통신방식
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR920001532A (ko) 이중포트메모리장치
KR100205305B1 (ko) 페이지 모드회로
KR890004238A (ko) 순차접근 기억장치
KR970022776A (ko) 메모리 억세스 장치 및 방법
KR890017613A (ko) 메모리 확장 회로 및 방식
KR930004865A (ko) 메모리 라이트 보호회로
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR960042328A (ko) 디지탈 출력의 제어회로
KR970029178A (ko) 전자 줌을 위한 수평지연 라인 메모리
KR920014047A (ko) 데이터 액세스 회로
KR910020588A (ko) 영상과 그래픽 중첩회로
KR960042368A (ko) 시리얼 이이피롬 리드/라이트 장치 및 그 방법
KR890003180A (ko) 교환기의 카드 종별 및 포트 확인방법
KR940009842A (ko) 메모리 병렬 제어장치
KR970062916A (ko) 바이트/비트 어드레싱이 가능한 메모리 구조

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee