KR890017613A - 메모리 확장 회로 및 방식 - Google Patents

메모리 확장 회로 및 방식 Download PDF

Info

Publication number
KR890017613A
KR890017613A KR1019880006483A KR880006483A KR890017613A KR 890017613 A KR890017613 A KR 890017613A KR 1019880006483 A KR1019880006483 A KR 1019880006483A KR 880006483 A KR880006483 A KR 880006483A KR 890017613 A KR890017613 A KR 890017613A
Authority
KR
South Korea
Prior art keywords
bank
memory
selection signal
data
decoding
Prior art date
Application number
KR1019880006483A
Other languages
English (en)
Inventor
박승건
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019880006483A priority Critical patent/KR890017613A/ko
Publication of KR890017613A publication Critical patent/KR890017613A/ko

Links

Landscapes

  • Dram (AREA)

Abstract

내용 없음

Description

메모리 확장 회로 및 방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 고안을 따른 구체회로도의 제1실시예도, 제3도는 뱅크 메모리 메트릭스도, 제4도는 본 고안을 따른 구체회로도의 제2실시예도.

Claims (5)

  1. 8비트의 마이크로 프로세서와, 룸 및 램으로 구성되어 있으며 소정 제1선택신호에 의해 인에이블되어 상기 마이크로 프로세서의 제3, 제4 어드레스에 의해 데이타를 리드/라이트하는 기본 메모리와, 소정 뱅크 및 페이지 단위로 분할 구성되어 있는 메모리 확장영역으로서 소정뱅크 및 페이지 선택신호에 의해 해당 뱅크의 페이지 영역이 인에이블되어, 제3어드레스에 의해 데이타를 리드/라이트하는 뱅크메모리를 구비한 메모리 확장회로에 있어서, 상기 마이트로 프로세서의 소정 제1어드레스를 디코딩한후 이를 논리 조합하여 필요한 영역별로 분할된 제1-제3선택신호를 발생하는 선택신호 발생수단과, 상기 제3선택신호에 의해 인에이블되어, 상기 마이크로 프로세서의 제2어드레스를 디코딩하여 입출력 장치 선택신호 및 소정 제1제어신호를 발생하는 입출력 디코딩수단과, 상기 마이크로 프로세서의 뱅크 메모리 선택데이타를 상기 제1제어신호 및 제2선택신호에 의해 래치, 출력 디코딩한 후 상기 뱅크 메모리의 뱅크 및 페이지 선택신호를 발생하는 뱅크 메모리 선택수단으로 구성됨을 특징으로 하는 회로.
  2. 제1항에 있어서, 선택신호 발생수단이 어드레스 버스중 A13-A15의 제1어드레스를 디코딩하여 8킬로바이트 단위의 영역을 선택할 수 있는 제1-제8디코딩 신호를 발생하는 메모리 디코더(40)와, 상기 디코딩 신호중 제1-제6디코딩 신호를 논리 조합하여 상기 기본 메모리의 용량에 따라 롬 및 램의 선택신호를 발생하는 제1선택신호 수단과, 상기 제7디코딩 신호로 제2선택신호를, 상기 제8디코딩 신호로 제3선택신호를 발생하도록 구성함을 특징으로 하는 메모리 확장회로.
  3. 제1항에 있어서, 입출력 디코딩 수단이, 상기 제8디코딩 신호에 의해 동작되어 어드레스 버스중 A5-A7의 제2어드레스를 디코딩하여 입출력 장치 선택신호 및 제1제어신호를 발생하도록 구성함을 특징으로 하는 메모리 확장회로.
  4. 제1항에 있어서, 뱅크 메모리 선택수단이 상기 마이크로 프로세서의 뱅크 메모리 선택데이타를 상기 제1제어신호에 의해 내부에 보관하며, 상기 제2선택신호에 의해 제1뱅크 데이타(D7-D4)및 제2뱅크데이타인 페이지 선택신호를 래치 출력하는 래치(50)와, 상기 제1뱅크데이타(D7-D4)를 디코딩하여 상기 뱅크메모리의 각 뱅크 선택신호를 발생하는 뱅크디코더(51)로 구성함을 특징으로 하는 메모리 확장회로.
  5. 8비트의 마이크로 프로세서와, 롬 및 램으로 구성되어 있으며, 소정 제1선택신호에 의해 인에이블되어 상기 마이크로 프로세서이 제3,제4 어드레스에 의해 데이타를 리드/라이트하는 기본 메모리와, 소정 뱅크 및페이지 단위로 분할 구성되어 있는 메모리 확장영역으로서 소정 뱅크 및 페이지 선택신호에 의해 해당 뱅크의 페이지 영역이 인에이블되어, 제3어드레스에 의해 데이타를 리드/라이트하는 뱅크메모리를 구비한 메모리 확장방식에 있어서, 상기 마이크로 프로세서에서 제1영역 어드레스 발생시 기본메모리를 인에이블하여 제3,제4어드레스에 의해 데이타를 리드/라이트하며 기본적인 프로그램을 수행하는제1과정과, 상기 마이크로 프로세서에서 뱅크메모리 선택데이타 및 제3영역 어드레스 발생시 입출력 디코더를 인에이블하여 제1제어신호를 발생하고, 상기 제1제어신호에 의해 뱅크메모리 선택데이타를 보관하는 제2과정과, 상기 제2과정 수행후 제2영역 어드레스 신호에 의해 보관중인 뱅크 메모리 선택데이타를 출력한후 디코딩하여 상기 뱅크메모리의 뱅크 및 페이지를 선택하고, 제3어드레스에 의해 해당 선택 페이지에 데이타를 리드/라이트하는 제3과정으로 이루어짐을 특징으로 하는 메모리 확장방식.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880006483A 1988-05-31 1988-05-31 메모리 확장 회로 및 방식 KR890017613A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880006483A KR890017613A (ko) 1988-05-31 1988-05-31 메모리 확장 회로 및 방식

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880006483A KR890017613A (ko) 1988-05-31 1988-05-31 메모리 확장 회로 및 방식

Publications (1)

Publication Number Publication Date
KR890017613A true KR890017613A (ko) 1989-12-16

Family

ID=68233738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006483A KR890017613A (ko) 1988-05-31 1988-05-31 메모리 확장 회로 및 방식

Country Status (1)

Country Link
KR (1) KR890017613A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329768B1 (ko) * 1998-12-30 2002-05-09 박종섭 마이크로컨트롤러의메모리어드레싱장치
KR100483726B1 (ko) * 1996-03-26 2005-08-09 로베르트 보쉬 게엠베하 제어시스템의작동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483726B1 (ko) * 1996-03-26 2005-08-09 로베르트 보쉬 게엠베하 제어시스템의작동방법
KR100329768B1 (ko) * 1998-12-30 2002-05-09 박종섭 마이크로컨트롤러의메모리어드레싱장치

Similar Documents

Publication Publication Date Title
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR920001333A (ko) 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR880008330A (ko) 스테이틱 램의 프리차아지 시스템
KR910008581A (ko) 마이크로 콘트롤러
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
KR920004946A (ko) Vga의 입출력 포트 액세스 회로
KR890017613A (ko) 메모리 확장 회로 및 방식
KR920020322A (ko) 명령처리장치
KR960005616A (ko) 메모리 제어 회로와 그 회로를 내장한 집적 회로 소자
KR890007639Y1 (ko) 메모리 확장회로
KR900002496Y1 (ko) 메모리 영역 확장 회로
KR930005010A (ko) 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법
KR900003746A (ko) 어드레스 메모리 유니트
KR940020233A (ko) 다이나믹 램 메모리(dram) 액세스 제어장치
KR920001353A (ko) 프로세서와 코프로세서의 프로세서간 통신방식
KR970029070A (ko) 입출력데이타의 크기를 달리하는 선입선출메모리장치 및 그 방법
KR890004238A (ko) 순차접근 기억장치
KR910010312A (ko) 포스터미널의 화일 메모리 확장방식
KR970062916A (ko) 바이트/비트 어드레싱이 가능한 메모리 구조
JPH01191953A (ja) コンピュータシステム
JPH0224748A (ja) アドレス切替回路
JPH03211641A (ja) メモリ装置のアドレス指定方法
KR930004865A (ko) 메모리 라이트 보호회로
KR970051199A (ko) 메모리의 리드/라이트회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination