KR100483726B1

KR100483726B1 - 제어시스템의작동방법

Info

Publication number: KR100483726B1
Application number: KR1019970010534A
Authority: KR
Inventors: 헬무트 부베크
Original assignee: 로베르트 보쉬 게엠베하
Priority date: 1996-03-26
Filing date: 1997-03-26
Publication date: 2005-08-09
Also published as: JPH1049439A; KR970066884A; DE19712731A1; US6078984A

Abstract

중앙 처리 장치에 내부 비휘발성 메모리를 설치하지 않아도 되도록 구성된다. 비휘발성 메모리와 휘발성 메모리는 비휘발성 메모리의 각각의 액세스를 허용한 메모리 뱅크에 부분적으로만 액세스 가능하고, 각각의 메모리 뱅크의 액세스할 수 없는 부분에 할당된 주소를 통해 응답시행이 행해 질 때, 휘발성 메모리가 액세스를 허용하는 상태에 놓여 상기 주소를 통해 응답 가능하도록 한다.

Description

제어 시스템의 작동 방법

본 발명은 프로그램과 데이타를 기억하기 위한 제어 장치의 작동 방법으로서, 상기 제어 장치에는 적어도 하나의 메모리 뱅크로 된 비휘발성 메모리와 휘발성 메모리가 설치되어 있고, 동시에는 비휘발성 메모리의 단지 하나의 메모리 뱅크에만 액세스 가능하고, 액세스를 허용하는 메모리 뱅크는 각각 주소를 사용하여 응답 가능하고, 상기 주소는 모든 메모리 뱅크에 대해 공통인, 메모리 뱅크의 크기에 적합한 메모리 뱅크 주소 영역 내에 있는, 작동 방법에 관한 것이다.

이와 같은 방법을 실시하기 위한 구조가 도 4에 도시되어 있다. 도시된 구조는 자동차 제어 장치(1) 형태의 제어 시스템과, 필요에 따라 이에 접속되어 상기 자동차 제어 장치(1)를 프로그래밍하기 위한 프로그래밍 장치(2)로 구성되어 있다.

상기 자동차 제어 장치(1)는 중앙 처리 장치(11) 형태의 제어 유닛, 비휘발성 메모리(12)(외부 ROM), 및 휘발성 메모리(13)(외부 RAM)를 가지고 있다.

상기 자동차 제어 장치(1)에 의해, 도시되지 않은 자동차 구성 요소들, 예컨대 기관, 브레이크 장치 등이 제어된다.

상기 중앙 처리 장치(11)는 마이크로 프로세서, 마이크로 컨트롤러나 이와 유사한 것 등으로 구현될 수 있다. 본 실시예에서 이는 내부 비휘발성 메모리(내부 ROM)와 내부 휘발성 메모리(내부 RAM)를 가지고 있는 8비트 마이크로 컨트롤러로서, 예컨대 인텔 8051 패밀리이다.

비휘발성 메모리(12)는 본 실시예에서 플래시 EPROM 형태의 전기적 소거 및 프로그래밍 가능한 비휘발성 메모리이다.

전기적 소거 및 프로그래밍 가능 비휘발성 메모리를 사용하면, 상기 메모리의 내용을 언제나 비교적 용이하게 지속적으로 갱신할 수 있기 때문에 유리하다. 이는, 예기치 않은 에러가 기억 데이타 또는 프로그램에 존재하는 경우나 고객의 희망이 다른 경우에 매우 유리하다.

플래시 EPROM을 전기적 소거 및 프로그래밍 가능 비휘발성 메모리로 사용하는 점이 더욱 더 중요하다. 왜냐하면 상기 소자는 "통상적인" EPROM (메모리셀의 실장 밀도가 높음)의 이점과 EEPROM (전기적으로 간단하고 편리하게 기억내용을 소거할 수 있음)의 이점을 겸비하고 있기 때문이다.

휘발성 메모리(13)는 본 실시예에서는 "통상적인" 기록 판독 메모리(RAM)이다.

중앙 처리 장치(11)는 비휘발성 메모리(ROM)와 휘발성 메모리(RAM)를 가지고 있다. 비휘발성 메모리는 내부 ROM과 외부 플래시 EPROM(12(외부 ROM)으로 구성되어 있다. 휘발성 메모리는 내부 RAM과 외부 RAM(13)으로 구성되어 있다. 이는 도 4에 도시되어 있다.

대부분의 8 비트 마이크로 컨트롤러는 데이타와 프로그램이 서로 별개로 설치된 메모리에 기억되도록 구성되어 있다. 일반적으로, 프로그램 메모리로는 ROM이 사용되고, 데이타 메모리로는 RAM이 사용된다.

본 실시예에서는 중앙 처리 장치(11)가 실행해야 할 프로그램은 ROM에 기억되어 있다. 중앙 처리 장치(11)에 구비된 ROM이 이에 적합한데, 앞서 이미 설명한 바와 같이, 적어도 부분적으로는 언제나 또한 많은 비용이 들이지 않고도 재프로그래밍할 수 있기 때문이다.

재프로그래밍 가능 메모리, 예컨대, 플래시 EPROM을 설치하면, 제어 시스템 하드웨어와 이에 상응하는 제어가 특별히 요구된다.

플래시 EPROM의 재프로그래밍 중에는, 상기 소자가 통상적인 판독가능 프로그램 메모리로 사용될 수 없다. 이 때문에 문제없이 재프로그래밍을 실행하기 위해서는, 재프로그래밍을 실시하는 프로그램을 다른 장소, 즉 중앙 처리 장치(11)의 내부 ROM에, 기억해 두어야 한다.

이는, 중앙 처리 장치의 주소 라인을 통해 주소지정 가능한 메모리가 매우 작은 경우에도 적합하다. 상기 경우에는 복수의 메모리 뱅크로 분할된 메모리를 사용할 수 있다. 여기에서, 각 메모리 뱅크는 사용 가능한 주소 라인에 의해 완전히 주소지정 가능한 크기를 가지도록 되어 있다. 또한, 중앙 처리 장치는 원래 메모리 주소용이 아닌 출력 신호(포트 출력 신호)를 사용하여 메모리 뱅크를 전환할 수 있다.

이를 위한 구체예가 본 실시예이다. 사용된 마이크로 컨트롤러가 그 16개의 주소 라인을 통해 64k 바이트의 메모리밖에 주소 지정할 수 없는데 반해, 도 5에 도시된, 제공된 외부 ROM의 (필요) 용량은 128k 바이트이다. 따라서 128k 바이트가 2개의 64k 바이트 메모리 뱅크로 분할되고, 이들 뱅크 사이에서 필요에 따라 선택적으로 전환 가능하다.

이와 같은 메모리 뱅크 전환이 외부 ROM의 막 액티브된 메모리 뱅크 자체에 의해 유발 되는 경우에는, 외부 ROM의 중앙 처리 장치의 다음 액세스가 매우 높은 에러확률로 은폐된다는 점에서 문제가 된다. 즉, 메모리 뱅크 전환이 예상보다도 빠르게 또는 느리게 행해지는 경우에는, 중앙 처리 장치의 외부 ROM의 액세스는 이때의 무효 데이타 또는 에러 데이타(에러가 있는 메모리 뱅크의 데이타)를 얻게 된다는 점에서 실패하게 된다.

따라서 이를 회피하기 위해, 메모리 뱅크 전환도 중앙 처리 장치의 내부 ROM에서 실행하고, 상응하는 프로그램도 마찬가지로 거기에 기억해 둔다.

특정 프로그램 또는 프로그램 부분을 중앙 처리 장치의 내부 ROM에 기억해 두어야 한다는 필요성 때문에, 내부 ROM을 생략할 수밖에 없고, 경우에 따라서는 매우 큰 용량이 아니면 안 된다.

비교적 큰 내부 ROM을 가진 중앙 처리 장치(1)가 ROM을 전혀 가지고 있지 않거나, 비교적 작은 ROM 밖에 가지고 있지 않은 것보다 고가라는 것은 명백하다. 그 이유는 하드웨어 비용뿐만 아니라, 제조자측의 ROM 프로그래밍을 위한 마스크 제작 때문이다.

뿐만 아니라, 내부 ROM을 포함하고 있는 중앙 처리 장치는, 이 ROM에 기억되어 있는 프로그램에 에러가 존재하는 것으로 판명되거나, 상기 ROM에 기억된 프로그램의 확장 또는 변경이 필요한 것으로 판명되면 즉시 사용 불가능해진다. 이러한 경우, 중앙 처리 장치의 재고품을 돌연 사용할 수 없게 될 뿐만 아니라, 경우에 따라서는 이미 공급된 자동차 제어 시스템을 교환하지 않으면 안 된다.

본 발명의 과제는 중앙 처리 장치에 내부 비휘발성 메모리를 마련하지 않아도 되는 구성를 제공하는데 있다.

상기 과제는 본 발명에 의해, 비휘발성 메모리와 휘발성 메모리는 비휘발성 메모리의 각각의 액세스 허용 메모리 뱅크에 부분적으로만 액세스 가능하고, 각각의 메모리 뱅크의 액세스할 수 없는 부분에 할당된 주소를 통해 응답 시행이 행될 때, 휘발성 메모리가 액세스 허용 상태에 되어, 상기 주소를 통해 응답 가능하도록 구성함으로써 해결된다.

비휘발성 메모리의 각각의 메모리 뱅크 부분은 휘발성 메모리에 의해 치환된다. 환언하면, 휘발성 메모리가 비휘발성 메모리의 주소 영역에 병합된다.

결과적으로, 휘발성 메모리와 비휘발성 메모리로부터 통합된 프로그램 메모리가 형성된다. 즉, 제어 시스템에 존재하는 중앙 처리 장치가 비휘발성 메모리에 기억되어 있는 프로그램도 실행할 수 있다.

비휘발성 메모리에서는 실행할 수 없는(예컨대, 상기 프로그램을 일차적으로 밖에 사용할 수 없거나 제한적으로밖에 사용할 수 없기 때문임) 프로그램은 그 실행 전에 휘발성 메모리에 복사되어, 이 휘발성 메모리에서 실행할 수 있다. 즉, 경우에 따라서는 에러가 있는 메모리 또는 제한적으로밖에 사용할 수 없는 메모리에 완전히 의존하지 않게 된다.

비휘발성 메모리의 에러 원인 또는 제한적 사용 원인은 여기에서는 중요하지 않다. 상기 원인은 예컨대, 비휘발성 메모리가 마침 재프로그래밍된 것일 수 있다. 그러나 이 원인은 또한 비휘발성 메모리의 한쪽의 메모리 뱅크로부터 다른 쪽의 메모리 뱅크측으로의 전환에서도 얻을 수 있다.

특히, 후자의 경우에서는 본 발명의 방법을 실시하는 경우에, 비휘발성 메모리의 메모리 뱅크 교번이 행해 질 때, 상응하는 과정을 휘발성 메모리에서 실행할 필요가 없으면 유리한 것으로 판명되었다. 비휘발성 메모리는 오히려, 비휘발성 메모리의 모든 메모리 뱅크에 대한 공통 버퍼 메모리 장치로 구성할 수 있고, 상기 버퍼 메모리장치는 각각의 액티브 메모리 뱅크에 의존하지 않고, 오로지 중앙 처리 장치의 주소 신호에 의존하여, 항상 동일하게 (같은 주소를 통해) 응답할 수 있다. 이에 따라 휘발성 메모리는 비휘발성 메모리를 사용할 수 있는지의 여부에 의존하지 않고 항상 완전하게 제한 없이 사용할 수 있다. 따라서 이 메모리는 본 발명의 제어에서는 지금까지의 중앙 처리 장치의 내부 ROM에 대해 완전히 등가로 대체할 수 있어, 오히려 융통성 있게 사용할 수 있다.

또한 본 발명의 방법은 중앙 처리 장치내에 내부 비휘발성 메모리를 설치하는 것을 매우 간단하게 생략할 수 있다.

본 발명의 바람직한 실시예는 특허청구의 범위의 종속항에 기재되어 있다.

실시예

이하의 설명은 도 4에 도시된, 서두에서 이미 상술한 자동차 제어 시스템(1) 형태의 제어 시스템로부터 시작한다. 즉, 본 발명의 제어 시스템도, 인텔(8051) 패밀리의 마이크로 컨트롤러 형태의 중앙 처리 장치(11), 상기 플래시 EPROM 형태의 외부 비휘발성 메모리(12), 및 "통상적인" RAM 형태의 외부 휘발성 메모리를 가지고 있을 수 있다.

중앙 처리 장치(11)는 16개 주소 라인(A0∼A15)을 가지고 있을 수 있고, 상기 주소 라인에 의해 64k 바이트 용량의 메모리를 주소 지정할 수 있다.

비휘발성 메모리(12)는 128k 바이트의 기억 용량을 가지고 있을 수 있다. 휘발성 메모리(13)는 8k 바이트의 기억 용량을 가지고 있을 수 있다.

하지만, 제어 시스템의 구체적인 구성은 설명을 위해 선택된 것이고, 본 발명의 적용을 이와 같은 장치에 한정되지 않는다. 중앙 처리 장치(11), 외부 비휘발성 메모리(12) 및 외부 휘발성 메모리(13)로서 각각의 군의 서로 독립적인 임의의 대체품을 선택할 수도 있다. 메모리 기억 용량, 복수의 메모리 뱅크의 분할, 메모리 뱅크의 크기 및 개수는 중앙 처리 장치(11)의 기술적 데이타에 근거하는 것인데, 기본적으로는 이것도 임의로 선택 가능하다.

비휘발성 메모리는 본 실시예에서는, 128k 바이트의 기억 용량을 가지고 있다. 이 크기는 중앙 처리 장치의 주소 라인에 의해 결정되고 주소 지정 가능한 64k 바이트 기억 용량의 2배이다. 따라서 비휘발성 메모리의 128k 바이트는 각각 64k바이트의 기억 용량을 가지고 있는 2개의 메모리 뱅크로 분할된다. 2개의 메모리 뱅크 각각은 중앙 처리 장치의 주소 라인에 의해 전부 주소지정될 수 있다. 또한, 이와 동시에 2개의 메모리 뱅크중 한 쪽만을 액세스할 수 있다. 어느 쪽이 액세스되는 메모리 뱅크인지는 원래는 메모리 주소 지정용인 중앙 처리 장치의 출력 신호(포트 출력 신호)에 의해 결정된다. 필요에 따라, 한쪽의 메모리 뱅크로부터 다른 쪽 메모리 뱅크측으로 전환할 수 있다. 이 과정은 나중에 보다 상세히 설명한다.

본 발명에서는, 비휘발성 메모리와 휘발성 메모리가 다음과 같이 제어된다. 즉, 비휘발성 메모리(12)의 각각 새로운 액세스를 허가한 메모리 뱅크에 부분적으로밖에 액세스할 수 없도록 하여, 각각의 메모리 뱅크의 일부(이곳에는 액세스할 수 없음)에 할당된 주소를 통해 응답시행을 행할 때에, 휘발성 메모리(13)의 액세스를 허용하는 상태로 세트하여, 이 주소를 통해 응답가능하게 한다.

그 결과, 도1에 도시된 바와 같은 메모리 구조가 얻어진다. 이와 같은 구조를 얻기 위한 출발점은 비휘발성 메모리(12)의 2개의 메모리 뱅크이다. 이들 2개 메모리 뱅크중 제 1(하측) 메모리 뱅크는 도시된 바와 같이(사용가능한 모든 기억용량을 기준으로 하여) 0부터 64k 바이트의 주소영역을 점유하고 있다. 또한, 제 2(상측) 메모리 뱅크는 도시된 바와 같이(사용가능한 모든 기억용량을 기준으로 하여) 64k 바이트로부터 128k 바이트의 주소영역을 점유하고 있다.

하지만, 도 1로부터 알 수 있는 바와같이, 비휘발성 메모리에서 1메모리 뱅크당 사용 가능한 64k 바이트는 각각 54k 바이트만 사용된다. 비휘발성 메모리의 나머지 8k 바이트는 각각 휘발성 메모리에 의해 치환된다.

휘발성 메모리에 의해 형성된 메모리영역은 각각의 메모리 뱅크의 각각의 최상위 8k 바이트를 포괄한다. 각각의 64k 바이트 블록 내에 RAM 영역을 이와 같이 배치함으로써, 나중에 더욱 상세하게 설명되는 바와 같이 특히 간단하고 실용적인 본 발명의 실현이 가능해진다. 하지만 기본적으로는 RAM 구간은 각각의 메모리 뱅크내의 임의의 장소에 배치할 수 있다.

비휘발성 메모리의 일부의 휘발성 메모리로의 치환은, 주소 의존적 메모리 소자 선택 하에, 이른바 메모리 소자 선택신호(칩 실렉트 신호내지 CS 신호)에 의해 행해진다. CS 신호는 모든 메모리 소자의 상응하는 입력단자로 공급되어, 그 레벨에 의해 상기 메모리 소자에 액세스할 수 있는지의 여부가 결정된다. 각각 할당된 CS 신호에 의해 상기 메모리 소자에 액세스할 수 있다고 결정된 경우에만, 이 메모리 소자는 할당된 주소를 통해 응답할 수 있다. 또한 각각의 시점에서 메모리 소자에 액세스 가능한지의 여부에 대한 상태는 각각의 메모리 소자에 할당된 CS 신호의 시간경과에 의해서도 제어될 수 있다.

도 1에 도시된 메모리 영역구조도 상응하는 CS 신호의 형성에 의해 실현된다. 이 때문에, 중앙 처리 장치로부터 출력된 신호를 평가하여, 거기에서 여러가지 다른 CS 신호를 발생시켜, 이 신호를 메모리(12, 13)에 공급하는 논리회로가 필요하다.

이와 같은 CS 신호 형성회로가 도 2A에 도시되어 있다. 상기 회로는 OR 소자(31)와 인버터(32)로 구성되어 있다.

OR 자(31)는 3개의 입력측을 가지고 있으며, 각각에 중앙 처리 장치로부터 메모리 주소지정을 위해 출력된 주소신호(A13, A14, A15)가 입력된다. 상기 주소 신호는 OR 소자(31)에서 논리합 연산된다. 얻어진 OR 소자(31)의 출력 신호는 동시에 비휘발성 메모리에 대해 정해진 CS 신호이다. OR 소자(31)의 반전된 출력 신호, 즉 인버터(32)에 의해 공급되는 OR 소자(31)의 출력 신호는 휘발성 메모리에 대해 정해진 CS 신호이다.

OR 소자(31)의 출력 신호는 A13과 A14와 A15가 값 "0"을 가질 때에 값 "0"을 갖는다. 이것은 중앙 처리 장치로부터 2진 형태로 출력되어, 16개의 주소 라인(A0∼A15)에 의해 특정되는 주소가 0 에서부터 56k의 영역에 있는 경우이다. OR 소자(31)의 출력 신호(이 신호는 동시에 비휘발성 메모리(12)에 대한 CS 신호임)의 값 "0"에 의해 비휘발성 메모리에 액세스할 수 있게 된다. 또한 비휘발성 메모리(12)에 대한 CS 신호의 상보신호인, 휘발성 메모리(13)에 대한 CS 신호에 의해, 상기 경우는 휘발성 메모리에 액세스로 할 수 없게 된다.

OR 소자(31)의 출력 신호는, A13 및/또는 A14 및/또는 A15가 값 "1"을 가질 때에 값 "1"을 가지고 있다. 이것은 중앙 처리 장치로부터 2진 형태로 출력되어, 16의 주소 라인(A0∼A15)에 의해 정해지는 주소가 56k에서 64k의 영역에 있는 경우이다. OR 소자(31)의 출력 신호는 동시에 비휘발성 메모리(12)에 대한 CS 신호이고, 이 신호의 값 "1"에 의해, 비휘발성 메모리에 액세스할 수 없게 된다. 또한 비휘발성 메모리(12)에 대한 CS 신호의 상보신호이다. 휘발성 메모리(13)에 대한 CS 신호에 의해 휘발성 메모리에 액세스할 수 있게 된다.

앞에서 설명한 CS 신호의 발생에는 다음과 같은 유리한 점이 있다. 즉, 중앙 처리 장치(11)에 의해 주소지정 가능한 0부터 64k의 주소 영역의 각 주소에 대하여 각각 비휘발성 메모리(12) 또는 휘발성 메모리(13)에만 액세스할 수 있는 것이다. 정확히 말하면, 0에서 56k의 주소에 대하여는 오로지 비휘발성 메모리에의 액세스만이 가능하고, 56k에서 64k의 주소에 대하여는 오로지 휘발성 메모리에의 액세스만이 가능하다. 따라서 비휘발성 메모리와 휘발성 메모리의 사이의 충돌은, 이들이 교착되어 있고 중첩되어 있어도 확실하게 배제된다.

비휘발성 메모리(12)에 대한 CS 신호의 발생에 대한 상기 설명은 다음의 것을 설명하고 있지 않기 때문에 아직 불완전하다. 즉, 도 2A에 나타낸 CS 신호에 근거하여, 비휘발성 메모리의 복수의 메모리 뱅크 중 어떤 뱅크에 액세스가 허가되는지의 여부이다. 이 때문에 1개 이상 메모리 뱅크가 존재하는 경우, 메모리 뱅크 선택을 행하는 중앙 처리 장치(11)의 출력 신호에 대해 부가적인 평가가 필요하다. 메모리 뱅크 선택, 정확히 말하면 그때 그때 선택된 메모리 뱅크에 대해 액세스를 허용하는 CS 신호를 생성하고, 다른 쪽의 모든 메모리 뱅크에 대하여 액세스를 거부하는 CS 신호를 생성하는 것은, 메모리 뱅크 선택에 동원되는 중앙 처리 장치(11)의 출력 신호의 논리결합 내지 디코드 하에서 행해진다. 상기 논리 결합은 OR 소자(31)에 통합될 수 있고(이 경우 OR 소자(31)는 이미 OR 소자가 아님)거나, OR 소자(31)에 삽입될 수 있다.

메모리 뱅크 선택 및/또는 전환의 실현 형식에 무관하게 다음 사항이 보장되지 않으면 안 된다. 즉, 그 상태도 각각 중앙 처리 장치의 주소 라인을 통해 출력된 주소에만 의존하는, 휘발성 메모리를 위해 마련된 CS 신호가 이에 영향을 받지 않는 것이 보장되지 않으면 안 된다. 이에 따라, 휘발성 메모리가 액티브된 메모리 뱅크에 의존하지 않고 물리적으로 항상 같은 주소에 유지되고, 동일한 주소 하에서 응답할수 있게 된다. 이는 또한 매우 유리한 효과를 가져온다. 즉, 휘발성 메모리에 기억되어 있는 프로그램을 비휘발성 메모리의 상태에 완전히 무관하게 실행할 수 있다.

도 1의 메모리구조는 다음과 같이 유용하게 투입될 수 있다. 즉, 비휘발성 메모리에 기억되어 있는 프로그램의 처리경과중의 문제(이 문제는 비휘발성 메모리가 일시적으로 프로그램 처리에 에러가 없는 것을 보장하는 상태가 아님에 따라 생김)가 발생한 경우에는 항상, 우선 해당하는 프로그램 내지 프로그램 부분이 그 실행 전에 비휘발성 메모리로부터 휘발성 메모리에 복사되어, 계속해서 이 프로그램의 실행을 위해 휘발성 메모리내의 상응하는 장소로 분기하도록 한다. 상기 프로그램이 휘발성 메모리로부터 실행된 후, 즉 예컨대 비휘발성 메모리의 재프로그래밍 후, 또는 메모리 뱅크 전환이 행해진 후, 프로그램경과는 다시 원래의 비휘발성 메모리로 분기한다. 이는 여기에 기억된 프로그램의 실행이 계속되기 때문이다.

이미 서두에서 설명한 바와 같이, 프로그램 및 데이타를 서로 분리된 메모리 영역에 마련되는 것이 통상적인 것이며, 이들 메모리 영역이 서로 혼합되어서는 안된다.

의도적인 데이타 전송시에, 프로그램 메모리로 구성된 메모리 부분이 액세스되는 것을 저지하기 위해, 그리고 명령 페치(command opcode fetch)시 데이타 메모리로 구성된 메모리 부분이 액세스되는 것을 저지하기 위해, 중앙 처리 장치는 본 실시예에서 출력 신호 PSEN(program store enable)과 RD(Read data) 출력 신호를 출력한다. 이에 기초하여, 그 때 그 때 원하는 작동을 위한 메모리 영역이 인에이블 또는 디스에이블될 수 있다. 정확하게 말하면, 신호 PSEN은 프로그램 영역의 디스에이블 또는 인에이블에, 신호 RD는 데이타 메모리의 디스에이블 또는 인에이블에 작용한다.

이때, 통상적으로는 비휘발성 메모리가 프로그램 메모리로, 휘발성 메모리가 데이타 메모리로 사용된다.

상기 실시예에서, 비휘발성 메모리의 일부를 대체하는 휘발성 메모리를 프로그램 메모리로도 사용할 수 있도록 되어 있기 때문에, 보통과는 다른 것이 필요하다.

이 문제의 특히 좋은 해결 수단이 도 2B에 도시되어 있다. 도 2B에는 상기 신호 PSEN과 RD가 OR 소자(41)에 의해 논리합 결합되어, 그 결과, (OR 소자(41)에서 출력된) 신호 OE(output enable)가 신호 RD의 대신에 휘발성 메모리에 공급된다. OR 소자(41)에 의해 형성된 신호 OE도 신호 PSEN 대신에 비휘발성 메모리에 또한 공급될 수 있다. 이에 따라 간단하게 메모리 전체를 데이타 메모리로, 프로그램 메모리로 사용할 수 있다. 이는 특히 휘발성 메모리(13)에 대해 중요하다. 왜냐하면 이것에 따라, 프로그램 메모리로 사용하기 위해, 별개의 휘발성 메모리를 준비할 필요 없이, 구비되어 있지만, 지금까지 오로지 데이타 메모리로만 사용된 메모리에 프로그램 메모리로서 부가기능을 부여할 수 있기 때문이다.

상기 설명에서 명백한 바와 같이, 본 발명의 방법을 적용하면 중앙 처리 장치 내부에 설치된 비휘발성 메모리를 생략할 수 있고, 이 때문에 다른 부분에서 하드웨어 비용이 높아지거나, 특별한 결점이 생기지는 않는다.

다음에 도 3를 참조하여 자동차 제어 시스템의 선택된 동작 국면에 대해 설명한다. 이는 본 발명의 유리한 적용성을 실제적인 실시예에서 알기 쉽게 하기 위함이다.

128k 바이트의 주소 공간전체를 커버하는, 자동차 제어 시스템의 중앙 처리 장치의 메모리는 다음과 같이 구성된다.

제 1 (하측) 메모리 뱅크, 즉 도시된 주소 공간에서는 0k에서부터 64k의 영역에는 하측 56k 바이트가 도 1과 같이 플래시 PROM 형태의 비휘발성 메모리로 형성되어 있고, 상측 8k 바이트가 통상의 RAM의 형태의 휘발성 메모리로 형성되어 있다. 제 2 (상측) 메모리 뱅크, 즉 도시된 주소 공간의 64k부터 128k의 영역에 대해서도 동일한 것이 적용된다.

양 메모리 뱅크의 각각 상단부의 8k 바이트 RAM은 물리적으로 동일한 메모리에 의해 형성되어 있음을 다시 한 번서술하여 둔다. 즉, 8k 바이트 RAM은 한번만 존재하고, 또한 예컨대 RAM에 복사되는 프로그램을 메모리 뱅크 전환 때에 번거롭지 않게 실행할 수 있도록 항상 동일하게 (같은 주소 하에서) 응답 가능하다. 중앙 처리 장치에 의해 주소지정 가능한 128k 바이트의 메모리영역은 112k 바이트의 플래시 EPROM과 8k 바이트 RAM에 의해, 즉 전부 120k 바이트의 응답가능한 현실적 메모리(물리적 메모리)에 의해 형성되어 있다.

하측 메모리 뱅크의 하위 48k 바이트는 응용 프로그램에 의해 점유되어 있고, 이에 이어지는 8k 바이트가 변형 1에 상응하는 데이타에 의해 점유되어 있다.

상측 메모리 뱅크의 하위 16k 바이트는 우선 제 1에 부팅 및 초기화 루틴에 의해 점유되어 있다. 이에 이어지는 5개의 8k 바이트 영역은 변형 2, 3, 4, 5, 6에 상응하는 데이타에 의해 점유되어 있다.

각각의 64k 바이트 영역의 각각 최상위 8k 바이트, 즉 각각 RAM으로 형성된 주소 구간 부분은 고정적으로 점유되는 것은 아니고, 오히려 플렉시블한 버퍼메모리로서 데이타 및 프로그램의 파일을 위해 마련되어 있다.

다수의 기억된 데이타 세트, 즉 변형 1∼6의 데이타는, 자동차 제어 시스템에 의해 행해진 제어가 주어진 상황(예컨대, 여러 가지 기관형식)에 적합할 수 있도록 하기 위해 마련되어 있다. 데이타 세트는 앞에서의 설명과 도 3에서 알 수 있는 바와 같이, 주로 상측 주소영역의 64k에 기억되어 있다. 그 때 그 때, 필요한 데이타 세트만이 하측 주소 영역의 64k에 복사된다.

자동차 제어 시스템이 스위치 온 된 후, 또는 중앙 처리 장치의 리세트 후에, 중앙 처리 장치는 상측 64k 바이트 영역에 기억되어 있는 부팅 및 초기화 루틴의 실행을 개시한다. 이것의 실행 후에 하측 영역으로의 전환이 지시된다. 이것은 거기서 응용 프로그램, 즉 우선 본래의 제어 프로그램을 계속할 수 있도록 하기 위해서이다. 이 때문에는 메모리 뱅크의 전환이 필요하다. 이를 위해 상측 기억 영역에 기억되어 있는 메모리 뱅크 전환 루틴이, 상측 메모리 뱅크와 하측 메모리 뱅크에 대하여 동일한 RAM 영역에 복사되고 이 영역에서 실행된다. 여기서 행해지는 상측 메모리 뱅크에서 하측 메모리 뱅크의 전환은 RAM 영역, 더 정확히 말하면 이 영역의 유용성(availability)에 전혀 영향을 미치지 않는다. 이 RAM 영역은, ROM 영역과는 달리 시간적인 중단 없이 완전하게 사용될 수 있다. 메모리 뱅크 전환의 실행 후, ROM 영역으로의 플라이 백(flyback)이 실행되는데, 이것은 더구나 하측 64k 바이트 기억 영역에 기억되어 있는 응용 프로그램, 하측 기억 영역에 기억되어 있는 데이타 세트 변형(본 실시예에서는 변형 1)을 사용하여 실행된다. 통상적인 경우, 그 후, 하측 64k 바이트 기억 영역은 더 이상 분리되지 않는다.

이미 설명한 메모리 뱅크 전환 외에 플래시 EPROM의 재프로그래밍 및 이에 계속 사용되는 데이타 세트 변형의 교환도 본 발명에 의해 얻어지는 이점에 의해 잘 이용된다.

플래시 데ROM의 재프로그래밍에는 특별한 조작이 필요하다. 왜냐하면 서두에서 이미 설명한 바와 같이, 재프로그래밍 과정 동안에는, 여기에 기억되어 있는 프로그램 스텝과 데이터의 판독을 위해서는 사용되지 못하든가 제한적으로밖에 사용될 수 밖에 없기 때문이다.

계속해서 사용될 데이타 세트 변형을 교환하기 위해서는 특별한 조작이 필요하다. 왜냐하면 여기에서는 빈번한 메모리 뱅크 전환을 회피하기 위해, 선택된 데이타 세트를 사용하는 응용 프로그램이 각각 실행될 동안, 유리하게는 계속해서 사용될 데이타 세트 변형을, 데이타 세트를 사용하는 프로그램들이 기억되어 있는 기억영역에 재복사해야 하기 때문이다. 그러나 이 때문에, 단시간 다수의 메모리 뱅크 전환이 필요하다. 상기 메모리 뱅크 전환의 동안은, 플래시 EPROM을 프로그램 스텝 및 데이타의 판독을 위해서는 사용 못하든가 또는 매우 제한적으로 밖에 사용할 수 없다.

이상으로, 서술한 바와 같은 경우에, 각각의 과정을 실행하는 프로그램을 우선 ROM 영역에서 RAM 영역으로 복사하여, 계속해서 RAM 영역에서 실행한다. 실행 종료 후에, ROM 영역으로 플라이 백이 행해지고, 다시 거기에서 다른 프로그램들을 실행한다.

상기 데이타 세트 변형 교환이 실제 매우 유익한 것임이 드러났다. 왜냐하면, 그것에 의하여, 신속하고 또한 매우 간단히 여러 가지의 적용 사례에 대하여 준비된 자동차 제어 시스템을 각각의 조건으로 조정할 수 있기 때문이다. 데이타 세트 변형 교환을 개시하기 위해서는, 자동차 제어 시스템에 예컨대 도 4에 나타낸 외부 프로그래밍 장치(2)를 통해, 어떤 데이타 세트 변형을 제어 시스템의 작동 때에 사용할 것인가를 지시하기만 해도 충분하다. 상기 지시가 제어 시스템내의 프로그래밍 장치에 의해 (예컨대, EEPROM에) 기억되었으면, 제어 시스템은 필요한 데이타 세트 변형의 재복사를 상측 기억영역에서 하측 기억영역의 재복사를 자동적으로 행할 수 있다. 상측 기억영역에서 하측 기억영역에 복사된 데이타 세트가, 변형 1의 데이타 세트가 아래에 있는, 또는 있던 장소에 복사된다. 거기에 순간적으로 존재하는 데이타 세트를 간단히 기록하지 않을 경우에는, 이것을 상측 기억영역에 복사하는 것도 고려할 수 있다. 상기 경우는 상응하는 크기로 구성된 RAM 기억 영역을 데이타 버퍼 메모리로 사용할 수 있다.

따라서 본 발명의 방법은 하드웨어 비용을 감소시킬 수 있고, 또한 호환성과 다양성의 점에서 매우 우수하고, 또한 이에 의해 치환된 중앙 처리 장치의 내부 ROM 보다도 융통성 있고 다양하게 사용할 수 있다.

도 1은 본 발명의 방법을 적용할 때에 얻어진 메모리 구조를 나타낸 개략도.

도 2A는 도 1에 나타낸 메모리 구조를 실현하는데 사용가능한 회로의 블록회로도.

도 2B는 도 1에 나타낸 메모리 구조를 실현하는데 사용가능한 회로의 블록회로도.

도 3은 도 1에 나타낸 메모리를 프로그램과 데이타에 유리하게 점유하는 상태를 나타낸 개략도,

도 4는 자동차 제어 장치로 사용되는 제어계의 블록도.

도 5는 도 4의 중앙 처리 장치가 사용하는 기억영역의 개략도.

※ 도면의 주요 부분에 대한 부호의 설명

11 : 중앙 처리 장치 12 : 비휘발성 메모리

13 : 휘발성 메모리

Claims

프로그램들 및 데이타를 저장하기 위해, 메모리 뱅크들을 가진 비휘발성 메모리 유닛, 및 휘발성 메모리 유닛을 포함하는 제어 시스템을 작동하는 방법으로서,

주어진 시점에 상기 비휘발성 메모리 유닛의 상기 메모리 뱅크들 중 오직 하나의 메모리 뱅크에만 액세스가 허용되고, 상기 액세스를 허용하는 상기 메모리 뱅크는 메모리 뱅크 주소 공간 내에 위치된 주소들을 사용함으로써 주소 지정 가능하며, 상기 메모리 뱅크 주소 공간은 모든 메모리 뱅크들에 공통이고 또한 상기 메모리 뱅크들의 크기에 적합한, 상기 제어 시스템의 작동 방법에 있어서,

상기 비휘발성 메모리 유닛의, 액세스를 허용하는 상기 메모리 뱅크에 부분적으로만 액세스 가능한 방식으로 상기 비휘발성 메모리 유닛과 상기 휘발성 메모리 유닛을 구동하는 단계와;

상기 비휘발성 메모리 유닛의, 액세스 가능하지 않은 특정 메모리 뱅크의 부분에 할당된 주소를 통해 주소 지정 시도가 행해질 때, 액세스 가능하지 않은 상기 특정 메모리 뱅크의 부분을 대체하기 위해 상기 휘발성 메모리 유닛을 액세스가 허용되는 상태로 시프트시키는 단계와;

대응하는 메모리 소자 선택 신호들을 상기 메모리 유닛들에 공급함으로써 각각의 상기 메모리 유닛의 액세스를 허용하거나 액세스를 거절하는 상태를 설정하는 단계와;

상기 주소를 통해 상기 휘발성 메모리 유닛을 주소 지정하는 단계를 포함하는, 제어 시스템의 작동 방법.
제 1 항에 있어서,

상기 비휘발성 메모리 유닛은 재프로그래밍 가능한 비휘발성 메모리 유닛인, 제어 시스템의 작동 방법.
제 2 항에 있어서,

상기 휘발성 메모리 유닛에 제공된 상기 메모리 소자 선택 신호는 특정 시점에 상기 메모리 유닛들이 주소 지정되는 그 주소에 따라서만 고정되는, 제어 시스템의 작동 방법.
제 3 항에 있어서,

상기 비휘발성 메모리 유닛에 제공된 상기 메모리 소자 선택 신호는 선택될 메모리 뱅크에 따라, 그리고 특정 시점에 상기 메모리 유닛들이 주소 지정되는 그 주소에 따라 고정되는, 제어 시스템의 작동 방법.
제 4 항에 있어서,

상기 휘발성 메모리 유닛에 제공된 메모리 소자 선택 신호는 상기 비휘발성 메모리 유닛의 선택된 메모리 뱅크에 제공된 메모리 소자 선택 신호의 상태와 상보적인 상태를 각각의 경우에 가지는, 제어 시스템의 작동 방법.
제 1 항에 있어서,

상기 비휘발성 메모리 유닛에 저장된 프로그램들은 상기 휘발성 메모리에서 복원되고, 또한 상기 프로그램들을 실행한 결과, 상기 비휘발성 메모리 유닛이 적어도 일시적으로 판독에 이용 가능하지 않을 때 상기 휘발성 메모리로부터 실행되는, 제어 시스템의 작동 방법.
제 1 항에 있어서,

복수의 데이타 레코드들이 상기 비휘발성 메모리 유닛에 저장되고,

상기 데이타 레코드들 중 특정 데이타 레코드가 사용을 위해 선택될 수 있는, 제어 시스템의 작동 방법.
제 7 항에 있어서,

상기 선택된 데이타 레코드가, 상기 데이타 레코드를 사용하는 사용자 프로그램이 저장된 메모리 뱅크보다는 상기 메모리 뱅크들 중 다른 메모리 뱅크에 저장되면, 상기 선택된 데이타 레코드는 상기 사용자 프로그램이 위치된 상기 메모리 뱅크에 복사되는, 제어 시스템의 작동 방법.
프로그램들 및 데이타를 저장하기 위해, 메모리 뱅크들을 가진 비휘발성 메모리 유닛, 및 휘발성 메모리 유닛을 포함하는 제어 시스템을 작동하는 방법으로서,

주어진 시점에 상기 비휘발성 메모리 유닛의 상기 메모리 뱅크들 중 오직 하나의 메모리 뱅크에만 액세스가 허용되고, 상기 액세스를 허용하는 상기 메모리 뱅크는 메모리 뱅크 주소 공간 내에 위치된 주소들을 사용함으로써 주소 지정 가능하며, 상기 메모리 뱅크 주소 공간은 모든 메모리 뱅크들에 공통이고 또한 상기 메모리 뱅크들의 크기에 적합한, 상기 제어 시스템의 작동 방법에 있어서,

상기 비휘발성 메모리 유닛의, 액세스를 허용하는 상기 메모리 뱅크에 부분적으로만 액세스 가능한 방식으로 상기 비휘발성 메모리 유닛과 상기 휘발성 메모리 유닛을 구동하는 단계와;

상기 비휘발성 메모리 유닛의 특정 메모리 뱅크의 액세스 가능하지 않은 부분에 할당된 주소를 통해 주소 지정 시도가 행해질 때, 액세스 가능하지 않은 상기 특정 메모리 뱅크 부분을 대체하기 위해 상기 휘발성 메모리 유닛을 액세스를 허용하는 상태로 시프트시키는 단계와;

대응하는 메모리 소자 선택 신호들을 상기 메모리 유닛들에 공급함으로써 각각의 상기 메모리 유닛의 액세스를 허용하거나 액세스를 거절하는 상태를 설정하는 단계와;

상기 주소를 통해 상기 휘발성 메모리 유닛을 주소 지정하는 단계를 포함하며,

상기 휘발성 메모리 유닛에 제공된 상기 메모리 소자 선택 신호는 상기 메모리 유닛들이 특정 시점에서 주소 지정되는 그 주소에 따라서만 고정되는, 제어 시스템의 작동 방법.
프로그램들 및 데이타를 저장하기 위해, 메모리 뱅크들을 가진 비휘발성 메모리 유닛, 및 휘발성 메모리 유닛을 포함하는 제어 시스템을 작동하는 방법으로서,

주어진 시점에 상기 비휘발성 메모리 유닛의 상기 메모리 뱅크들 중 오직 하나의 메모리 뱅크에만 액세스가 허용되고, 상기 액세스를 허용하는 상기 메모리 뱅크는 메모리 뱅크 주소 공간 내에 위치된 주소들을 사용함으로써 주소 지정 가능하며, 상기 메모리 뱅크 주소 공간은 모든 메모리 뱅크들에 공통이고 또한 상기 메모리 뱅크들의 크기에 적합한, 상기 제어 시스템의 작동 방법에 있어서,

상기 액세스를 허용하는 상기 메모리 뱅크가 부분적으로만 액세스 가능한 방식으로 상기 비휘발성 메모리 유닛과 상기 휘발성 메모리 유닛을 구동하는 단계와;

주소 지정 시도가 액세스 가능하지 않은 특정 메모리 뱅크 부분에 할당된 주소를 통해 행해질 때, 상기 휘발성 메모리 유닛을 액세스를 허용하는 상태로 시프트시 키는 단계와;

대응하는 메모리 소자 선택 신호들을 상기 메모리 유닛들에 공급함으로써 각각의 상기 메모리 유닛의 액세스를 허용하거나 액세스를 거절하는 상태를 설정하는 단계와;

상기 주소를 통해 상기 휘발성 메모리 유닛을 주소 지정하는 단계를 포함하며,

상기 비휘발성 메모리 유닛에 저장된 프로그램들이 상기 휘발성 메모리 유닛에서 복원되고, 또한 상기 프로그램들을 실행한 결과, 상기 비휘발성 메모리 유닛이 적어도 일시적으로 판독에 이용 가능하지 않을 때 상기 휘발성 메모리 유닛으로부터 실행되는, 제어 시스템의 작동 방법.
프로그램들 및 데이타를 저장하기 위해, 메모리 뱅크들을 가진 비휘발성 메모리 유닛, 및 휘발성 메모리 유닛을 포함하는 제어 시스템을 작동하는 방법으로서,

주어진 시점에 상기 비휘발성 메모리 유닛의 상기 메모리 뱅크들 중 오직 하나의 메모리 뱅크에만 액세스가 허용되고, 상기 액세스를 허용하는 상기 메모리 뱅크는 메모리 뱅크 주소 공간 내에 위치된 주소들을 사용함으로써 주소 지정 가능하며, 상기 메모리 뱅크 주소 공간은 모든 메모리 뱅크들에 공통이고 또한 상기 메모리 뱅크들의 크기에 적합한, 상기 제어 시스템의 작동 방법에 있어서,

상기 액세스를 허용하는 상기 메모리 뱅크는 부분적으로만 액세스 가능한 방식으로 상기 비휘발성 메모리 유닛과 상기 휘발성 메모리 유닛을 구동하는 단계와;

액세스 가능하지 않은 특정 메모리 뱅크의 부분에 할당된 주소를 통해 주소 지정 시도가 행해질 때, 상기 휘발성 메모리 유닛을 액세스를 허용하는 상태로 시프트시키는 단계와;

대응하는 메모리 소자 선택 신호들을 상기 메모리 유닛들에 공급함으로써 각각의 상기 메모리 유닛의 액세스를 허용하거나 액세스를 거절하는 상태를 설정하는 단계와;

상기 주소를 통해 상기 휘발성 메모리 유닛을 주소 지정하는 0단계를 포함하며,

복수의 데이타 레코드들이 상기 비휘발성 메모리 유닛에 저장되고, 상기 데이타 레코드들 중 특정 데이타 레코드가 사용을 위해 선택될 수 있으며, 상기 선택된 데이타 레코드가 상기 데이타 레코드를 사용하는 사용자 프로그램이 저장된 메모리 뱅크보다는 상기 메모리 뱅크들 중 다른 메모리 뱅크에 저장되면, 상기 선택된 데이타 레코드는 상기 사용자 프로그램이 위치된 그 메모리 뱅크에 복사되는, 제어 시스템의 작동 방법.