KR100676556B1 - 자기 하드 디스크 드라이브를 위한 혼합-신호 싱글-칩집적 시스템 전자장치 - Google Patents

자기 하드 디스크 드라이브를 위한 혼합-신호 싱글-칩집적 시스템 전자장치 Download PDF

Info

Publication number
KR100676556B1
KR100676556B1 KR1020017005811A KR20017005811A KR100676556B1 KR 100676556 B1 KR100676556 B1 KR 100676556B1 KR 1020017005811 A KR1020017005811 A KR 1020017005811A KR 20017005811 A KR20017005811 A KR 20017005811A KR 100676556 B1 KR100676556 B1 KR 100676556B1
Authority
KR
South Korea
Prior art keywords
controller
read
disk drive
integrated
hard disk
Prior art date
Application number
KR1020017005811A
Other languages
English (en)
Other versions
KR20010099796A (ko
Inventor
시아마크 네마지
카우식 포펫
윌리엄 알. 주니어 폴랜드
마오신 웨이
로저 맥펄슨
비니트 듀자리
발라지 비라펫
Original Assignee
사이러스 로직, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22318416&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100676556(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 사이러스 로직, 인코포레이티드 filed Critical 사이러스 로직, 인코포레이티드
Publication of KR20010099796A publication Critical patent/KR20010099796A/ko
Application granted granted Critical
Publication of KR100676556B1 publication Critical patent/KR100676556B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B25/00—Apparatus characterised by the shape of record carrier employed but not specific to the method of recording or reproducing, e.g. dictating apparatus; Combinations of such apparatus
    • G11B25/04—Apparatus characterised by the shape of record carrier employed but not specific to the method of recording or reproducing, e.g. dictating apparatus; Combinations of such apparatus using flat record carriers, e.g. disc, card
    • G11B25/043—Apparatus characterised by the shape of record carrier employed but not specific to the method of recording or reproducing, e.g. dictating apparatus; Combinations of such apparatus using flat record carriers, e.g. disc, card using rotating discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

집적된 HDD 시스템은 RDC, 서보 로직, ATA 인터페이스, 마이크로프로세서, 그리고 기존의 개별 컴포넌트들을 하나의 고도로 집적된 시스템 설계로 제공한다. 집적회로는 모든 컴포넌트에 대하여 하나의 집적회로 기술(예, 디지털 CMOS)을 사용하여 제공될 수 있다. 아날로그 및 디지털 회로는 아날로그 회로 컴포넌트로부터의 디지털 회로에서 노이즈 및 방해를 제거하고 줄이기 위하여 상기 방식으로 결합된다. 본 발명은 집적회로 설계 소프트웨어에 의해 변화되지 않는 "하드 블럭(hard block)" 컴포넌트로서 집적회로로 제공되는 회로 설계 모듈이 존재하는 장점을 가진다. 전체 집적회로의 동작 변화는 특정 하드 드라이브에 대한 설계에 맞추어 "소프트 블럭(soft block)" 컴포넌트를 변화함으로써 쉽게 이루어 질 수 있다. 개별 엘리먼트의 출력 및 입력은 개별 엘리먼트가 (테스트 모드동안) 선택적으로 연결되도록 MUX와 연결되며, 상기 집적회로는 종래 컴포넌트중 하나와 동일하거나 유사한 방식으로 에뮬레이터(emulate)하거나 동작한다.

Description

자기 하드 디스크 드라이브를 위한 혼합-신호 싱글-칩 집적 시스템 전자장치 {MIXED-SIGNAL SINGLE-CHIP INTEGRATED SYSTEM ELECTRONICS FOR MAGNETIC HARD DISK DRIVES}
본 출원은 1998년 11월 8일자로 제출된 미국특허 가출원 시리얼 넘버 60/107,770호를 우선권으로 청구하며, 이는 참조로 본 발명에 포함된다. 본 발명은 판독/기록 채널 회로, ATA 하드 디스크 컨트롤러, 마이크로컨트롤러, 그리고 운동 제어 서보 블럭 회로를 포함하는 하드 디스크 드라이브(HDD) 컨트롤러 회로와 관련된 것이다. 더 상세히는, 본 발명은 상기 언급된 모든 회로가 260 Mb/s의 속도로 데이터를 검색 및 처리할 수 있는 하나의 집적회로로 통합된 신규한 집적회로에 관한 것이다.
삭제
삭제
종래 기술의 컴퓨터 하드 디스크 드라이브(HDD)들은 데이터를 읽고 HDD를 제어하는 다수의 회로들을 포함한다. 상기 회로는 PRML 판독 채널(RDC), ATA 하드 디스크 컨트롤러(HDC), 마이크로컨트롤러(Uc), 그리고 운동 제어 서보 블럭을 포함한다. 이러한 종래 기술에 있어서는, 상기 디바이스 각각은 하나 이상의 분리된 개별 집적회로 또는 칩으로 제공된다. 따라서, 전체 HDD 전자장치 패키지는 인터커넥션 회로 및 이러한 칩의 집합이 구비된 회로 기판을 포함한다.
이러한 설계는 다수의 결점들을 가진다. 그리고 이들 결점 중 가장 두드러진 것은 비용문제이다. 드라이브 제어 및 판독 회로에 대한 개별 소자의 사용은 다수의 개별 디바이스, 어셈블리, 그리고 상호접속 회로를 요구함에 따라 비용을 상승시킨다. 게다가, 결점 있는 디바이스 또는 상호접속의 발생 가능성이 회로내의 상기 디바이스 수와 더불어 증가하므로, 다수의 디바이스 사용은 전체 생산 효율을 감소시킨다. HDD는 비용에 민감한 디바이스이다. 게다가, 분리된 개별 소자의 사용은 하드 디스크 드라이브 등에 있어서 전체 전력 소비를 증가시킨다.
가격에 있어서 이전 세대의 모델보다 동일하거나 더 낮은, 더 큰 저장 능력을 지닌 더 강력한 컴퓨터에 대한 수요를 충족시키기 위해 더 복잡한 소프트웨어가 요구된다. 만약 새로운 모델이 더 빠르지 않고 더 강력하지 않고 더 큰 저장능력을 가지지 않으며 또한 더 싸지 않다면, 소비자들은 일반적으로 기존의 컴퓨터를 교체하지 않을 것이다.
비용 외에도 속도 및 안정성 또한 중요하다. 컴퓨터 프로그램이 더 복잡해지고 하드 드라이브의 수용력이 증가됨에 따라, 시장(market)은 더 빠른 하드 드라이브 액세스 시간을 요구한다. 200 Mb/s 이상의 처리 속도가 요구되며, 250 Mb/s 이상의 속도가 바람직하다.
종래 기술에 있어서는, 상기 판독 및 컨트롤러 회로는 많은 타당한 이유에 의해 전형적으로 분리된 회로로 제공되었다. 이들 중 주요한 것은 하드 드라이브에 대하여 아날로그 판독 신호로부터 디지털 제어 신호를 분리하는 것이다. 동일한 집적회로 디바이스상에서 노이즈 있는 아날로그 데이터 신호 및 디지털 제어 신호를 관리하는 전문적 기술은 이용가능하지 않았다. 비록 HDD가 대부분 컴퓨터 사용자에게는 디지털 디바이스로 인식되어 있지만, HDD의 판독 헤드로부터 데이터 판독(또는 기록 헤드로 기록)은 사실은 적당한 데이터 출력을 제공하기 위하여 디지털 형식으로 변환되는 노이즈가 있는 아날로그 신호이다. 게다가, 회로에는 (HDD 아날로그 신호에서 높은 노이즈 레벨 부분에 기인하여) 일반적으로 이러한 데이터 스트림에 대한 에러 정정이 제공되어야 한다.
게다가, 분리된 HDD 기능에 대한 개별 소자의 사용은 드라이브 제조업체에게 개별 개별 소자들의 결합에 기초하여 특정 하드 드라이브 설계에 대한 솔루션(solution)을 준다. HDD의 어떤 형태에 대한 집적회로 솔루션은 다른 제조업체나 모델에 맞지 않을 수 있다. 따라서, 상이한 하드 드라이브 제조업체에 대하여 상이한 집적회로가 설계되어야 한다.
게다가, 종래 기술에 따른 개별 HDD 회로는 다른 집적회로 기술에 의해 제조된다. 예를 들어, 고성능 부분 응답 최대 가능성(partial response maximum likelihood; PRML) 판독 채널 회로는 일반적으로 BI-CMOS 또는 N-MOS 집적회로 기술을 사용하여 구현된다. 예를 들어, Welland, D. R.등의 "EPR4 검출기능을 지닌 디지털 판독/기록 채널(A Digital Read/Write Channel with EPR4 Detection)"(ISSCC Digest of Technical Papers, pp.276-277, Feb.,1994), Mita, S.등의 "자기 디스크 드라이브를 위한 150 Mb/s PRML 칩(A 150 Mb/s PRML Chip for Magnetic Disk Drives)"(ISSCC Digest of Technical Papers, pp.62-63, Feb.,1996), Fields, J.등의 "자기 디스크를 위한 집적 서보 디모듈레이터를 지닌 200 Mb/s EPRML 채널(A 200 Mb/s EPRML Channel with Integrated Servo Demodulator for Magnetic Disks)"(ISSCC Digest of Technical Papers, pp.314-315, Feb.,1997) 등이 참조된다. 이러한 회로는 종래 기술에 따른 판독 채널 회로의 상당한 아날로그 회로 부분을 제공한다.
이와 반대로, 다른 HDD 시스템(상세히는 디지털 제어 회로)은 디지털 CMOS로 제조된다. 가령 디지털 CMOS에서 확장된 부분 응답, 클래스 4 디텍터(EPR4), 서보, 유한 입력 응답(finite impulse response; FIR), 그리고 보간 타이밍 복구(interpolated timing recovery; ITR) 등의 중요한 RDC 블럭의 최근 발전은 대규모 제조를 가져왔다. 예를 들어, Tyson Tuttle, G.등의 "디지털 서보 검출기능을 지닌 130 Mb/s 판독/기록 채널(A 130 Mb/s Read/Write Channel with Digital Servo Detection)"(ISSCC Digest of Technical Papers, pp.64-65, Feb.,1996), 그리고 Vishakhadadtta, G.등의 "디지털 시간 회복기능을 지닌 245 Mb/s EPR4 판독/기록 채널(A 245 Mb/s EPR4 Read/Write Channel with Digital Timing Recovery)"(ISSCC Digest of Technical Papers, pp.388-389, Feb.,1998)이 여기에 참조된다.
RDC와 같은 아날로그 회로를 디지털 제어 회로와 결합하기 위하여, 아날로그 및 디지털 디바이스를 하나의 집적회로 칩에 결합하기 위한 일반적인 집적회로 기술이 요구된다. 대부분의 종래 하드 드라이브 컨트롤러 회로는 NMOS 또는 Bi-CMOS 회로를 사용하므로, 상기 설계는 LSI에는 맞지 않는다. 간단히 말해, NMOS 또는 Bi-CMOS 집적 하드 드라이브 제어용의 결과적인 다이(die) 크기가 너무 크다.
Cirrus Logic, Inc.는 판독 채널 컨트롤러에서 아날로그 및 디지털 회로에 대해 CMOS 제어 회로를 사용하는 몇몇 하드 드라이브 컨트롤러 제조업체 중의 하나이다. CMOS는 아날로그 회로 설계에 (적어도 초기에는) 잘 맞지 않기 때문에, 아날로그 및 디지털 디바이스에 대해 CMOS 회로를 사용하는 것은 직관적이지 못하다. 그러나, 0.8 미크론 기술에서 0.35, 0.25 미크론 그리고 더 작은 기술로 발달됨에 따라, CMOS 기술은 놀라운 발전을 했다.
예를 들어, 판독 채널 회로에 있어서, 더 많은 아날로그 소자가 디지털 회로로 대체될 수 있다. 상기 설계는 처음에는 다이 크기를 증가시키는 것 같이 보이지만, 반도체 기술이 더 작은 해상도(예, 0.25 미크론)로 발전함에 따라서 디지털 회로도 결과적으로 작아진다. 반면에, 아날로그 회로는 집적회로 기술이 작은 해상도로 발전하더라도 크기에 있어서 상대적으로 줄지 않는다. 따라서, CMOS 판독 채널 회로에 대한 전체 다이의 크기는 반도체 트랜지스터 크기의 감소에 의해 함께 줄어든다. 대부분의 아날로그 회로를 사용하는 기술의 다른 형태(예, NMOS 또는 Bi-CMOS)는 트랜지스터 크기가 감소하더라도 이렇게 뚜렷한 감소는 보이지 않는다.
그러므로, CMOS 판독 채널은 빠른 공정 및 리소그래피 향상으로부터 제일 먼저 이점을 얻으며, 시스템-레벨 통합에 있어서 중요한 수단이 된다. 더 나아가, 집적된 하드 드라이브 컨트롤러에 대하여 CMOS 회로를 사용하는 것은 여전히 하드 드라이브 회로를 더 집적시키는 문제에 대한 직관적이지 못한 솔루션으로 남는다.
상기 언급된 문제 외에도, 디바이스 고유의 복잡성으로 인해 상기 집적된 시스템온칩(system-on-a-chip) 솔루션은 적당한 테스트를 하기 어렵다. 개발 및 생산에 있어서, 개별 회로 소자(RDC, ATA 인터페이스, 프로세서 등)에 대한 테스트 장비 및 과정은 종래 기술로 알려져 있다. 그러나, 집적된 HDD 컨트롤러 제작품은 개별 회로 기능을 적절히 테스트하기 위하여 완전히 새로운 체제 및 장비를 요구한다. 더욱이, 집적의 레벨이 주어질 때, 집적의 하이 레벨에 기인하여 상기 집적된 디바이스내의 모든 회로들을 적절히 그리고 완전히 테스트하는 것은 불가능할지도 모른다.
테스트의 어려움 외에도, LSI 디바이스는 프로그램 및 테스트하기 어렵다. 예를 들어, 하드 드라이브 컨트롤러는 사용자(예, 하드 드라이브 제조자)에 의해 하드 드라이브의 작동을 제어하는 소프트웨어 또는 펌웨어(firmware)로서 프로그램된다. 전형적으로, 상기 소프트웨어 개발은 프로그래밍 및 테스트의 반복적인 루틴을 요구한다. 하드 드라이브 컨트롤러 테스트는 소프트웨어를 실행시키고, 하드 드라이브 컨트롤러내 다양한 디바이스의 선택된 핀을 모니터함으로써 이루어진다.
다수의 개별 회로 컴포넌트를 포함하는 종래의 하드 드라이브 컨트롤러에 대하여, 상기 개발(development) 및 테스트는 어려움을 거의 주지 않는다. 그러나, 집적된 하드 드라이브 컨트롤러에 대한 소프트웨어를 개발할 때, 컴포넌트 사이의 다수의 중간 신호 라인은 디바이스의 입력 또는 출력 핀으로 나타나지 않을 수 있다. 상기 테스트를 위해 부가적인 신호 핀을 제공하는 것은 비용이 들며 또한 어렵다. 테스트 목적으로 상기 특별한 핀을 갖는 전문화된 칩이 만들어질 수 있다. 그러나, 상기 칩들은 디바이스 제품을 대표할 수 없고, 더욱이 상기 전문화된 디바이스의 제조에 있어 부가적인 비용이 들어간다.
따라서, 많은 다른 HDD 설계들과 함께 동작하기 위하여 설계에 있어서 쉽게 수정될 수 있는 유연성을 제공하면서도, 모든 소자에 대해 공통된 집적회로 기술을 사용하여 아날로그 신호로부터 디지털 신호를 적절히 보호하는 HDD 판독 및 제어 회로에 대한 값 싼 집적 솔루션(solution)이 필요하다. 게다가, 종래 기술의 장비 및 방법을 사용하여 상기 고도의 집적회로내 개별 소자를 테스트하는 기술은 상기 디바이스를 위한 소프트웨어를 개발하는 기술과 더불어 바람직한 것이다.
본 발명은 RDC, 서보 로직, ATA 인터페이스, 마이크로프로세서 및 기존의 개별 컴포넌트들을 하나의 고도로 집적된 시스템 설계로 결합시키는 집적된 HDD 시스템 집적회로를 포함한다. 모든 소자에 대하여 하나의 집적회로 기술 형태(예, 디지털 CMOS)를 사용하여 집적회로는 제공된다. 아날로그 회로 소자에 기인한 디지털 회로에서의 노이즈 또는 간섭을 제거하거나 줄이도록, 아날로그 및 디지털 회로는 상기 방식으로 결합된다.
게다가, 본 발명에 따른 집적회로는 설계를 간단히 하고 나중에 호환성을 보증하기 위하여 기존의 회로 설계 모듈의 이점을 취한다. 상기 컴포넌트는 집적회로 설계 소프트웨어에 의해서는 변화되지 않는 "하드 블럭(hard block)" 소자로서 집적회로에 제공된다. 전체 집적회로의 동작성 변화는 특정 하드 드라이브에 대한 설계에 맞추어 "소프트 블럭(soft block)" 소자를 변화시킴으로써 쉽게 이루어질 수 있다. "하드 블럭"으로서 기존의 소자를 남겨 둠으로써, 전체 시스템을 테스트하고 검증하는 것이 매우 간단해지고, 시스템 설계 시간도 줄어든다.
게다가, 본 발명은 종래의 기술 및 장치를 사용하여 집적회로내의 개별 소자를 테스트하는 방법을 제공한다. 개별 소자는 출력 및 입력의 하나 이상이 멀티플렉스와 선택적으로 결합되며, 그 결과 개별 소자는 집적회로가 종래의 소자(예, RDC, HDC, 서보 로직, 프로세서 등) 중 하나와 동일하거나 또는 유사하게 에뮬레이트 또는 동작하도록 (테스트 모드 동안) 선택적으로 연결된다. 상기 테스트 모드에서, 종래의 테스트 장비 및 기술이 개발(development) 및 생산(production) 테스트에서 적절한 동작을 검증하기 위하여 개별 하드 블럭 소자들을 테스트하는데 사용될 수 있다.
게다가, 프로그래머가 표준 테스트 장비를 사용하는 디바이스내의 선택된 신호 라인을 알 수 있도록, 개별 소자들의 선택된 입력 및 출력은 디바이스의 입력 및 출력 핀과 멀티플렉서를 통해서 연결되어 있다. 따라서, 예를 들어 디바이스에 대한 소프트웨어(펌웨어)를 개발하는 소프트웨어 개발자는 단지 상기 모드에서 디바이스가 동작하도록 프로그래밍함에 의해서 일반적으로 출력 핀에서 나타나지 않는 개별 신호 라인을 알 수 있다.
도 1은 종래의 HDD 시스템 전자장치를 도시한 블럭도이다.
도 2는 본 발명에 따른 HDD 시스템 전자장치의 집적회로부도이다.
도 3은 본 발명의 바람직한 실시예에 따른 집적회로 전기적 및 물리적 설계 레이아웃을 도시한 것이다.
도 4는 본 발명에 따른 집적 회로를 테스트하는데 사용되는 밸리데이션(validation) 모드의 동작을 도시한 블럭도이다.
도 5는 본 발명의 장치가 수용가능한 레벨에서 실행되는 것을 지시하는 "단독(Stand-Alone)" 에러 비율에 대한 "비지(Busy)" 사이의 관계를 도시한 그래프이다.
도 1은 종래의 HDD 시스템 전자장치(100)에 의해 실행되는 하드웨어 기능을 도시한 블럭도이다. 이러한 전자장치는 HDD 케이스 내에 또는 부착되거나 또는 동봉되어, 회로 기판 등에 패키지(package) 된다. 자기 하드 디스크 드라이브 전자장치는 특정의 실시간 작업을 관리하기 위하여 내장된 CPU 시스템(120)을 구현하고, 디스크(190)와 호스트 버스(host bus; 110) 사이의 고속 데이터 스트림을 처리하는 제어 전용 하드웨어 블럭(140)(150)(160)을 포함하며, 스핀들/VCM 드라이버(165)를 통해서 헤드 및 스핀들에 대하여 운동 제어를 제공한다. 종래에 있어서는 이러한 하드웨어 기능들이 몇몇 VLSI 칩에 분산되어 있었다.
본 발명에 있어서는 상기 모든 기능들이 하나의 집적회로 칩에 집적된다. 상기 집적회로 칩의 동작 및 상세한 설명은 "Cirrus Logic CL-SH8669(버전 0.9; 1998년 11월)" 예비 데이터 북에 나와 있다.
도 1의 세그먼트(100)는 집적될 소자들을 도시한 것인데, 이러한 소자들은 표준 CMOS로 구현될 수 있으므로 최소의 시스템 비용으로 최적화된다. 또한 본 발명은 기능 블럭과 집적 메모리 사이에 높은 대역폭(bandwidth) 시스템 버스를 칩상(on-chip)에 집적시킴으로써 향상된 수행을 가져올 수 있다. 더 나아가, 본 발명은 시스템 전력 및 보드 면적 요구조건을 줄인다.
도 2는 본 발명에 따른 집적된 HDD 시스템 전자장치(200)를 도시한 IC 블럭도이다. 판독 동작 동안, 판독/기록 채널(RDC 하드 블럭; 240)은 자기 헤드 전치증폭기(pre-amp)에서 나오는 잡음 있는 아날로그 신호로부터 고속(260Mb/s)의 직렬 데이터(serial data)를 추출하여, 하드 디스크 컨트롤러(HDC; 250)로 병렬 데이터(parallel data)를 공급한다. 이러한 RDC 블럭 예의 설명은 Welland, D. R, 등의 "EPR4 검출기능을 지닌 디지털 판독/기록 채널(A Digital Read/Write Channel with EPR4 Detection)"(ISSCC Digest of Technical Papers, pp.276-277, 1994년 2월)에 나와 있다.
HDC(250)는 ATA 호스트 인터페이스 버스(210)를 통해 데이터를 호스트에 전송하기 전에, 판독 데이터를 포맷하고 데이터에 에러 정정 알고리즘을 실행한다. 기록 동작 동안, HDC(250)는 호스트 인터페이스 버스(210)로부터 데이터를 전송받고, 디스크에 기록하기 위하여 인코딩, 직렬화(serialization) 및 전치증폭기(pre-amp; 205)로 전송을 위해 RDC(240)에 데이터를 전송하기 전에 데이터를 포맷하고 ECC 신드롬 비트(syndrom bit)를 추가한다.
헤드 및 스핀들의 운동 제어에 사용되는 서보 알고리즘은 CPU(220) 및 DSP(230)에 의해 실행된다. 서보 블럭(260) 및 RDC(240)는 (상태 레지스터를 통해) CPU(220)에 피드백을 제공하고, 전치증폭기(205)로의 인터페이스 및 헤드와 스핀들을 제어하는 파워 드라이브(미도시)를 공급한다.
CPU(220)는 영국 캠브리지의 ARM, Ltd.에 의해 설계된 ARM7TDMI 마이크로프로세서로 구성될 수 있다. ARM7TDMI는 D. Jaggar의 "ARM 아키텍처 참조 매뉴얼(ARM Architecture Reference Manual)"(Prentice Hall; ISBN 0-13-736299-4)에 상세히 설명되어 있다.
ARM7TDMI 모듈은 본 발명의 집적 회로 설계에 결합되는 표준 검증 설계 블럭(standard verified design block)을 포함한다. 또한 다른 프로세서 블럭들도 본 발명의 사상 및 범위 내에서 사용될 수 있다. 예를 들어, 인텔 196 시리즈 또는 ST-10 시리즈 프로세서(또는 다른 형태의 RISC나 CISC 프로세서)와 같이 8∼64 비트(또는 다른 크기의 비트)의 다른 형태들도 본 발명의 사상 및 범위를 벗어나지 않고 사용될 수 있다.
CPU(220)는 하드 블럭인 온칩(on-chip) SRAM(222) 및 ROM(224)과 연결되고, 소프트 블럭인 DSP 회로(230), 버스 인터페이스 로직(226) 및 주변장치(예컨대, 타이머, 인터럽트, 범용 I/O(GPIO), 범용 비동기 송수신기(UART) 등; 도시되지 않았음)와 연결된다. 도 3은 본 발명의 바람직한 실시예에 따라서 집적회로의 전기적 물리적 레이아웃 설계를 도시한 것이다. 도 3에서, 하드 블럭들은 셰이딩(shade)된 반면, 소프트 블럭들은 셰이딩되지 않았다. "하드 블럭" 이란 용어는 이미 레이아웃 되었고, 따라서 종래의 집적회로 레이아웃 소프트웨어를 사용하더라도 방해를 받거나 다시 배선(route)을 정하지 않아도 되는 설계 블럭을 말한다. 이와 반대로, "소프트 블럭"은 집적회로 레이아웃 설계 소프트웨어를 사용하여 레이아웃 및 설계가 변경되는 것을 말한다.
시스템 아키텍처는 비교적 작으면서 고도로 최적화된 코드 베이스의 고속 실행(∼35MIPS)을 가능하게 하고, 여기서 속도 임계 코드(speed-critical code)는 외부 메모리(222)(224)에 맞게 조작된다. 속도 임계 코드가 아닌 코드는 E버스(EBus;227)를 통해서 외부 메모리(223)(225)에 공급된다. 따라서, 저비용을 위한 상기 최적화에는 캐시(cache)나 MMU가 요구되지 않는다. 다수의 제품 생산(multiple product generation)에도 생존할 수 있는 잘 조직된 시스템 메모리 맵이 개발되었다.
버스 구조는 2개의 메인 시스템 버스를 포함한다. CPU 로컬 버스(FBUS; 234)는 고속의 32비트 내부 와이드 메모리(wide momery)(222)(224)를 지원한다. 주변장치 버스는 모든 다른 디바이스(예컨대, 16 또는 8비트 와이드 메모리)를 지원한다. 2개의 버스는 모든 프로세스 액세스 형태(예컨대, 8/16/32 비트 데이터 액세스 및 16/32 비트 명령어 패치(instruction fetch))를 지원한다.
주변장치 버스는 로직으로는 하나의 버스지만, PBUS(232) 및 EBUS(227) 2개의 변형체를 가진다. PBUS(232)는 내부 모듈과 연결되고, 단지 어드레스 지정된 세그먼트만 동작하도록 하여 전력 소모를 줄이기 위해 다수의 물리적 세그먼트를 가진다. EBUS(227)는 외부 메모리(223)(225) 및/또는 I/O 디바이스를 지원한다. 전형적으로, 싱글 16비트 와이드 버스트 플래시 디바이스(wide burst flash device; 223)가 EBUS(227)에 부가될 수 있고, EBUS(227)는 (활성화되었을 때) 내부 버스 동작을 반향(echoing)함으로써, 디버그 및 테스트 상태를 보여준다. 상기 버스들은 각각 저항성 및 용량성 영향들을 효과적으로 처리하기 위해 약 16 mm2 면적 내에 구현되어 왔다.
도 2에 도시된 아키텍처는 도 4에 도시된 바와 같이 칩 밸리데이션(validation)을 용이하게 하는 4개 이상의 동작 모드를 지원한다. 도 4는 본 발명에 따른 집적된 HDD 시스템 전자장치(200)를 테스트 하는데 사용되는 밸리데이션 모드의 동작을 도시한 블럭도이다. 본 발명에 따른 집적된 HDD 시스템 전자장치(200)의 다양한 소자들은 개별 컴포넌트 대응부와 유사하거나 동일한 방식으로 기능을 수행하고 레이아웃된다.
예를 들어, HDC(250)는 캘리포니아 프리몬트의 Cirrus Logic, Inc.에서 판매되는 Cirrus Logic SH7660 개별 소자 HDC에서 실행되는 기능들을 포함한다. 상기에서 언급한 바와 같이, CPU(220)에 대한 코아 로직(core logic)은 영국 캠브리지의 ARM, Ltd.에 의해 생산되는 매크로 셀 로직(macro cell logic)을 채택할 수 있다.
이러한 코아 회로에 대한 테스트 장비 및 테스트 파라미터는 종래 기술에서 알려져 있다. 그러나, 다수의 상기 매크로 셀 장치가 하나의 집적회로 기판(또는 패키지된 회로 소자)위에 결합되는 경우, 이러한 테스트 기술 및 장비는 적절하지 못하다. 특히, 많은 상기 매크로 셀 장치와 결합된 이러한 LSI 회로에 있어서 개별 매크로 셀 장치에 대한 개별 입력 및 출력 신호는 그것들의 개별 소자 대응부처럼 칩의 입력 및 출력 핀으로 나타나지 않을 수 있다.
결과적으로, 각 매크로 셀 소자를 테스트 하기 위해 전체적인 새로운 테스트 체제가 설립되거나, 또는 매크로 셀 소자의 일부는 테스트 될 수 없는 것이다. 도 4에 도시한 바와 같이, 본 발명은 기술 및 장비를 테스트하는 종래 기술을 사용하여 개별 매크로 셀 장치가 테스트될 수 있는 기술을 제공한다.
도 4에 도시된 바와 같이, 예컨대 HDC(250), RDC(240), CPU(220) 등의 개별 매크로 셀 소자는 하나 이상의 칩 I/O 핀과 함께 멀티플렉싱(multiplexing)되는 개별 입력 및 출력을 가진다. 일반적인 동작 상태 하에서, 집적된 HDD 시스템 전자장치는 도 2∼3과 관련하여 상기에서 설명된 집적회로 하드 드라이브 컨트롤러로서 동작한다. 그러나, 테스트를 위하여는 도 4에 도시된 바와 같이 집적된 HDD 시스템 전자장치는 다수의 테스트 모드 중 하나와 연결된다.
도 4는 4개의 집적 HDD 시스템 전자장치(1200)(2200)(3200)(4200)를 구비하고, 각 전자장치는 공통 버스(common bus)를 통해서 랩 기기(laboratory instrumentation; 402)와 연결된 랩 밸리데이션 PC 보드(405)를 도시한 것이다. 도 4에 도시된 배열은 단지 도시만을 목적으로 한 것이다. 개별 테스트, 4 이상의 다른 그룹 테스트 또는 단독 테스트를 포함하여 테스트에 사용되는 다른 구현체들이 본 발명이 속하는 분야의 일반적 기술 중 하나에 의해 평가될 수 있을 것이다. 게다가, PC 보드는 테스트 목적으로 사용될 필요는 없다. 테스트 소켓이나 핀을 사용하는 적절한 테스트 장비가 본 발명의 정신 및 범위를 벗어나지 않고 제공될 수 있다.
도 4에는 제 1 집적회로 하드 드라이브 컨트롤러(1200)가 HDC 모드에서 테스트되는 것을 도시하였다. HDC 모드에서, HDC 매크로 셀(250)의 입력 및 출력은 다수의 칩 I/O 핀(1401)과 멀티플렉스로 연결되어 있고, HDC 매크로 셀(250)의 대부분 또는 모든 입력 및 출력 신호는 칩 I/O 핀(1401)을 통해서 연결된다. 상기 동작 모드에서, 집적된 HDD 시스템 전자장치(1200)는 HDC 매크로 셀(250)의 개별 소자와 비록 동일하지는 않지만 유사하게 동작한다.
HDC 매크로 셀(250)의 테스트 과정은 본 발명의 기술 분야에서 공지된 것이다. 그러므로, 일단 HDC 모드로 스위치를 켜면, HDD 시스템 전자장치(1200)에 집적된 HDC 매크로 셀(250)은 어떤 새로운 테스트 과정이나 장비를 요하지 않고 랩 기기(402)를 사용하여 쉽게 테스트된다.
마찬가지로, 도 4의 집적된 HDD 시스템 전자장치(2200)에 도시된 바와 같이, ARM 모드에서 CPU 코아(220)의 입력 및 출력이 MUX를 통해서 칩의 I/O 핀(2401)과 연결되고, 집적된 HDD 시스템 전자장치(2200)는 개별 CPU(220) 소자와 비록 동일하지는 않지만 유사하게 동작한다. CPU(220)에 대한 테스트 과정은 랩 기기(402)를 통해서 수행된다.
비록 여기에 도시된 것은 랩 기기(402)와 함께 사용되었지만, 본 발명의 멀티플렉싱 기술은 집적된 HDD 시스템 전자장치(200)의 테스트나 밸리데이션을 제공하는데 또한 사용될 수 있다. MUX(404)는 집적된 HDD 시스템 전자장치(200) 내에 구비되고, 집적된 HDD 시스템 전자장치(200)로 적절한 코드를 전송하거나 또는 특정한 I/O 핀을 하이(high) 또는 로우(low) 전압으로 유지함으로써 선택적으로 동작된다.
집적된 HDD 시스템 전자장치(3200)는 RDC 모드로 도시되었다. RDC 모드는 명칭에서 암시하는 바와 같이, RDC 코아(244)가 MUX(404)를 통해서 칩 I/O(3401) 및 랩 기기와 연결되어 있다. RDC 모드에서, 집적 HDD 시스템 전자장치(3200)는 입력 및 출력 응답에 있어서 개별 RDC 소자를 에뮬레이트(emulate)하고, 종래의 테스트 기술 및 장비를 사용하여 테스트 될 수 있다.
집적된 HDD 시스템 전자장치(4200)가 집적 (일반) 모드(integrated (normal) mode)에서 동작하는 것이 도시되었다. 상기 모드에서, 집적된 HDD 시스템 전자장치(4200)의 MUX(404)는 집적된 HDD 시스템 전자장치(4200)가 완전한 집적 시스템으로 동작하도록 설정된다. 일단 각 매크로 셀 블럭이 HDC, ARM, 그리고 RDC 모드를 사용하여 확인(validated)되면, 전체 회로는 집적된 HDD 시스템 전자장치(200)를 위하여 개발된 부가적인 테스트 루틴을 사용하여 테스트된다.
그러나, 기본적인 로직 블럭들은 이미 밸리데이션되었고, 전체 시스템에 대한 테스트 수와 양은 감소된다. 더 나아가, 개별 로직 소자의 밸리데이션은 상기 테스트의 신뢰도를 높이고, 더 나아가 생산(production) 또는 프로토타입(prototype)에 있어서 핀 단부 문제(pinpoint problem)에 유용하다.
기존의 밸리데이션 셋업(set-up) 및 벡터(vector)는 RDC 및 HDC 모드에서 사용될 수 있다. 내부 버스, I/O 모듈 및 테스트 노드는 밸리데이션 PC 보드에서 나타날 수 있다. 프로그래머가 표준 테스트 장비를 사용하는 디바이스 내에서 선택된 신호 라인을 알 수 있도록, 개별 소자의 선택된 입력 및 출력은 디바이스의 입 력 및 출력 핀과 MUX를 통해서 연결된다. 따라서, 예를 들어 디바이스에 대한 소프트웨어(펌웨어)를 개발하는 소프트웨어 개발자는 단지 상기 모드에서 디바이스가 동작하도록 프로그래밍함에 의해서 일반적으로 출력 핀에서 나타나지 않는 개별 신호 라인을 알 수 있다.
디바이스내의 적절한 레지스터나 다른 표지(indicia)를 세팅함으로써, 개발자는 외부 핀에는 보통 나타나지 않는 디바이스의 다양한 내부 소자로부터의 신호들을 반향(echo)하기 위하여 선택된 핀 번호(예, 8) 중 하나 이상을 프로그램한다. 그러므로, 예를 들어 내부 FBUS(234) 또는 PBUS(235)상의 신호는 하나 이상의 선택된 핀에서 판독된다. 게다가, 디바이스 소자내의 다른 신호 라인(도시되지 않았음) 또는 내부 신호 라인들은 하나 이상의 출력 핀으로 멀티플렉싱된다.
상기 기술을 사용하면 소프트웨어 또는 펌웨어 개발자는 전문화된 외부핀 프로토타입 디바이스, 니들 프로브 등을 요하지 않고 디바이스에 대한 소프트웨어/펌웨어를 테스트하고 개발할 수 있다. 더욱이, (전문화된 외부핀 프로토타입에 대응하여) 실제의 디바이스 테스트는 생산부(production part)의 수행을 더 정확히 반영하는 데이터를 생산한다.
비록 4개의 동작 "모드"가 도 4의 각 칩에 도시되었지만, 다른 동작 모드도 가능하며 더 나아가 집적회로 하드 드라이브 컨트롤러의 다른 소자들도 테스트될 수 있다. 예를 들어, 주문형 서보 로직 등이 서보 로직 모드에서 테스트되거나, 그렇지 않으면 분리(isolated)되거나 또는 테스트, 평가 내지는 다른 목적을 위해 출력이 선택적으로 멀티플렉싱될 수 있다.
비록 본 발명이 자기 하드 디스크 드라이브에서 사용되는 것에 대하여 설명되었지만, 본 발명에 따른 장치는 CD-ROM 드라이브, 플로피 드라이브, 테이프 드라이브 등의 다른 형태의 드라이브에 대하여도 사용될 수 있다.
칩 집적(chip integration)은 하드 및 소프트 블럭의 장점을 지닌다. RDC(240)와 같은 단독 컴포넌트(stand-alone component)들은 병행 개발을 가능하게 하고 단독 생산품과 본 발명의 집적 HDD 시스템 전자장치 사이의 일정 연기(calendar delay)를 최소화하기 위해 하드 블럭으로서 재사용을 위하여 가상화(virtualized)된다. 기능적인 아키텍처, 타이밍, 노이즈 그리고 배선가능성이 도 3에 도시된 하드 블럭 배치에 고려되었다.
최상위 레벨 회로 및 HDC(250)는 인트라-블럭(intra-block) 실리콘을 최대로 이용하고 효과적인 영역 설계을 위해 소프트 블럭으로 구현된다. 게다가, 상기 소프트 블럭은 하드 드라이브의 특정 양식이나 모델에 대하여 집적된 HDD 시스템 전자장치에 맞추기 위하여 후에 다시 설계된다. 설계 계층(design hierarchy) 및 타이밍 고려는 CPU(220), DSP(230) 및 서보 로직(260)과 같은 서브-블럭의 배치에 영향을 미친다. 주문자 와이어로드(wireload) 모델 및 배치 구동되는 내부블럭 로드 추정은 상기 직사각형이 아닌 레이아웃에서 원-패스(one-pass) 타이밍 수렴(convergence)에 기여하였다.
합성(synthesis) 라이브러리에서의 변환 시간(< 2.5ns) 및 셀 특정 팬아웃(fanout) 제한은 타이밍 마진(margin)을 갖는 배선 가능성 네트리스트(routable netlist)에 기여하였다. RC-백-주석(RC-back-annotation)에 기초한 정적 및 동적 타이밍 분석은 총 순 모집단(net population)(∼50K nets)의 0.1% 내에서 타이밍 수정을 나타낸다. 칩 타이밍 검사(verification)는 계층적인 "블랙-박스" 모델을 사용하였다.
RDC 아날로그 프론트-엔드(front-end)(240)는 몇몇 노이즈 분리(noise isolation) 및 최소화 기술과 결합된다. 게다가, I/O 인터페이스는 피크(peak) di/dt 및 교차되는(staggered) I/O 스위칭에 의해 최소화된다. 루프를 완성하기 위한 세그먼트에 대한 VDD/VSS 패드와 함께, 높은 주파수 노이즈를 최소의 가능한 경로(path)로 한정하기 위해 I/O 전력 버스에서 일부러 끊어줌으로써 과도상태가 더욱더 분리된다. 코아 노이즈는 파워 그리드(power grid)내에 12nF 까지의 분포 커패시턴스를 부가함으로써 감소된다. 아날로그, PLL, 에지 감도(edge sensitive) 및 비동기 I/O들은 제공된 VDD/VSS 패드로 절연된다. 코아 및 I/O VDD/VSS 패드는 또한 분리된다.
도 5에 도시된 바와 같이, 신호 대 잡음 비(Signal-to-Noise Ratio; SNR)에 대한 채널 비트 에러 비(bit error rate; BER)의 랩 데이터(lab data)는 244.3MHz(사용자 밀도 = 2.14)에서 예상되는 채널 특성 패턴과 50%의 로렌츠 및 50%의 가우스 펄스를 컨벌루션(convolving)함에 의해 얻어진다. (ECC를 포함하여) 칩에서 전체 판독 및 서보 경로는 1M 까지의 액티브 트랜지스터와 관련하여 "비지(busy)"에서 동작하고, 300k 까지의 트랜지스터는 단독 RDC 테스트에서 액티브된다.
도 5에서 얻어진 데이터는 놀라운 것은 아니다. 회로는 CMOS에서 인에이블(enable)되므로, 대부분의 부수적인 디지털 회로는 약간의 전력을 소비하며 코아 판독/기록 채널 아날로그/디지털 회로에 부가된다. 그러므로, 상기 디지털 회로로부터의 신호 노이즈는 판독/기록 채널의 아날로그 부분에 대한 부가적인 신호 노이즈가 거의 존재하지 않는다.
랩 데이터는 단독 RDC 동작(stand-alone RDC operation)에 대한 집적 "비지(busy)"에 있어서 성능의 열화(degradation)가 없음을 증명한다. 성능 데이터는 아래의 표 1로 요약된다.
다이 크기 7.3 ×7.3 MM2 기술 0.35 um CMOS, 1-폴리, 3-메탈 트랜지스터 카운터 1.45 M 공급 전압 3.0 ∼3.6 V 동작 온도 0 ℃∼70 ℃ 3.3V 에서 전력 소모 1.7 W 패키지 208QFP 라우팅 피치 Ml&3 (V); M2 (H) 1.3 um; 1.5 um ATA 호스트 인터페이스 UDMA33 (33 MB/s) 사용자 데이터 비 260 Mb/s
[표 1]
본 발명의 바람직한 실시예 및 다양한 대안적인 실시예들이 여기에 상세히 공개되고 설명되었지만, 본 발명의 사상 및 범위를 벗어나지 않고 형태 및 세부사항에서 다양한 변화가 가능하다는 것은 본 기술분야의 당업자에게는 명백하다.
예를 들어, 판독 채널 회로(RDC)가 여기에 공개되었지만, 상기 회로는 또한 본 발명의 정신 및 범위를 벗어나지 않으면서 판독/기록 채널 회로를 포함한다. 더 나아가, 여기서는 자기 하드 디스크 드라이브의 내용이 공개되었지만, 본 발명 은 테이프 드라이브, 플로피 디스크 드라이브, CD-ROM 드라이브 등에도 또한 적용될 수 있다.
마찬가지로, 여기서는 ATA 인터페이스를 사용하였지만, 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 형태의 인터페이스(저장 디바이스 인터페이스, 저장 영역 네트워크 인터페이스 또는 네트워크 인터페이스)가 사용될 수 있다. 예를 들어, 1394, SCSI, 화이버채널(FibreChannel), 기가비트 이더네트(Gigabit Ethernet) 등이 여기에 공개된 ATA 인터페이스를 대용하거나 ATA 인터페이스로 확장될 수 있다.

Claims (21)

  1. 하나 이상의 디스크 표면들, 하나 이상의 디스크 표면들에 대응하는 다수의 판독/기록 헤드들, 상기 디스크 표면들을 회전시키기 위한 스핀들 모터, 상기 헤드들을 상기 디스크 표면들에 대하여 이동시키기 위한 보이스 코일 모터, 상기 다수의 판독/기록 헤드들에 연결된 헤드 전치증폭기(preamplifier), 제어 신호들에 응답하여 상기 보이스 코일 모터를 구동시키기 위해 상기 보이스 코일 모터에 연결된 서보 제어부를 포함하는 하드 디스크 드라이브에서 집적된 하드 디스크 컨트롤러 집적회로로서,
    호스트 컴퓨터와 인터페이싱하기 위한 호스트 인터페이스;
    상기 집적된 하드 디스크 드라이브 컨트롤러로 및 상기 집적된 하드 디스크 드라이브 컨트롤러로부터 저장 데이터 및 제어 데이터를 전송하기 위해 상기 호스트 인터페이스와 연결되고, 저장된 데이터 및 제어 데이터를 상기 집적된 하드 디스크 드라이브 컨트롤러내의 엘리먼트들로부터 및 상기 엘리먼트들로 전송하기 위한 적어도 하나의 내부 통신 및 제어 버스;
    상기 헤드 전치증폭기로부터 판독 채널 데이터를 수신 및 처리하기 위해, 상기 헤드 전치증폭기 및 상기 적어도 하나의 내부 통신 및 제어 버스에 연결된 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나;
    상기 서보 제어부를 구동하기 위한 제어 신호들을 발생시키기 위해 상기 적어도 하나의 내부 통신 및 제어 버스와 상기 서보 제어부에 연결된 운동 제어 서보 로직(motion control servo logic);
    상기 호스트 인터페이스로 저장 데이터를 전송하기 위해 상기 적어도 하나의 내부 통신 버스에 연결된 디스크 컨트롤러; 및
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로내의 제어 디바이스들에 대한 제어 데이터를 생성하기 위해 상기 적어도 하나의 내부 통신 버스에 연결된 마이크로컨트롤러
    를 포함하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로.
  2. 제 1 항에 있어서,
    상기 하드 디스크 드라이브 컨트롤러 집적회로는 CMOS 트랜지스터 회로로 제공되는 것을 특징으로 하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로.
  3. 제 1 항에 있어서,
    상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나로부터 저장된 원 데이터(raw data)를 처리하고 처리된 저장 데이터를 출력하기 위해, 상기 적어도 하나의 내부 통신 버스에 연결된 디지털 신호 프로세서를 더 포함하는 것을 특징으로 하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로.
  4. 제 3 항에 있어서,
    상기 마이크로컨트롤러는,
    하드 디스크 드라이브를 제어하기 위한 명령어 세트를 갖는 마이크로프로세서; 및
    상기 하드 디스크 드라이브로 및 상기 하드 디스크 드라이브로부터 데이터를 처리, 검색 및 저장하기 위한 명령어들을 포함하는 마이크로프로세서 코드 및 데이터의 제 1 속도 임계 부분(speed critical portion)을 저장하기 위한 내부 메모리를 포함하며,
    상기 마이크로프로세서는 상기 하드 디스크 드라이브로 및 상기 하드 디스크 드라이브로부터 데이터를 처리, 검색 및 저장하는 것과는 관련이 없는 명령어들을 포함하는 마이크로프로세서 코드 및 데이터의 제 2 비속도 임계 부분(non-speed critical portion)에 액세스하기 위해, 상기 적어도 하나의 내부 통신 버스를 통해 외부 메모리에 액세스하는 것을 특징으로 하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 내부 통신 버스는,
    상기 마이크로프로세서로 및 상기 마이크로프로세서로부터 마이크로프로세서 코드 및 데이터를 전송하기 위해 상기 마이크로프로세서 및 상기 내부 메모리에 연결되는 마이크로컨트롤러 로컬 버스;
    상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나, 상기 운동 제어 서보 로직, 상기 디스크 드라이브 컨트롤러, 및 상기 디지털 신호 프로세서와 함께 상기 마이크로프로세서에 연결되는 주변장치 버스;
    상기 마이크로프로세서로 및 상기 마이크로프로세서로부터 마이크로프로세서 코드 및 데이터를 전송하기 위해 상기 마이크로프로세서 및 외부 메모리에 연결된 외부 메모리 버스; 및
    상기 마이크로컨트롤러 로컬 버스, 상기 주변장치 버스, 및 상기 외부 메모리 버스와 연결되어 인터페이싱하는 버스/메모리 컨트롤러를 포함하는 것을 특징으로 하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로.
  6. 제 5 항에 있어서,
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로를 커스트마이징(customize)하기 위해 하드 블럭 컴포넌트들을 재설계할 필요없이 소프트 블럭 컴포넌트들이 쉽게 재설계될 수 있도록, 엘리먼트들의 제 1 부분은 하드 설계 블럭들로 제공되고, 엘리먼트들의 제 2 부분은 소프트 설계 블럭들로 제공되는 것을 특징으로 하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로.
  7. 제 1 항에 있어서,
    상기 내부 통신 버스는,
    상기 집적회로가 상기 디스크 컨트롤러, 상기 마이크로프로세서, 및 상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나의 하나 이상으로부터 신호들을 선택적으로 출력할 수 있도록, 상기 디스크 컨트롤러, 상기 마이크로프로세서, 및 상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나의 하나 이상의 출력들을 하나 이상의 I/O핀들과 선택적으로 멀티플렉싱하기 위한 MUX를 더 포함하는 것을 특징으로 하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로.
  8. 제 1 항에 있어서,
    상기 내부 통신 버스는,
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로가 개별 디스크 컨트롤러, 컴포넌트 마이크로프로세서, 및 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나로서 선택적으로 동작할 수 있도록, 상기 디스크 컨트롤러, 상기 마이크로프로세서, 및 상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나의 하나 이상의 출력들을 하나 이상의 I/O핀들과 선택적으로 멀티플렉싱하기 위한 MUX를 더 포함하는 것을 특징으로 하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로.
  9. 하나 이상의 디스크 표면들;
    하나 이상의 디스크 표면들에 대응하는 다수의 판독/기록 헤드들;
    상기 디스크 표면들을 회전시키기 위한 스핀들 모터;
    상기 헤드들을 상기 디스크 표면들에 대해 이동시키기 위한 보이스 코일 모터;
    상기 다수의 판독/기록 헤드들에 연결된 헤드 전치증폭기;
    제어 신호들에 응답하여 상기 보이스 코일 모터를 구동시키기 위해 상기 보이스 코일 모터와 연결된 서보 제어부; 및
    집적된 하드 디스크 드라이브 컨트롤러 집적회로
    - 상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로는,
    상기 집적된 하드 디스크 드라이브 컨트롤러로 및 상기 집적된 하드 디스크 드라이브 컨트롤러로부터 저장 데이터 및 제어 데이터를 전송하기 위해 호스트 인터페이스와 연결되고, 저장 데이터 및 제어 데이터를 상기 집적된 하드 디스크 드라이브 컨트롤러내의 엘리먼트들로부터 및 상기 엘리먼트로 전송하기 위한 적어도 하나의 내부 통신 및 제어 버스;
    상기 헤드 전치증폭기로부터 판독 채널 데이터를 수신 및 처리하기 위해, 상기 헤드 전치증폭기 및 상기 적어도 하나의 내부 통신 및 제어 버스에 연결된 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나;
    상기 서보 제어부를 구동하기 위한 제어 신호들을 발생시키기 위해 상기 서보 제어부에 연결된 운동 제어 서보 로직;
    상기 호스트 인터페이스에 저장된 데이터를 전송하기 위해 상기 적어도 하나의 내부 통신 버스에 연결된 디스크 컨트롤러; 및
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로내의 제어 디바이스들에 대한 제어 데이터를 발생시키기 위해 상기 적어도 하나의 내부 통신 버스와 연결된 마이크로컨트롤러를 포함함 -
    를 포함하는 하드 디스크 드라이브.
  10. 제 9 항에 있어서,
    상기 하드 디스크 드라이브 컨트롤러 집적회로는 CMOS 트랜지스터 회로로 제공되는 것을 특징으로 하는 하드 디스크 드라이브.
  11. 제 9 항에 있어서,
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로는,
    상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나로부터 저장된 원 데이터를 처리하고 처리된 저장 데이터를 출력하기 위해, 상기 적어도 하나의 내부 통신 버스에 연결된 디지털 신호 프로세서를 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
  12. 제 11 항에 있어서,
    상기 마이크로컨트롤러는,
    상기 하드 디스크 드라이브를 제어하기 위해 최적화된 명령어들의 제한된 명령어 세트를 갖는 마이크로프로세서; 및
    상기 하드 디스크 드라이브로 및 상기 하드 디스크 드라이브로부터 데이터를 처리, 검색 및 저장하기 위한 명령어들을 포함하는 마이크로프로세서 코드의 제 1 부분을 저장하기 위한 내부 메모리를 포함하며,
    상기 마이크로프로세서는 상기 하드 디스크 드라이브로 및 상기 하드 디스크 드라이브로부터 데이터를 처리, 검색 및 저장하는 것과는 관련이 없는 명령어들을 포함하는 마이크로프로세서 코드의 제 2 부분에 액세스하기 위해, 상기 적어도 하나의 내부 통신 버스를 통해 외부 메모리에 액세스하는 것을 특징으로 하는 하드 디스크 드라이브.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 내부 통신 버스는,
    상기 마이크로프로세서로 및 상기 마이크로프로세서로부터 마이크로프로세서 코드 및 데이터를 전송하기 위해 상기 마이크로프로세서 및 상기 내부 메모리에 연결된 마이크로컨트롤러 로컬 버스;
    상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나, 상기 운동 제어 서보 로직, 상기 디스크 드라이브 컨트롤러, 및 상기 디지털 신호 프로세서와 함께 상기 마이크로프로세서에 연결된 주변장치 버스;
    상기 마이크로프로세서로 및 상기 마이크로프로세서로부터 마이크로프로세서 코드 및 데이터를 전송하기 위해 상기 마이크로프로세서 및 외부 메모리에 연결된 외부 메모리 버스; 및
    상기 마이크로컨트롤러 로컬 버스, 상기 주변장치 버스, 및 상기 외부 메모리 버스와 연결되어 인터페이싱하는 버스/메모리 컨트롤러를 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
  14. 제 13 항에 있어서,
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로를 커스트마이징하기 위해 하드 블럭 컴포넌트들을 재설계할 필요없이 소프트 블럭 컴포넌트들이 쉽게 재설계될 수 있도록, 상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나, 상기 마이크로프로세서, 및 상기 내부 메모리는 하드 설계 블럭들로 제공되고, 상기 디스크 컨트롤러 및 서보 컨트롤러는 소프트 설계 블럭들로 제공되는 것을 특징으로 하는 하드 디스크 드라이브.
  15. 제 14 항에 있어서,
    상기 내부 통신 버스는,
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로가 개별 디스크 컨트롤러, 컴포넌트 마이크로프로세서, 및 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나로서 선택적으로 동작할 수 있도록, 상기 디스크 컨트롤러, 상기 마이크로프로세서, 및 상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나의 출력들을 하나 이상의 I/O핀들과 선택적으로 멀티플렉싱하기 위한 MUX를 더 포함하는 것을 특징으로 하는 하드 디스크 드라이브.
  16. 집적된 디스크 드라이브 컨트롤러 집적회로로서,
    개별 컴포넌트 회로들에 해당하는 다수의 미리 결정된 회로부들
    - 상기 다수의 미리 결정된 회로부들은,
    집적된 하드 디스크 드라이브 컨트롤러로 및 상기 집적된 하드 디스크 드라이브 컨트롤러로부터 저장 데이터 및 제어 데이터를 전송하기 위해 호스트 인터페이스와 상호접속되고, 저장된 데이터 및 제어 데이터를 상기 집적된 하드 디스크 드라이브 컨트롤러내의 엘리먼트들로부터 및 상기 엘리먼트들로 전송하기 위한 적어도 하나의 내부 통신 및 제어 버스,
    헤드 전치증폭기(preamplifier)로부터 판독 채널 데이터를 수신 및 처리하기 위해, 헤드 전치증폭기 및 상기 적어도 하나의 내부 통신 및 제어 버스와 연결된 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나,
    서보 제어부를 구동하기 위한 제어 신호들을 발생시키기 위해 상기 서보 제어부와 연결된 운동 제어 서보 로직(motion control servo logic),
    상기 호스트 인터페이스로 저장된 데이터를 전송하기 위해 상기 적어도 하나의 내부 통신 버스에 연결된 디스크 컨트롤러, 및
    상기 집적된 디스크 드라이브 컨트롤러 집적회로내의 제어 디바이스들에 대한 제어 데이터를 생성하기 위해 상기 적어도 하나의 내부 통신 버스에 연결된 마이크로컨트롤러를 포함함 -; 및
    상기 집적회로가 하나 이상의 상기 미리 결정된 회로부들로부터 신호들을 선택적으로 출력하도록, 하나 이상의 I/O 핀들을 구비한 상기 다수의 개별 컴포넌트 회로부들의 하나 이상의 출력들을 선택적으로 멀티플렉싱하는 MUX
    를 포함하는 집적된 디스크 드라이브 컨트롤러 집적회로.
  17. 제 16 항에 있어서,
    상기 MUX는 상기 집적회로가 상기 미리 결정된 회로부들 중 하나에 대응되는 개별 컴포넌트로서 선택적으로 동작할 수 있도록, 상기 다수의 개별 컴포넌트 회로부들 중 하나 이상의 출력들을 하나 이상의 I/O 핀들과 선택적으로 멀티플렉싱하는 것을 특징으로 하는 집적된 디스크 드라이브 컨트롤러 집적회로.
  18. 집적된 하드 디스크 드라이브 컨트롤러 집적회로의 테스트 방법으로서,
    상기 하드 디스크 드라이브는, 하나 이상의 디스크 표면들, 상기 하나 이상의 디스크 표면들에 대응하는 다수의 판독/기록 헤드들, 상기 디스크 표면들을 회전시키기 위한 스핀들 모터, 상기 헤드들을 상기 디스크 표면들에 대해 이동시키기 위한 보이스 코일 모터, 상기 다수의 판독/기록 헤드들에 연결된 헤드 전치증폭기, 제어 신호들에 응답하여 상기 보이스 코일 모터를 구동시키기 위해 상기 보이스 코일 모터와 연결된 서보 제어부, 및 집적된 하드 디스크 드라이브 컨트롤러 집적회로를 포함하고, 상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로는,
    상기 집적된 하드 디스크 드라이브 컨트롤러로 및 상기 집적된 하드 디스크 드라이브 컨트롤러로부터 저장 데이터 및 제어 데이터를 전송하기 위해 호스트 인터페이스와 상호접속되고, 저장 데이터 및 제어 데이터를 상기 집적된 하드 디스크 드라이브 컨트롤러내의 엘리먼트들로부터 및 상기 엘리먼트들로 전송하기 위한 적어도 하나의 내부 통신 및 제어 버스,
    상기 헤드 전치증폭기로부터 판독 채널 데이터를 수신 및 처리하기 위해, 상기 헤드 전치증폭기 및 상기 적어도 하나의 내부 통신 및 제어 버스에 연결된 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나,
    상기 서보 제어부를 구동하기 위한 제어 신호들을 발생시키기 위해 상기 서보 제어부에 연결된 운동 제어 서보 로직,
    상기 호스트 인터페이스에 저장 데이터를 전송하기 위해 상기 적어도 하나의 내부 통신 버스와 연결된 디스크 컨트롤러, 및
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로내의 제어 디바이스들에 대한 제어 데이터를 생성하기 위해 상기 적어도 하나의 내부 통신 버스와 연결된 마이크로컨트롤러를 포함하고,
    상기 테스트 방법은,
    상기 집적회로가 상기 디스크 컨트롤러, 상기 마이크로프로세서, 및 상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나의 하나 이상으로부터 선택적으로 신호들을 출력할 수 있도록, 상기 디스크 컨트롤러, 상기 마이크로프로세서, 및 상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나의 하나 이상의 출력들을 선택적으로 멀티플렉싱하는 단계
    를 포함하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로의 테스트 방법.
  19. 제 18 항에 있어서,
    상기 선택적으로 멀티플렉싱하는 단계는,
    상기 집적된 하드 디스크 드라이브 컨트롤러 집적회로가 개별 디스크 컨트롤러, 컴포넌트 마이크로프로세서, 및 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나로서 선택적으로 동작할 수 있도록, 상기 디스크 컨트롤러, 상기 마이크로프로세서, 및 상기 판독 채널 컨트롤러 및 판독/기록 채널 컨트롤러 중 적어도 하나의 출력들을 하나 이상의 I/O 핀들과 선택적으로 멀티플렉싱하는 단계를 더 포함하는 것을 특징으로 하는 집적된 하드 디스크 드라이브 컨트롤러 집적회로의 테스트 방법.
  20. 개별 컴포넌트 회로들에 대응되는 다수의 미리 결정된 회로부들을 포함하는 집적회로를 테스트하는 방법으로서,
    상기 집적회로가 상기 미리 설정된 회로부들 중 하나 이상으로부터 신호들을 선택적으로 출력할 수 있도록, 다수의 개별 컴포넌트 회로부들의 하나 이상의 출력들을 하나 이상의 I/O 핀들과 선택적으로 멀티플렉싱하는 단계를 포함하는 집적회로 테스트 방법.
  21. 제 19 항에 있어서,
    상기 선택적으로 멀티플렉싱하는 단계는,
    상기 집적회로가 상기 미리 결정된 회로부들 중 하나에 대응되는 개별 컴포넌트로서 선택적으로 동작할 수 있도록, 상기 다수의 개별 컴포넌트 회로부들의 하나 이상의 출력들을 하나 이상의 I/O 핀들과 선택적으로 멀티플렉싱하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
KR1020017005811A 1998-11-09 1999-11-08 자기 하드 디스크 드라이브를 위한 혼합-신호 싱글-칩집적 시스템 전자장치 KR100676556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10777698P 1998-11-09 1998-11-09
US60107776 1998-11-09

Publications (2)

Publication Number Publication Date
KR20010099796A KR20010099796A (ko) 2001-11-09
KR100676556B1 true KR100676556B1 (ko) 2007-01-30

Family

ID=22318416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005811A KR100676556B1 (ko) 1998-11-09 1999-11-08 자기 하드 디스크 드라이브를 위한 혼합-신호 싱글-칩집적 시스템 전자장치

Country Status (5)

Country Link
US (6) US6314480B1 (ko)
EP (1) EP1185920A4 (ko)
JP (1) JP2002531883A (ko)
KR (1) KR100676556B1 (ko)
WO (1) WO2000028406A2 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999045460A2 (en) 1998-03-02 1999-09-10 Lexar Media, Inc. Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US6182162B1 (en) * 1998-03-02 2001-01-30 Lexar Media, Inc. Externally coupled compact flash memory card that configures itself one of a plurality of appropriate operating protocol modes of a host computer
JP2002531883A (ja) * 1998-11-09 2002-09-24 サーラスロジック、アイ・エヌ・シー 磁気ハードディスクドライブ用混合信号単一チップ集積システム電子装置
US6754755B1 (en) * 2000-08-10 2004-06-22 Hewlett-Packard Development Company, L.P. Service request system using an activity indicator to reduce processing overhead
US7155559B1 (en) 2000-08-25 2006-12-26 Lexar Media, Inc. Flash memory architecture with separate storage of overhead and user data
US6772274B1 (en) 2000-09-13 2004-08-03 Lexar Media, Inc. Flash memory system and method implementing LBA to PBA correlation within flash memory array
US6552865B2 (en) * 2001-05-25 2003-04-22 Infineon Technologies Ag Diagnostic system for a read/write channel in a disk drive
US6628467B2 (en) * 2001-05-25 2003-09-30 Infineon Technologies Ag Input/output multiplex system for a read/write channel in a disk drive
US6731443B2 (en) * 2001-06-29 2004-05-04 Infineon Technologies Ag Total error multiplier for optimizing read/write channel
US6973535B2 (en) * 2001-09-14 2005-12-06 Cornice, Inc. Digital device configuration and method
US7106541B2 (en) * 2001-09-14 2006-09-12 Convergent Systems Solutions, Llc Digital device configuration and method
WO2003071853A2 (en) * 2002-02-22 2003-09-04 Lexar Media, Inc. Removable memory media with integral indicator light
US20030227703A1 (en) * 2002-06-06 2003-12-11 Netezza Corporation Hard disk drive with application-specific components
US6943545B2 (en) * 2002-06-21 2005-09-13 Infinitum Solutions, Inc. Magnetic head tester
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7457903B2 (en) 2003-03-10 2008-11-25 Marvell International Ltd. Interrupt controller for processing fast and regular interrupts
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7099963B2 (en) * 2003-03-10 2006-08-29 Qlogic Corporation Method and system for monitoring embedded disk controller components
EP1609152A1 (en) * 2003-03-24 2005-12-28 Koninklijke Philips Electronics N.V. Multilayer optical disc having a layer indication
KR100546403B1 (ko) * 2004-02-19 2006-01-26 삼성전자주식회사 감소된 메모리 버스 점유 시간을 가지는 시리얼 플레쉬메모리 컨트롤러
US7250784B2 (en) * 2005-06-29 2007-07-31 Marvell International Ltd. Integrated systems testing
JP2007018049A (ja) * 2005-07-05 2007-01-25 Hitachi Ltd 記憶制御システム
US7439729B2 (en) * 2005-07-26 2008-10-21 Marvell International Ltd. Integrated systems testing
US7706219B2 (en) * 2006-06-05 2010-04-27 Mediatek Inc. Signal processing apparatus and method for an optical disc drive
US20100064124A1 (en) * 2006-11-16 2010-03-11 Karl Rinne Digital power controller
US20090019195A1 (en) * 2007-07-13 2009-01-15 Srdjan Djordjevic Integrated circuit, memory module and system
US8276042B2 (en) 2009-02-03 2012-09-25 Micron Technology, Inc. Determining sector status in a memory device
JP5538838B2 (ja) * 2009-11-25 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8384442B2 (en) 2010-07-22 2013-02-26 Wayne F. Salhany Integrated circuit signal generation device
KR20120132278A (ko) 2011-05-26 2012-12-05 삼성전자주식회사 메모리 칩, 메모리 시스템, 및 메모리 칩에 대한 액세스 방법
US9417687B2 (en) 2011-07-12 2016-08-16 Rambus Inc. Dynamically changing data access bandwidth by selectively enabling and disabling data links
US8751884B2 (en) * 2012-04-30 2014-06-10 Lsi Corporation Scan test circuitry with selectable transition launch mode
US8711502B1 (en) 2012-10-12 2014-04-29 Lsi Corporation Preamplifier-to-channel communication in a storage device
CN103473018B (zh) * 2013-09-10 2016-09-14 华为技术有限公司 硬盘和管理方法
US9946676B2 (en) * 2015-03-26 2018-04-17 Intel Corporation Multichip package link
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
US11841396B1 (en) * 2021-03-22 2023-12-12 Marvell Asia Pte Ltd United states test controller for system-on-chip validation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002246A1 (en) * 1993-07-08 1995-01-19 Maxtor Corporation System architecture for hdd

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665415A (en) 1970-04-29 1972-05-23 Honeywell Inf Systems Data processing system with program interrupt priority apparatus utilizing working store for multiplexing interrupt requests
IT971304B (it) 1972-11-29 1974-04-30 Honeywell Inf Systems Sistema di accesso a priorita variabile dinamicamente
FR2330014A1 (fr) 1973-05-11 1977-05-27 Ibm France Procede de test de bloc de circuits logiques integres et blocs en faisant application
IT1122890B (it) 1979-08-30 1986-04-30 Honeywell Inf Systems Italia Sistema a microprocessori con struttura modulare a bus e configurazione espandibile
JPS58225442A (ja) 1982-06-25 1983-12-27 Toshiba Corp 優先順位制御回路
US5027315A (en) * 1984-09-28 1991-06-25 Advanced Micro Devices, Inc. Programmable logic array using internally generated dynamic logic signals as selection signals for controlling its functions
JPS62220879A (ja) 1986-03-22 1987-09-29 Hitachi Ltd 半導体装置
US4914580A (en) 1987-10-26 1990-04-03 American Telephone And Telegraph Company Communication system having interrupts with dynamically adjusted priority levels
US4847612A (en) 1988-01-13 1989-07-11 Plug Logic, Inc. Programmable logic device
US4953081A (en) 1988-12-21 1990-08-28 International Business Machines Corporation Least recently used arbiter with programmable high priority mode and performance monitor
US5261073A (en) 1989-05-05 1993-11-09 Wang Laboratories, Inc. Method and apparatus for providing memory system status signals
EP0419105B1 (en) * 1989-09-21 1997-08-13 Texas Instruments Incorporated Integrated circuit formed on a surface of a semiconductor substrate and method for constructing such an integrated circuit
US5384499A (en) 1991-04-25 1995-01-24 Altera Corporation High-density erasable programmable logic device architecture using multiplexer interconnections
EP0549152A3 (en) 1991-12-24 1993-12-08 Advanced Micro Devices Inc Single chip controller for optical data disk drives
GB9224176D0 (en) * 1992-11-18 1993-01-06 Calluna Tech Ltd Miniature hard disk drive system
US5465343A (en) 1993-04-30 1995-11-07 Quantum Corporation Shared memory array for data block and control program storage in disk drive
US5586306A (en) 1993-06-04 1996-12-17 Cirrus Logic, Inc. Integrated circuit servo system control for computer mass storage device with distributed control functionality to reduce transport delay
US5546554A (en) 1994-02-02 1996-08-13 Sun Microsystems, Inc. Apparatus for dynamic register management in a floating point unit
US5701450A (en) * 1994-02-25 1997-12-23 Seagate Technology, Inc. System including ATA sequencer microprocessor which executes sequencer instructions to handle plurality of real-time events allowing to perform all operations without local microprocessor intervention
US5634081A (en) 1994-03-01 1997-05-27 Adaptec, Inc. System for starting and completing a data transfer for a subsequently received autotransfer command after receiving a first SCSI data transfer command that is not autotransfer
US5905898A (en) 1994-05-31 1999-05-18 Advanced Micro Devices, Inc. Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority
US5596765A (en) 1994-10-19 1997-01-21 Advanced Micro Devices, Inc. Integrated processor including a device for multiplexing external pin signals
US5826093A (en) * 1994-12-22 1998-10-20 Adaptec, Inc. Dual function disk drive integrated circuit for master mode and slave mode operations
TW269021B (en) * 1994-12-23 1996-01-21 Ibm Electronic circuit implementing component level disk drive
US5689713A (en) 1995-03-31 1997-11-18 Sun Microsystems, Inc. Method and apparatus for interrupt communication in a packet-switched computer system
US5802584A (en) 1995-09-01 1998-09-01 Adaptec, Inc. Hardware alignment in a headerless disk drive architecture
US5802284A (en) * 1995-12-13 1998-09-01 Silicon Graphics, Inc. System and method using cover bundles to provide immediate feedback to a user in an interactive television environment
JPH1049439A (ja) 1996-03-26 1998-02-20 Robert Bosch Gmbh 制御装置の作動方法
US5860079A (en) 1996-05-10 1999-01-12 Apple Computer, Inc. Arrangement and method for efficient calculation of memory addresses in a block storage memory system
US5996054A (en) 1996-09-12 1999-11-30 Veritas Software Corp. Efficient virtualized mapping space for log device data storage system
US5838893A (en) 1996-12-26 1998-11-17 Microsoft Corporation Method and system for remapping physical memory
US5990707A (en) * 1997-09-05 1999-11-23 Cirrus Logic, Inc. Method and system for sliced integration of flash analog to digital converters in read channel circuits
US6282045B1 (en) * 1997-09-15 2001-08-28 Texas Instruments Incorporated Server hard disk drive integrated circuit and method of operation
US6012106A (en) 1997-11-03 2000-01-04 Digital Equipment Corporation Prefetch management for DMA read transactions depending upon past history of actual transfer lengths
US6157975A (en) 1998-01-07 2000-12-05 National Semiconductor Corporation Apparatus and method for providing an interface to a compound Universal Serial Bus controller
US6134641A (en) 1998-03-20 2000-10-17 Vsli Technology, Inc. Method of and system for allowing a computer system to access cacheable memory in a non-cacheable manner
JP2002531883A (ja) 1998-11-09 2002-09-24 サーラスロジック、アイ・エヌ・シー 磁気ハードディスクドライブ用混合信号単一チップ集積システム電子装置
US6480948B1 (en) 1999-06-24 2002-11-12 Cirrus Logic, Inc. Configurable system memory map
US6618780B1 (en) 1999-12-23 2003-09-09 Cirrus Logic, Inc. Method and apparatus for controlling interrupt priority resolution

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002246A1 (en) * 1993-07-08 1995-01-19 Maxtor Corporation System architecture for hdd

Also Published As

Publication number Publication date
KR20010099796A (ko) 2001-11-09
US20010054119A1 (en) 2001-12-20
EP1185920A2 (en) 2002-03-13
US7475173B2 (en) 2009-01-06
JP2002531883A (ja) 2002-09-24
US20090274017A1 (en) 2009-11-05
WO2000028406A3 (en) 2001-12-20
US20060010271A1 (en) 2006-01-12
WO2000028406A2 (en) 2000-05-18
US20010056511A1 (en) 2001-12-27
US6594716B2 (en) 2003-07-15
US20060161703A1 (en) 2006-07-20
US6314480B1 (en) 2001-11-06
EP1185920A4 (en) 2005-07-06
US7529869B2 (en) 2009-05-05
WO2000028406A8 (en) 2000-08-17
US8060674B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
KR100676556B1 (ko) 자기 하드 디스크 드라이브를 위한 혼합-신호 싱글-칩집적 시스템 전자장치
US6862721B2 (en) Method for identification of faulty or weak functional logic elements under simulated extreme operating conditions
US20200136624A1 (en) Programmable Circuit Having Multiple Sectors
US9141747B1 (en) System level tools to support FPGA partial reconfiguration
US20060212677A1 (en) Multicore processor having active and inactive execution cores
US7640377B2 (en) DMA circuit with pattern generation unit for DMA verification
US6973605B1 (en) System and method for assured built in self repair of memories
US10235485B1 (en) Partial reconfiguration debugging using hybrid models
US20040030970A1 (en) Test platform device and method for testing embedded memory of system on chip
US20110154137A1 (en) Data channel test apparatus and method thereof
KR100402638B1 (ko) 리던던트 디바이스 초기화 방법 및 장치
US4649474A (en) Chip topography for a MOS disk memory controller circuit
Nemazie et al. 260 Mb/s mixed-signal single-chip integrated system electronics for magnetic hard disk drives
US7236318B2 (en) Built in full speed nonreturn to zero test method and apparatus for a data storage device controller
Jeppesen et al. Hard disk controller: the disk drive's brain and body
US9100031B1 (en) Method and system for dynamic table line encoding
Wallich Part II. Optimizing the design: How and when to make tradeoffs: Aircraft must be lighter, consumer products more functional implantable devices more reliable—But at what cost?
Spencer et al. A workstation I/O system on a chip
Spencer et al. An I/O System on a Chip
Keating et al. System-Level Design Issues: Rules and Tools
DE29924791U1 (de) Integrierte Mischsignal-, Ein-Chip-Systemelektronik für Magnetfestplattenlaufwerke

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150115

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee