JPH0546473A - マイクロプロセツサにおけるメモリ空間拡張回路 - Google Patents
マイクロプロセツサにおけるメモリ空間拡張回路Info
- Publication number
- JPH0546473A JPH0546473A JP20299791A JP20299791A JPH0546473A JP H0546473 A JPH0546473 A JP H0546473A JP 20299791 A JP20299791 A JP 20299791A JP 20299791 A JP20299791 A JP 20299791A JP H0546473 A JPH0546473 A JP H0546473A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- microprocessor
- address
- external
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 マイクロプロセッサにおけるメモリ空間の拡
張をバンク切り替え方式により行なうメモリ空間拡張回
路において、マイクロプロセッサが持つアドレスバスを
外部メモリにも使用できるようにし、任意アドレスのメ
モリに対してメモリ転送命令が実施でき、しかもマイク
ロプロセッサの割り込み機能によりマイクロプロセッサ
のメモリ空間を任意に拡張できるようにするものであ
る。 【構成】 内部メモリ１６はメモリ空間１Ｍバイトのう
ち、プログラムおよびデータを記憶する５１２Ｋバイト
のＲＯＭ１７およびプログラム上のデータを格納する５
１２Ｋバイトの内部ＲＡＭ１８と、外部ＲＡＭ１９とを
有し、内部ＲＡＭ空間から外部ＲＡＭ空間をアクセスす
る方法として、内部ＲＡＭのアドレス７ＯＯＯＯＨ〜７
ＦＦＦＦＨまでの６４Ｋバイトのメモリ空間を介して外
部ＲＡＭの１Ｍバイトをバンク１〜バンク１６まで１６
分割し、１バンク当り６４Ｋバイトのメモリ空間をアク
セスできるようにしたものである。
張をバンク切り替え方式により行なうメモリ空間拡張回
路において、マイクロプロセッサが持つアドレスバスを
外部メモリにも使用できるようにし、任意アドレスのメ
モリに対してメモリ転送命令が実施でき、しかもマイク
ロプロセッサの割り込み機能によりマイクロプロセッサ
のメモリ空間を任意に拡張できるようにするものであ
る。 【構成】 内部メモリ１６はメモリ空間１Ｍバイトのう
ち、プログラムおよびデータを記憶する５１２Ｋバイト
のＲＯＭ１７およびプログラム上のデータを格納する５
１２Ｋバイトの内部ＲＡＭ１８と、外部ＲＡＭ１９とを
有し、内部ＲＡＭ空間から外部ＲＡＭ空間をアクセスす
る方法として、内部ＲＡＭのアドレス７ＯＯＯＯＨ〜７
ＦＦＦＦＨまでの６４Ｋバイトのメモリ空間を介して外
部ＲＡＭの１Ｍバイトをバンク１〜バンク１６まで１６
分割し、１バンク当り６４Ｋバイトのメモリ空間をアク
セスできるようにしたものである。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサにお
けるメモリ空間の拡張をバンク切替え方式により行なう
メモリ空間拡張回路に関するものである。
けるメモリ空間の拡張をバンク切替え方式により行なう
メモリ空間拡張回路に関するものである。
【０００２】
【従来の技術】従来のマイクロプロセッサにおけるメモ
リ空間拡張方式はＣＱ出版社 岡田正著 トランジスタ
技術増刊 メモリＩＣ活用ハンドブックに詳述されてい
るように、バンク切り替え方式と呼ばれる方法を用いて
いる。
リ空間拡張方式はＣＱ出版社 岡田正著 トランジスタ
技術増刊 メモリＩＣ活用ハンドブックに詳述されてい
るように、バンク切り替え方式と呼ばれる方法を用いて
いる。
【０００３】図４は従来のバンク切り替え方式によるメ
モリ空間の拡張方法を示す構成図であり、例えばインテ
ル（登録商標）製８０８６の１６ビットマイクロプロセ
ッサが持つメモリアドレスの一部を切り替えて拡張する
ものである。
モリ空間の拡張方法を示す構成図であり、例えばインテ
ル（登録商標）製８０８６の１６ビットマイクロプロセ
ッサが持つメモリアドレスの一部を切り替えて拡張する
ものである。
【０００４】また、図５は外部メモリによるメモリ空間
の拡張方法を示す構成図である。図において、１はアド
レスＯＯＯＯＯＨ〜ＦＦＦＦＦＨの１Ｍバイトの内部メ
モリ、２はＡレジスタ３を備えたマイクロプロセッサ、
４はＩ／Ｏポート、５は１６ビットのデータバス、６は
アドレスＯＯＯＯＯ〜ＦＦＦＦＦの１Ｍバイトの外部メ
モリである。
の拡張方法を示す構成図である。図において、１はアド
レスＯＯＯＯＯＨ〜ＦＦＦＦＦＨの１Ｍバイトの内部メ
モリ、２はＡレジスタ３を備えたマイクロプロセッサ、
４はＩ／Ｏポート、５は１６ビットのデータバス、６は
アドレスＯＯＯＯＯ〜ＦＦＦＦＦの１Ｍバイトの外部メ
モリである。
【０００５】この構成におけるメモリバンクの切り替え
は特定のＩ／Ｏポート・アドレスへメモリバンクを出力
することで行なう。すなわち、外部メモリ６に与えるア
ドレスは全く別々のアドレスレジスタにより指示される
ものであり、マイクロプロセッサの持つＯＵＴ命令でア
ドレスとデータを出力し、ＩＮ命令でデータを入力する
ものである。
は特定のＩ／Ｏポート・アドレスへメモリバンクを出力
することで行なう。すなわち、外部メモリ６に与えるア
ドレスは全く別々のアドレスレジスタにより指示される
ものであり、マイクロプロセッサの持つＯＵＴ命令でア
ドレスとデータを出力し、ＩＮ命令でデータを入力する
ものである。
【０００６】図６は図５の外部メモリの動作方法を説明
するためのフローチャートである。まず、図６−（ａ）
は外部メモリ６へのデータ書き込みを示し、ステップＳ
1 で外部メモリ６に対する書き込みアドレスをセットす
る。ステップＳ2 で１ワードのデータを書き込み、ステ
ップＳ3 で指定転送回数か否かを判定し、転送回数が指
定数以下（ＮＯ）であればステップＳ2 に戻り、指定回
数（ＹＥＳ）であればステップＳ4 で終了する。
するためのフローチャートである。まず、図６−（ａ）
は外部メモリ６へのデータ書き込みを示し、ステップＳ
1 で外部メモリ６に対する書き込みアドレスをセットす
る。ステップＳ2 で１ワードのデータを書き込み、ステ
ップＳ3 で指定転送回数か否かを判定し、転送回数が指
定数以下（ＮＯ）であればステップＳ2 に戻り、指定回
数（ＹＥＳ）であればステップＳ4 で終了する。
【０００７】図６−（ｂ）は外部メモリからの読み出し
を示し、ステップＳ5 で外部メモリ６に対する読み出し
アドレスをセットし、ステップＳ6 で１ワードのデータ
を読み出し、ステップＳ7 で指定転送回数か否かを判定
し、転送回数が指定数以下（ＮＯ）であればステップＳ
6 に戻り、指定回数（ＹＥＳ）であればステップＳ7 で
終了する。
を示し、ステップＳ5 で外部メモリ６に対する読み出し
アドレスをセットし、ステップＳ6 で１ワードのデータ
を読み出し、ステップＳ7 で指定転送回数か否かを判定
し、転送回数が指定数以下（ＮＯ）であればステップＳ
6 に戻り、指定回数（ＹＥＳ）であればステップＳ7 で
終了する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記構
成の回路では、外部メモリはマイクロプロセッサから出
ているアドレスバスには接続されていないため、マイク
ロプロセッサの内部メモリのように、任意アドレスのメ
モリに対してロード命令やストア命令を使用することは
できないものであり、プリンタやフロッピーディスクと
同様な外部記憶装置としての構成しか使用できない。ま
た、外部メモリへのアドレスバスを供給するアドレスラ
ッチ回路およびコントロール回路が必要となるという問
題点があった。
成の回路では、外部メモリはマイクロプロセッサから出
ているアドレスバスには接続されていないため、マイク
ロプロセッサの内部メモリのように、任意アドレスのメ
モリに対してロード命令やストア命令を使用することは
できないものであり、プリンタやフロッピーディスクと
同様な外部記憶装置としての構成しか使用できない。ま
た、外部メモリへのアドレスバスを供給するアドレスラ
ッチ回路およびコントロール回路が必要となるという問
題点があった。
【０００９】本発明は以上述べた外部メモリがフロッピ
ーディスクと同様な外部記憶装置としての構成しか使用
できないことや外部メモリへのアドレスバスを供給する
アドレスラッチ回路およびコントロール回路を必要とす
るなどの問題点を除去し、外部メモリにおいても内部メ
モリと同様に任意アドレスに対するマイクロプロセッサ
の持つメモリ転送命令を使用することができ、しかも外
部メモリ用のアドレスラッチ回路およびコントロール回
路が不要になる優れたマイクロプロセッサのメモリ空間
拡張回路を提供することを目的とする。
ーディスクと同様な外部記憶装置としての構成しか使用
できないことや外部メモリへのアドレスバスを供給する
アドレスラッチ回路およびコントロール回路を必要とす
るなどの問題点を除去し、外部メモリにおいても内部メ
モリと同様に任意アドレスに対するマイクロプロセッサ
の持つメモリ転送命令を使用することができ、しかも外
部メモリ用のアドレスラッチ回路およびコントロール回
路が不要になる優れたマイクロプロセッサのメモリ空間
拡張回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は内部メモリの一
部を介して外部メモリを動作するためのメモリバンク切
り替え用アドレス検出回路と、内部メモリと外部メモリ
を切り替えるメモリバンク切り替え回路と、外部メモリ
内のメモリ空間を内部メモリを介して動作させるメモリ
容量を基本として動作させる回路と、外部メモリを動作
中にマイクロプロセッサの割り込み応答に応じて外部メ
モリから内部メモリにメモリバンクを切り替えられる回
路とを有している。
部を介して外部メモリを動作するためのメモリバンク切
り替え用アドレス検出回路と、内部メモリと外部メモリ
を切り替えるメモリバンク切り替え回路と、外部メモリ
内のメモリ空間を内部メモリを介して動作させるメモリ
容量を基本として動作させる回路と、外部メモリを動作
中にマイクロプロセッサの割り込み応答に応じて外部メ
モリから内部メモリにメモリバンクを切り替えられる回
路とを有している。
【００１１】
【作用】本発明はマイクロプロセッサが持つアドレスバ
スを外部メモリにも使用できるようにしたため、内部メ
モリと外部メモリの切り替えをマイクロプロセッサの一
命令で実行することができる。
スを外部メモリにも使用できるようにしたため、内部メ
モリと外部メモリの切り替えをマイクロプロセッサの一
命令で実行することができる。
【００１２】
【実施例】図１は本発明に係るマイクロプロセッサにお
けるメモリ空間拡張回路の一実施例を示すブロック図で
ある。図において、７は割り込み許可を要求する割り込
み要求信号８が入力するＩＮＴＲ端子、割り込み許可を
応答する割り込み応答信号９を出力するＩＮＴＡ端子を
有し、例えばインテル（登録商標）製８０８６の１６ビ
ットマイクロプロセッサ、１０はこのマイクロプロセッ
サ７から出力するアドレスバス用ラッチ、１１はラッチ
されたＡ１９〜Ａ０のアドレスバス信号が送られるアド
レスバス、１２はマイクロプロセッサ７から入出力する
データ用双方向バッファ、１３はバッファされたＤ１５
〜Ｄ０のデータバス、１４はマイクロプロセッサ７に対
して割り込み許可を要求する割り込み要求信号９を出力
し、そして割り込み応答信号中に発生する割り込みベク
タ信号１５を出力し、マイクロプロセッサ７に外部で発
生した事象を知らせる割り込み信号を制御する、例えば
インテル（登録商標）製８２５９Ａの割り込みコントロ
ーラ、１６は図２に示すように、プログラムおよびデー
タを記憶しておくため、例えば８ＯＯＯＯＨ〜ＦＦＦＦ
ＦＨに設定する５１２ＫバイトのＲＯＭ１７とプログラ
ム上のデータを格納するＲＡＭ用として例えばメモリア
ドレスＯＯＯＯＯＨ〜７ＦＦＦＦＨに設定する５１２Ｋ
バイトの内部ＲＡＭ１８から構成するメモリ空間１Ｍバ
イトの内部メモリ、１９はメモリ空間を拡張するため
の、例えば１Ｍバイトの外部ＲＡＭ、２０は図２に示す
ように内部ＲＡＭ１８のアドレス７ＯＯＯＯＨ〜７ＦＦ
ＦＦＨまで６４Ｋバイトのメモリ空間を介して外部ＲＡ
Ｍ１９の１ＭバイトをバンクＢ１〜Ｂ１６まで１６分割
し、１バンク当り６４Ｋバイトのメモリ空間をアクセス
できるようにアドレスバス１１の７ＯＯＯＯＨ〜７ＦＦ
ＦＦＨを検出して内部ＲＡＭ１８から外部ＲＡＭ１９を
アクセスするメモリバンク切り替え用アドレス検出回
路、２１は内部ＲＡＭ１８のアドレス７ＯＯＯＯＨ〜７
ＦＦＦＦＨまでの６４Ｋバイトのメモリ空間を介して外
部ＲＡＭ１９の１ＭバイトのバンクＢ１〜Ｂ１６までア
クセスするメモリバンク切り替え回路、２２は内部ＲＡ
Ｍ１８のメモリ空間を介して外部ＲＡＭ１９の１６個の
バンクのメモリ空間をアクセスするとき、１６個のバン
クのうち１つのバンクを指示するアドレス切り替え回路
である。
けるメモリ空間拡張回路の一実施例を示すブロック図で
ある。図において、７は割り込み許可を要求する割り込
み要求信号８が入力するＩＮＴＲ端子、割り込み許可を
応答する割り込み応答信号９を出力するＩＮＴＡ端子を
有し、例えばインテル（登録商標）製８０８６の１６ビ
ットマイクロプロセッサ、１０はこのマイクロプロセッ
サ７から出力するアドレスバス用ラッチ、１１はラッチ
されたＡ１９〜Ａ０のアドレスバス信号が送られるアド
レスバス、１２はマイクロプロセッサ７から入出力する
データ用双方向バッファ、１３はバッファされたＤ１５
〜Ｄ０のデータバス、１４はマイクロプロセッサ７に対
して割り込み許可を要求する割り込み要求信号９を出力
し、そして割り込み応答信号中に発生する割り込みベク
タ信号１５を出力し、マイクロプロセッサ７に外部で発
生した事象を知らせる割り込み信号を制御する、例えば
インテル（登録商標）製８２５９Ａの割り込みコントロ
ーラ、１６は図２に示すように、プログラムおよびデー
タを記憶しておくため、例えば８ＯＯＯＯＨ〜ＦＦＦＦ
ＦＨに設定する５１２ＫバイトのＲＯＭ１７とプログラ
ム上のデータを格納するＲＡＭ用として例えばメモリア
ドレスＯＯＯＯＯＨ〜７ＦＦＦＦＨに設定する５１２Ｋ
バイトの内部ＲＡＭ１８から構成するメモリ空間１Ｍバ
イトの内部メモリ、１９はメモリ空間を拡張するため
の、例えば１Ｍバイトの外部ＲＡＭ、２０は図２に示す
ように内部ＲＡＭ１８のアドレス７ＯＯＯＯＨ〜７ＦＦ
ＦＦＨまで６４Ｋバイトのメモリ空間を介して外部ＲＡ
Ｍ１９の１ＭバイトをバンクＢ１〜Ｂ１６まで１６分割
し、１バンク当り６４Ｋバイトのメモリ空間をアクセス
できるようにアドレスバス１１の７ＯＯＯＯＨ〜７ＦＦ
ＦＦＨを検出して内部ＲＡＭ１８から外部ＲＡＭ１９を
アクセスするメモリバンク切り替え用アドレス検出回
路、２１は内部ＲＡＭ１８のアドレス７ＯＯＯＯＨ〜７
ＦＦＦＦＨまでの６４Ｋバイトのメモリ空間を介して外
部ＲＡＭ１９の１ＭバイトのバンクＢ１〜Ｂ１６までア
クセスするメモリバンク切り替え回路、２２は内部ＲＡ
Ｍ１８のメモリ空間を介して外部ＲＡＭ１９の１６個の
バンクのメモリ空間をアクセスするとき、１６個のバン
クのうち１つのバンクを指示するアドレス切り替え回路
である。
【００１３】なお、外部ＲＡＭ空間をアクセスしない場
合には内部ＲＡＭ空間のアドレス７ＯＯＯＯＨ〜７ＦＦ
ＦＦＨ使用できるメモリレイアウト構造である。
合には内部ＲＡＭ空間のアドレス７ＯＯＯＯＨ〜７ＦＦ
ＦＦＨ使用できるメモリレイアウト構造である。
【００１４】また、図３は図１の動作を説明する回路図
であり、ＩＣ４、ＩＣ５、ＩＣ６およびＩＣ７により、
メモリバンク切り替え回路２１を構成する。そして、Ｉ
Ｃ４のＣＨ０〜ＣＨ３は外部ＲＡＭ１９の１６個のバン
クを選択する信号、ＩＣ４のＥＮＢＡＮＫは論理レベル
「Ｌ」のとき内部ＲＡＭ１８を選択し、論理レベル
「Ｈ」でかつメモリバンク切り替え用アドレス検出回路
（ＩＣ３）２０の図示せぬデコード回路が、内部ＲＡＭ
１８のアドレス７ＯＯＯＯＨ〜７ＦＦＦＦＨを検出した
ときに外部ＲＡＭ１９を選択する。ＩＣ５はその出力信
号Ｑが論理レベル「Ｌ」ならば内部ＲＡＭ（ＩＣ２）１
８のチップセレクト信号をアクティブにし、論理レベル
「Ｈ」ならば外部ＲＡＭ（ＩＣ１）１９のチップセレク
ト信号をアクティブにする回路であるが、この実施例で
はインテル（登録商標）製８０８６の仕様上の制約から
マイクロプロセッサ７が割り込み要求信号８を受付ける
と割り込み応答信号９を発生し、この際、マイクロプロ
セッサ７は内部ＲＡＭ１８のメモリ番地を読み込む必要
があり、割り込み応答信号９を用いて内部ＲＡＭ１８に
メモリバンクを切り替える回路として働くものである。
であり、ＩＣ４、ＩＣ５、ＩＣ６およびＩＣ７により、
メモリバンク切り替え回路２１を構成する。そして、Ｉ
Ｃ４のＣＨ０〜ＣＨ３は外部ＲＡＭ１９の１６個のバン
クを選択する信号、ＩＣ４のＥＮＢＡＮＫは論理レベル
「Ｌ」のとき内部ＲＡＭ１８を選択し、論理レベル
「Ｈ」でかつメモリバンク切り替え用アドレス検出回路
（ＩＣ３）２０の図示せぬデコード回路が、内部ＲＡＭ
１８のアドレス７ＯＯＯＯＨ〜７ＦＦＦＦＨを検出した
ときに外部ＲＡＭ１９を選択する。ＩＣ５はその出力信
号Ｑが論理レベル「Ｌ」ならば内部ＲＡＭ（ＩＣ２）１
８のチップセレクト信号をアクティブにし、論理レベル
「Ｈ」ならば外部ＲＡＭ（ＩＣ１）１９のチップセレク
ト信号をアクティブにする回路であるが、この実施例で
はインテル（登録商標）製８０８６の仕様上の制約から
マイクロプロセッサ７が割り込み要求信号８を受付ける
と割り込み応答信号９を発生し、この際、マイクロプロ
セッサ７は内部ＲＡＭ１８のメモリ番地を読み込む必要
があり、割り込み応答信号９を用いて内部ＲＡＭ１８に
メモリバンクを切り替える回路として働くものである。
【００１５】次に、上記構成によるマイクロプロセッサ
におけるメモリ空間拡張回路の動作について説明する。
まず、内部ＲＡＭ１８の５１２Ｋバイトを選択する場
合、ＩＣ５の出力信号Ｑを論理レベル「Ｌ」にし、チッ
プセレクト信号をアクティブにする。そして、ＩＣ８の
アドレスを有効にし、ＩＣ９のアドレスを無効にする。
このため、内部ＲＡＭ１８のアドレスＯＯＯＯＯＨ〜７
ＦＦＦＦＨを設定することができるので、アドレスバス
１１およびデータバス１３により内部ＲＡＭ１８をアク
セスすることができる。
におけるメモリ空間拡張回路の動作について説明する。
まず、内部ＲＡＭ１８の５１２Ｋバイトを選択する場
合、ＩＣ５の出力信号Ｑを論理レベル「Ｌ」にし、チッ
プセレクト信号をアクティブにする。そして、ＩＣ８の
アドレスを有効にし、ＩＣ９のアドレスを無効にする。
このため、内部ＲＡＭ１８のアドレスＯＯＯＯＯＨ〜７
ＦＦＦＦＨを設定することができるので、アドレスバス
１１およびデータバス１３により内部ＲＡＭ１８をアク
セスすることができる。
【００１６】次に、メモリ空間の拡張を行なうため、外
部ＲＡＭ１９の１Ｍバイトを選択する場合、ＩＣ５の出
力信号Ｑを論理レベル「Ｈ」にし、チップセレクト信号
をアクティブにする。そして、ＩＣ９のアドレスを有効
とし、ＩＣ８のアドレスを無効にする。この状態で、メ
モリバンク切り替え用アドレス検出回路２０がアドレス
バス１１の７ＯＯＯＯＨ〜７ＦＦＦＦＨを検出すると、
メモリバンク切り替え回路２１のＩＣ４のＥＮＢＡＮＫ
が論理レベル「Ｈ」になる。そして、ＩＣ４のＣＨ０〜
ＣＨ３に選択したいバンクの信号が入力すると、内部Ｒ
ＡＭ１８のメモリ空間を介して外部ＲＡＭ１９の１６個
のバンクのうちの１つのバンクのメモリ空間を選択でき
るので、アドレスバス１１およびデータバス１３により
外部ＲＡＭ１９をアクセスすることができる。
部ＲＡＭ１９の１Ｍバイトを選択する場合、ＩＣ５の出
力信号Ｑを論理レベル「Ｈ」にし、チップセレクト信号
をアクティブにする。そして、ＩＣ９のアドレスを有効
とし、ＩＣ８のアドレスを無効にする。この状態で、メ
モリバンク切り替え用アドレス検出回路２０がアドレス
バス１１の７ＯＯＯＯＨ〜７ＦＦＦＦＨを検出すると、
メモリバンク切り替え回路２１のＩＣ４のＥＮＢＡＮＫ
が論理レベル「Ｈ」になる。そして、ＩＣ４のＣＨ０〜
ＣＨ３に選択したいバンクの信号が入力すると、内部Ｒ
ＡＭ１８のメモリ空間を介して外部ＲＡＭ１９の１６個
のバンクのうちの１つのバンクのメモリ空間を選択でき
るので、アドレスバス１１およびデータバス１３により
外部ＲＡＭ１９をアクセスすることができる。
【００１７】なお、外部ＲＡＭ１９のバンクが使用中
に、内部ＲＡＭ１８を選択する場合についても、割り込
みコントローラ１４の制御により切り替えることができ
ることはもちろんである。
に、内部ＲＡＭ１８を選択する場合についても、割り込
みコントローラ１４の制御により切り替えることができ
ることはもちろんである。
【００１８】また、以上はインテル（登録商標）製８０
８６のマイクロプロセッサのメモリ空間を拡張する場合
について説明したが、これに限定せず、各種のマイクロ
プロセッサのメモリ空間を拡張することができることは
もちろんである。また、内部メモリに１Ｍバイト、外部
メモリを１Ｍバイトとしたが、これに限定せず、各種の
メモリ容量に実施することができることはもちろんであ
る。
８６のマイクロプロセッサのメモリ空間を拡張する場合
について説明したが、これに限定せず、各種のマイクロ
プロセッサのメモリ空間を拡張することができることは
もちろんである。また、内部メモリに１Ｍバイト、外部
メモリを１Ｍバイトとしたが、これに限定せず、各種の
メモリ容量に実施することができることはもちろんであ
る。
【００１９】
【発明の効果】以上、詳細に説明したように、本発明に
係るマイクロプロセッサにおけるメモリ空間拡張回路に
よれば、マイクロプロセッサにアドレスバスが接続して
いるので、任意アドレスのメモリに対してロード命令や
ストア命令等のメモリ転送命令が実施できる。
係るマイクロプロセッサにおけるメモリ空間拡張回路に
よれば、マイクロプロセッサにアドレスバスが接続して
いるので、任意アドレスのメモリに対してロード命令や
ストア命令等のメモリ転送命令が実施できる。
【００２０】また、外部メモリを使用中でもマイクロプ
ロセッサの割り込み機能を内部メモリと同様に使用で
き、外部メモリを用いることにより、マイクロプロセッ
サのメモリ空間を任意に拡張することができる。さらに
外部メモリに対するアドレスラッチ回路およびコントロ
ール回路を簡易化することができるなどの効果がある。
ロセッサの割り込み機能を内部メモリと同様に使用で
き、外部メモリを用いることにより、マイクロプロセッ
サのメモリ空間を任意に拡張することができる。さらに
外部メモリに対するアドレスラッチ回路およびコントロ
ール回路を簡易化することができるなどの効果がある。
【図１】本発明に係るマイクロプロセッサにおけるメモ
リ空間拡張回路の一実施例を示すブロック図である。
リ空間拡張回路の一実施例を示すブロック図である。
【図２】図１の実施例を示すバンク切り替え方式による
メモリ空間の拡張を説明するための図である。
メモリ空間の拡張を説明するための図である。
【図３】図１に示す実施例の動作を説明するための回路
図である。
図である。
【図４】従来のバンク切り替え方式によるメモリ空間の
拡張方法を示す構成図である。
拡張方法を示す構成図である。
【図５】外部メモリによるメモリ空間の拡張方法を示す
構成図である。
構成図である。
【図６】図５の外部メモリの動作を説明するためのフロ
ーチャートである。
ーチャートである。
７ マイクロプロセッサ １０ アドレスバス用ラッチ １１ アドレスバス １２ データバス用バッファ １３ データバス １４ 割り込みコントローラ １６ 内部メモリ １７ ＲＯＭ １８ 内部ＲＡＭ １９ 外部ＲＡＭ ２０ メモリバンク切り替え用アドレス検出回路 ２１ メモリバンク切り替え回路 ２２ アドレス切り替え回路
Claims (1)
- 【請求項１】 マイクロプロセッサにおけるメモリ空間
の拡張をバンク切替え方式により行なうメモリ空間拡張
回路において、内部メモリの一部を介して外部メモリを
動作するため、内部メモリの予め設定したアドレスがマ
イクロプロセッサからアドレスバスに出力したことを検
出するメモリバンク切り替え用アドレス検出回路と、こ
のメモリバンク切り替え用アドレス検出回路の出力によ
り外部メモリのチップセレクト信号を出力するメモリバ
ンク切り替え回路と、このメモリバンク切り替え回路の
出力とアドレスバスより入力するアドレスにより外部メ
モリのバンクのうちの１つを指示するアドレス切り替え
回路と、外部メモリが動作中にマイクロプロセッサから
割り込み応答信号をメモリバンク切り替え回路に出力す
るため、マイクロプロセッサに割り込み許可を要求する
割り込み要求信号を出力する割り込みコントローラとを
備えたことを特徴とするマイクロプロセッサにおけるメ
モリ空間拡張回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20299791A JPH0546473A (ja) | 1991-08-13 | 1991-08-13 | マイクロプロセツサにおけるメモリ空間拡張回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20299791A JPH0546473A (ja) | 1991-08-13 | 1991-08-13 | マイクロプロセツサにおけるメモリ空間拡張回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546473A true JPH0546473A (ja) | 1993-02-26 |
Family
ID=16466625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20299791A Pending JPH0546473A (ja) | 1991-08-13 | 1991-08-13 | マイクロプロセツサにおけるメモリ空間拡張回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546473A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995027250A1 (en) * | 1994-04-05 | 1995-10-12 | Motorola Inc. | Protection circuit for a microprocessor |
| US5809544A (en) * | 1995-10-06 | 1998-09-15 | Motorola, Inc. | Microcontroller which limits access to internal memory |
| KR100483726B1 (ko) * | 1996-03-26 | 2005-08-09 | 로베르트 보쉬 게엠베하 | 제어시스템의작동방법 |
| US7315931B2 (en) * | 2003-02-27 | 2008-01-01 | Mediatek, Inc. | Method for managing an external memory of a microprocessor |
| US7603536B2 (en) | 2005-06-30 | 2009-10-13 | Brother Kogyo Kabushiki Kaisha | Data processing apparatus and image reading apparatus |
| JP2011529218A (ja) * | 2008-07-23 | 2011-12-01 | マイクロ モーション インコーポレイテッド | 外部メモリーへのアクセスを制御する処理システム |
| JP2014013605A (ja) * | 2013-09-18 | 2014-01-23 | Micro Motion Inc | 外部メモリーへのアクセスを制御する処理システム |
-
1991
- 1991-08-13 JP JP20299791A patent/JPH0546473A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995027250A1 (en) * | 1994-04-05 | 1995-10-12 | Motorola Inc. | Protection circuit for a microprocessor |
| US5557743A (en) * | 1994-04-05 | 1996-09-17 | Motorola, Inc. | Protection circuit for a microprocessor |
| US5809544A (en) * | 1995-10-06 | 1998-09-15 | Motorola, Inc. | Microcontroller which limits access to internal memory |
| KR100483726B1 (ko) * | 1996-03-26 | 2005-08-09 | 로베르트 보쉬 게엠베하 | 제어시스템의작동방법 |
| US7315931B2 (en) * | 2003-02-27 | 2008-01-01 | Mediatek, Inc. | Method for managing an external memory of a microprocessor |
| US7603536B2 (en) | 2005-06-30 | 2009-10-13 | Brother Kogyo Kabushiki Kaisha | Data processing apparatus and image reading apparatus |
| JP2011529218A (ja) * | 2008-07-23 | 2011-12-01 | マイクロ モーション インコーポレイテッド | 外部メモリーへのアクセスを制御する処理システム |
| JP2014013605A (ja) * | 2013-09-18 | 2014-01-23 | Micro Motion Inc | 外部メモリーへのアクセスを制御する処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633458B2 (ja) | Ｄｍａチヤネル装置及びｄｍａチヤネルの変換装置 | |
| JPS6363938B2 (ja) | ||
| KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
| JPH0916462A (ja) | データ処理装置および処理方法 | |
| JPH0546473A (ja) | マイクロプロセツサにおけるメモリ空間拡張回路 | |
| JPS629456A (ja) | デ−タ転送装置 | |
| JPH0786848B2 (ja) | キャッシュメモリ | |
| JPH0727492B2 (ja) | 緩衝記憶装置 | |
| JPS60189561A (ja) | メモリアクセス制御方式 | |
| JPH07282023A (ja) | データ転送量可変プロセッサ及びそれを用いたシステム | |
| JPH05233834A (ja) | シングルチップマイクロコンピュータ | |
| JPH01125644A (ja) | データ転送装置 | |
| JPH06231072A (ja) | マイクロコンピュータ | |
| JPS5953588B2 (ja) | メモリ・インタリ−ブ制御方式 | |
| KR920003845B1 (ko) | 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템 | |
| JPS6232832B2 (ja) | ||
| JP2759952B2 (ja) | キャッシュメモリ | |
| JP3270149B2 (ja) | データ転送装置 | |
| JPH06187245A (ja) | キャッシュメモリ制御装置 | |
| JPS59231665A (ja) | デイスク制御装置 | |
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JPH05189297A (ja) | メモリ制御装置 | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPH0243692A (ja) | マイクロプロセッサ及びそのキャッシュメモリ | |
| JP2000330866A (ja) | メモリ制御方法およびメモリ制御システム |