JPS59231665A - デイスク制御装置 - Google Patents
デイスク制御装置Info
- Publication number
- JPS59231665A JPS59231665A JP58106065A JP10606583A JPS59231665A JP S59231665 A JPS59231665 A JP S59231665A JP 58106065 A JP58106065 A JP 58106065A JP 10606583 A JP10606583 A JP 10606583A JP S59231665 A JPS59231665 A JP S59231665A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- data
- cpu
- bank address
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は％磁気ディスク装置の入出力制御を行うディ
スク制御装置に関するものである。。
スク制御装置に関するものである。。
従来この種のディスク制御装置としては、そのシステム
構成上、第１図に示す様な接続形態を取るものが多く知
られている。第１図は従来の磁気ディスク装置にディス
ク制御装置を用いた場合のシステム構成図である。図に
おいて、１はシステムバスであり、このシステムバス１
には、中央処理装置（ＣＰＵ）２ 、主記憶装置３．デ
ィスク制御架Ｍ４．入出力処理装置（ＩＯＣ）５などが
接続されており、また、ディスク制御装置４には磁気デ
ィスク装置６が接続されている。３１は主記憶装置３内
に設けられたバッファエリアである。
構成上、第１図に示す様な接続形態を取るものが多く知
られている。第１図は従来の磁気ディスク装置にディス
ク制御装置を用いた場合のシステム構成図である。図に
おいて、１はシステムバスであり、このシステムバス１
には、中央処理装置（ＣＰＵ）２ 、主記憶装置３．デ
ィスク制御架Ｍ４．入出力処理装置（ＩＯＣ）５などが
接続されており、また、ディスク制御装置４には磁気デ
ィスク装置６が接続されている。３１は主記憶装置３内
に設けられたバッファエリアである。
次に、上記第１図の動作について説明する。中央処理装
置（ＣＰＵ）２が磁気ディスク装置６の中のある部分の
データを参照又は変更する時、中央処理装置（ＣＰＵ）
２は、システムバス１を経由してディスク制御装置４に
対し、処理内容を指定するコマンドとその処理の対象と
なる磁気ディスク装置６の中のデータのある場所、ある
いは格納する場所、及び主記憶装置３の中のデータのあ
る場所、あるいは格納する場所、及び転送データのカウ
ント数を与える。これらを受は取ったディスク制御装置
４はその内容にしたがって、磁気ディスク装置６と主記
憶装置３との間のデータ転送を制つて転送完了を中央処
理装［（ＣＰＵ）２に報告する。次いで、中央処理装置
（ＣＰＵ）２で実行されるプログラムが、磁気ディスク
装置６の中にあるデータを処理する流れを見ると、一般
的には、まず、磁気ディスク装置６からプログラムによ
って。
置（ＣＰＵ）２が磁気ディスク装置６の中のある部分の
データを参照又は変更する時、中央処理装置（ＣＰＵ）
２は、システムバス１を経由してディスク制御装置４に
対し、処理内容を指定するコマンドとその処理の対象と
なる磁気ディスク装置６の中のデータのある場所、ある
いは格納する場所、及び主記憶装置３の中のデータのあ
る場所、あるいは格納する場所、及び転送データのカウ
ント数を与える。これらを受は取ったディスク制御装置
４はその内容にしたがって、磁気ディスク装置６と主記
憶装置３との間のデータ転送を制つて転送完了を中央処
理装［（ＣＰＵ）２に報告する。次いで、中央処理装置
（ＣＰＵ）２で実行されるプログラムが、磁気ディスク
装置６の中にあるデータを処理する流れを見ると、一般
的には、まず、磁気ディスク装置６からプログラムによ
って。
そのアドレスを指定された主記憶装置３の中のバッファ
エリア３１に処理対象のデータが読み込まれ、その後、
ディスク制御装置４とは無関係に、中央処理装置（ＣＰ
Ｕ）２と主記憶装置３の中のバッファエリア３１との間
でデータが処理され、更新あるいは変更が完了した後、
このバッファエリア３１のデータは再び磁気ディスク装
置６へ書き戻される。上述した様な動作は、データベー
スなどにおけるレコードの更新作業などが典型的な実例
である。
エリア３１に処理対象のデータが読み込まれ、その後、
ディスク制御装置４とは無関係に、中央処理装置（ＣＰ
Ｕ）２と主記憶装置３の中のバッファエリア３１との間
でデータが処理され、更新あるいは変更が完了した後、
このバッファエリア３１のデータは再び磁気ディスク装
置６へ書き戻される。上述した様な動作は、データベー
スなどにおけるレコードの更新作業などが典型的な実例
である。
従来のディスク制御装置は以上の様に構成されているの
で、主記憶装置３と磁気ディスク装置６との間のデータ
転送のみを制御することが目的であり、それ自身の申ン
にデータを蓄積しておく機能がなかったため１，４靜、
のデータブロック中で更新されるべきデータがわずか数
箇所であつ°Ｃも、そのデータブロック全体を主記憶装
置３上に才ず転送してからでないと、中央処理装置（Ｃ
ＰＵ）２４ま更新作業をすることができない。したが・
つて、データベースのレコード更新あるいは修正とＧ）
つた杼な作業において目、全熱変更を受けないデータで
も、システムバス１を経由して転送されるとし）うむだ
を避けることができないという欠点があった。
で、主記憶装置３と磁気ディスク装置６との間のデータ
転送のみを制御することが目的であり、それ自身の申ン
にデータを蓄積しておく機能がなかったため１，４靜、
のデータブロック中で更新されるべきデータがわずか数
箇所であつ°Ｃも、そのデータブロック全体を主記憶装
置３上に才ず転送してからでないと、中央処理装置（Ｃ
ＰＵ）２４ま更新作業をすることができない。したが・
つて、データベースのレコード更新あるいは修正とＧ）
つた杼な作業において目、全熱変更を受けないデータで
も、システムバス１を経由して転送されるとし）うむだ
を避けることができないという欠点があった。
この発明は上記の様な従来のものの欠点を除去するため
になされたもので、ディスク制御装置内に設けられ、磁
気ディスク装置とのデータ転送番こ用いるバッファメモ
リと、中央処理装置からのノイツクアドレス指定を記憶
するバンクアドレスレジスタと、アドレス選択回路と、
アドレス比較回路とを備え、前記バッファメモリは、前
記中央処理装置から主記憶装置へのアクセスと同様の手
段番こより、アクセスすることができる様にして成る構
成を有し、更新や修正の対象となるデータブロックは主
記憶装置へ転送障る必要がなく、ディスク制御装置内に
保留してむだなデータ転送を廃止し・、システムバスの
負荷を軽 できるディスク制御装置を提供することを目
的としている。
になされたもので、ディスク制御装置内に設けられ、磁
気ディスク装置とのデータ転送番こ用いるバッファメモ
リと、中央処理装置からのノイツクアドレス指定を記憶
するバンクアドレスレジスタと、アドレス選択回路と、
アドレス比較回路とを備え、前記バッファメモリは、前
記中央処理装置から主記憶装置へのアクセスと同様の手
段番こより、アクセスすることができる様にして成る構
成を有し、更新や修正の対象となるデータブロックは主
記憶装置へ転送障る必要がなく、ディスク制御装置内に
保留してむだなデータ転送を廃止し・、システムバスの
負荷を軽 できるディスク制御装置を提供することを目
的としている。
以下、この発明の一実施例を図について説明する。第２
図はこの発明の一実施例であるディスク制御装置を示す
ブロック構成図で、第１図と同一部分は同一符号を用い
て表示してあり、その詳細な説明は省略する。図におい
て、１００はバッファメモＩＪ、１０１はシステムバス
インタフェース回路、１０２はバッファメモリ制御回路
、１０３はアドレス選択回路、１０４はアドレス比較回
路、１０５はバンクアドレスレジスタ、１０６はコマン
ドデコーダである。この実施例では、磁気ディスク装置
６の入出力の単位としてのセクタの大きさが１０２４バ
イトであるとし、また、バッファメモリ１００もそれに
合わせて１０２４バイトの容量を持つものとする。
図はこの発明の一実施例であるディスク制御装置を示す
ブロック構成図で、第１図と同一部分は同一符号を用い
て表示してあり、その詳細な説明は省略する。図におい
て、１００はバッファメモＩＪ、１０１はシステムバス
インタフェース回路、１０２はバッファメモリ制御回路
、１０３はアドレス選択回路、１０４はアドレス比較回
路、１０５はバンクアドレスレジスタ、１０６はコマン
ドデコーダである。この実施例では、磁気ディスク装置
６の入出力の単位としてのセクタの大きさが１０２４バ
イトであるとし、また、バッファメモリ１００もそれに
合わせて１０２４バイトの容量を持つものとする。
次に、上記第２図の動作について説明する。今。
中央処理装置（ＣＰＵ）２が、磁気ディスク装置６のあ
るセクタの中にある１、データを変更し様とした場合の
動作について述べφ。中央処理装置（ＣＰＵ）２からの
データ読み込みのコマンドが、コマンドデコーダ１０６
に与えられると、このコマンドデコーダ１０６は、その
時同時に、中央処理装＠：（ＣＰＵ）２から送られた磁
気ディスク装置６上のデータ位置を示す情報と共に、デ
ィスク読み込み制限指示をバッファメモリ制御回路１０
２に与える。バッファメモリ制御回路１０２は、その指
示と共に磁気ディスク装置６を制御し、指定された位置
からのデータをバッファメモリ１００へ格納する。この
時、アドレス選択信号１０７によってバッファメモリ１
００のアドレスは、バッファメモリ制御回路１０２が生
成するアドレス１０８がアドレス選択回路１０３によっ
て選択されてバッファメモリ１００に力えられている。
るセクタの中にある１、データを変更し様とした場合の
動作について述べφ。中央処理装置（ＣＰＵ）２からの
データ読み込みのコマンドが、コマンドデコーダ１０６
に与えられると、このコマンドデコーダ１０６は、その
時同時に、中央処理装＠：（ＣＰＵ）２から送られた磁
気ディスク装置６上のデータ位置を示す情報と共に、デ
ィスク読み込み制限指示をバッファメモリ制御回路１０
２に与える。バッファメモリ制御回路１０２は、その指
示と共に磁気ディスク装置６を制御し、指定された位置
からのデータをバッファメモリ１００へ格納する。この
時、アドレス選択信号１０７によってバッファメモリ１
００のアドレスは、バッファメモリ制御回路１０２が生
成するアドレス１０８がアドレス選択回路１０３によっ
て選択されてバッファメモリ１００に力えられている。
この様にして、磁気ディスク装置６からバッファメモＩ
Ｊ１００へのデータ読み込みが終了すると、バッファメ
モリ制御回路１０２は終了の割り込みを°中央処理装置
（ＣＰＵ）２に与えるが、第２図では、・ これについ
ての図示はされて一ζ）ない。完了の割り込みを得た中
央処理装置（ｃＪ”’Ｕ ） ２は、次に、ノクツクア
ドレス指定コマンドを発行する。この実施例では、第３
図に示す様に、３２にバイトの主記憶装置３が、アドレ
ス００００から７１ｉ’ＦＦ才での間に実装されており
、アドレス９０００から１０２４バイトを、ディスク制
御装置４内のバッファメモｌｊ １００に割り付ける場
合を示している。バンクアドレス１０９は、バンクアド
レス指定コマンドがコマンドデコーダ１０６でデコード
された結果得られたバンクアドレスラッチ信号１１０に
より、バンクアドレスレジスタ１０５へ格納される。こ
の実施例では、ＩＫバイト単位のバンクアドレス１０９
を１６ビツト幅のメモリアドレスから生成するので、結
果メモリアドレスの上位６ビツトがバンクアドレス１０
９となる。
Ｊ１００へのデータ読み込みが終了すると、バッファメ
モリ制御回路１０２は終了の割り込みを°中央処理装置
（ＣＰＵ）２に与えるが、第２図では、・ これについ
ての図示はされて一ζ）ない。完了の割り込みを得た中
央処理装置（ｃＪ”’Ｕ ） ２は、次に、ノクツクア
ドレス指定コマンドを発行する。この実施例では、第３
図に示す様に、３２にバイトの主記憶装置３が、アドレ
ス００００から７１ｉ’ＦＦ才での間に実装されており
、アドレス９０００から１０２４バイトを、ディスク制
御装置４内のバッファメモｌｊ １００に割り付ける場
合を示している。バンクアドレス１０９は、バンクアド
レス指定コマンドがコマンドデコーダ１０６でデコード
された結果得られたバンクアドレスラッチ信号１１０に
より、バンクアドレスレジスタ１０５へ格納される。こ
の実施例では、ＩＫバイト単位のバンクアドレス１０９
を１６ビツト幅のメモリアドレスから生成するので、結
果メモリアドレスの上位６ビツトがバンクアドレス１０
９となる。
かくして、バンクアドレス１６９を９０００に設定した
後は、中央処理装置（ｃｐｕ）ｚは、このディスク制御
装置４の中のバッファメモリ１００を、メモリアドレス
９０００から９３ＦＦの範囲内の主記憶装置３と見なし
てアクセスすることができる。すなわち、中央処理装置
（ＣＰ Ｕ ） ｚ、４．年配範囲内のアドレスに対し
てアクセス要求を出すと、ディスク制御装置４の中のア
ドレス比較回路１０４が、バンクアドレスレジスタ１０
５の内容とメモリアドレスの上位６ビツトとの比較結果
が一致したζ、とをシステムバスインタフェース回路１
０１に知らせ、さらに、システムバスインタフェース回
路１０１は、バッファメモリ１００と中央処理装［（Ｃ
ＰＵ）２との間のデータ転送を行うため、中央処理装置
（ＣＰＵ）２から通常の主記憶装置３との間で行うデー
タ転送と何ら変らない作用をする。この時、システムバ
ス１からは中央処理装置（ＣＰＵ）２が発行したメモリ
リクエスト信号１１１、及び読み出しか書き込みかを示
す信号１１２がシステムバスインタフェース回路１０１
に与えられており、さらに、メモリアドレスの下位１０
ビツト１１３はアドレス選択回路１０３を経由してバッ
ファメモリ１００に与えられている。なお、磁気ディス
ク装置６とバッファメモリ１００とのデータ転送が完了
した後、バッファメモリ制御回路１０２は、メモリアド
レスの下位１０ビツト１１３を選択する様なす゛レス選
択信号１０７をアドレス選択回路１０３へ与えている。
後は、中央処理装置（ｃｐｕ）ｚは、このディスク制御
装置４の中のバッファメモリ１００を、メモリアドレス
９０００から９３ＦＦの範囲内の主記憶装置３と見なし
てアクセスすることができる。すなわち、中央処理装置
（ＣＰ Ｕ ） ｚ、４．年配範囲内のアドレスに対し
てアクセス要求を出すと、ディスク制御装置４の中のア
ドレス比較回路１０４が、バンクアドレスレジスタ１０
５の内容とメモリアドレスの上位６ビツトとの比較結果
が一致したζ、とをシステムバスインタフェース回路１
０１に知らせ、さらに、システムバスインタフェース回
路１０１は、バッファメモリ１００と中央処理装［（Ｃ
ＰＵ）２との間のデータ転送を行うため、中央処理装置
（ＣＰＵ）２から通常の主記憶装置３との間で行うデー
タ転送と何ら変らない作用をする。この時、システムバ
ス１からは中央処理装置（ＣＰＵ）２が発行したメモリ
リクエスト信号１１１、及び読み出しか書き込みかを示
す信号１１２がシステムバスインタフェース回路１０１
に与えられており、さらに、メモリアドレスの下位１０
ビツト１１３はアドレス選択回路１０３を経由してバッ
ファメモリ１００に与えられている。なお、磁気ディス
ク装置６とバッファメモリ１００とのデータ転送が完了
した後、バッファメモリ制御回路１０２は、メモリアド
レスの下位１０ビツト１１３を選択する様なす゛レス選
択信号１０７をアドレス選択回路１０３へ与えている。
また、バッファメモリ１００への書き込みパルス１１７
は、論理和回路１１４によって、システムバスインタフ
ェース回路１０１からの書き込みパルス１１５とバッフ
ァメモリ制御回路１０２からの碧き込みパルス１１６と
の論理和かとられて生成されている。前者は、中央処理
装＠（ＣＰＵ）２がバッファメモＩＪ１００へ書き込む
場合に生成され、後者は、磁気ディスク装置６からデー
タをバッファメモリ１００へ読み込む場合に生成される
。
は、論理和回路１１４によって、システムバスインタフ
ェース回路１０１からの書き込みパルス１１５とバッフ
ァメモリ制御回路１０２からの碧き込みパルス１１６と
の論理和かとられて生成されている。前者は、中央処理
装＠（ＣＰＵ）２がバッファメモＩＪ１００へ書き込む
場合に生成され、後者は、磁気ディスク装置６からデー
タをバッファメモリ１００へ読み込む場合に生成される
。
以上述べた様に、ディスク制御装置４内のバッファメモ
リ１００にメモリアドレスを割り付けて、主記憶装置３
と同様のアクセス手段によりこれをアクセスできる様に
すると、システムバス１の上を転送されるデータは、磁
気ディスク装置６から読み込まれたデータの内で、中央
処理装置（ＣＰＵ ）２によって処理されるべきデータ
のみであり、むだなデータ転送をシステムバス１の上で
一切行わなくても良い。
リ１００にメモリアドレスを割り付けて、主記憶装置３
と同様のアクセス手段によりこれをアクセスできる様に
すると、システムバス１の上を転送されるデータは、磁
気ディスク装置６から読み込まれたデータの内で、中央
処理装置（ＣＰＵ ）２によって処理されるべきデータ
のみであり、むだなデータ転送をシステムバス１の上で
一切行わなくても良い。
上記したこの発明１．侵ディスク制御装置４では、シス
テムバス１の上のむだなデータ転送を除去するためにな
されたものであるか、今一つ大きな副次的な特長として
、システムバス１の動作速度よりもさらに龜速な磁気デ
ィスク装置６を対象とする場合でも、磁気ディスク装置
６からのデータをシステムバス１の上に転送せず、内部
のバッファメモリ１００に蓄積しておくので、十分に処
理が可能である。
テムバス１の上のむだなデータ転送を除去するためにな
されたものであるか、今一つ大きな副次的な特長として
、システムバス１の動作速度よりもさらに龜速な磁気デ
ィスク装置６を対象とする場合でも、磁気ディスク装置
６からのデータをシステムバス１の上に転送せず、内部
のバッファメモリ１００に蓄積しておくので、十分に処
理が可能である。
なお、上記実施例では、バンクアドレスレジスタ１０５
を１つだけ持った場合について説明したが、これを複数
個持つことにより、その個数に見合った種類のバンクア
ドレスを扱うことができる。
を１つだけ持った場合について説明したが、これを複数
個持つことにより、その個数に見合った種類のバンクア
ドレスを扱うことができる。
以上の様に、この発明のディスク制御装置によれは、デ
ィスク制御装置内にバッファメモリを備え、このバッフ
ァメモリに主記憶装置Ｊ二同じレベルのメモリアドレス
を割り付けることにより、前記バッファメモリは、中央
処理装置から主記憶装置へのアクセスと同様の手段で、
アクセスすることができる様に構成したので、更新や修
正の対象となるデータブψ（２）りは主記憶装置へ転送
する必要がなくなり、これにより、むだなデータ転送を
システムバスの上で一切行わない様にすることか可能と
なるから、システムバスの負荷を著しく軽減できるディ
スク制御装置が得られるという優れた効果を奏するもの
である。
ィスク制御装置内にバッファメモリを備え、このバッフ
ァメモリに主記憶装置Ｊ二同じレベルのメモリアドレス
を割り付けることにより、前記バッファメモリは、中央
処理装置から主記憶装置へのアクセスと同様の手段で、
アクセスすることができる様に構成したので、更新や修
正の対象となるデータブψ（２）りは主記憶装置へ転送
する必要がなくなり、これにより、むだなデータ転送を
システムバスの上で一切行わない様にすることか可能と
なるから、システムバスの負荷を著しく軽減できるディ
スク制御装置が得られるという優れた効果を奏するもの
である。
第１図は従来の磁気ディスク装置にディスク制御装置を
用いた場合のシステム構成図、第２図はこの発明の一実
施例であるディスク制御装置を示すブロック構成図、第
３図は、第２図のディスク制御装置におけるメモリアド
レスの割り付けを示す図である。。 図において、１・・・システムバス、２・・・中央処理
装置（ＣＰＵ）、３・・・主記憶装置、４・・・ディス
ク制御装置、５・・・入出力処理装置（ＩＯＣ）、６・
・・磁気ディスク装置、３１・・・バッファエリア、１
００・・・バッファメモリ、１０１・・・システムバス
インタフェース回路、１０２・・・バッファメモリ制御
回路、１０３・・・アドレス選択回路、１０４・・・ア
ドレス比較回路、１０５・・・バンクアドレスレススタ
、１０６・・・コマンドデコーダ、１１４・・・論理和
回路である。 なお、図中、同一符号は同一、又は和尚部分を示す。 代理人 大岩増雄
用いた場合のシステム構成図、第２図はこの発明の一実
施例であるディスク制御装置を示すブロック構成図、第
３図は、第２図のディスク制御装置におけるメモリアド
レスの割り付けを示す図である。。 図において、１・・・システムバス、２・・・中央処理
装置（ＣＰＵ）、３・・・主記憶装置、４・・・ディス
ク制御装置、５・・・入出力処理装置（ＩＯＣ）、６・
・・磁気ディスク装置、３１・・・バッファエリア、１
００・・・バッファメモリ、１０１・・・システムバス
インタフェース回路、１０２・・・バッファメモリ制御
回路、１０３・・・アドレス選択回路、１０４・・・ア
ドレス比較回路、１０５・・・バンクアドレスレススタ
、１０６・・・コマンドデコーダ、１１４・・・論理和
回路である。 なお、図中、同一符号は同一、又は和尚部分を示す。 代理人 大岩増雄
Claims (1)
- ディスク制御装置内に設けられ、磁気ディスク装置との
データ転送に用いるバッファメモリと、中央処理装置か
らのバンクアドレス指定を記憶するバンクアドレスレジ
スタと、アドレス選択回路と、アドレス比較回路とを備
え、前記バッファメモリは、前記中央処理装置から主記
憶装置へのアクセスと同様の手段により、アクセスする
ことができる様にして成ることを特徴とするディスク制
御装置２゜
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106065A JPS59231665A (ja) | 1983-06-14 | 1983-06-14 | デイスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106065A JPS59231665A (ja) | 1983-06-14 | 1983-06-14 | デイスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59231665A true JPS59231665A (ja) | 1984-12-26 |
Family
ID=14424201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106065A Pending JPS59231665A (ja) | 1983-06-14 | 1983-06-14 | デイスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231665A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248132A (ja) * | 1985-04-23 | 1986-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バツチ・フアイル処理方法 |
| JPH01271852A (ja) * | 1988-04-22 | 1989-10-30 | Advantest Corp | データ転送方式 |
-
1983
- 1983-06-14 JP JP58106065A patent/JPS59231665A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248132A (ja) * | 1985-04-23 | 1986-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バツチ・フアイル処理方法 |
| JPH01271852A (ja) * | 1988-04-22 | 1989-10-30 | Advantest Corp | データ転送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2784440B2 (ja) | データ・ページの転送制御方法 | |
| US5293618A (en) | Method for controlling access to a shared file and apparatus therefor | |
| JPS61114353A (ja) | 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体 | |
| US5293622A (en) | Computer system with input/output cache | |
| KR0175983B1 (ko) | 데이타 처리 시스템 | |
| JPH0115903B2 (ja) | ||
| JPS59231665A (ja) | デイスク制御装置 | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JPH0210446A (ja) | バッファ記憶装置 | |
| JPH0421222B2 (ja) | ||
| JPS60205644A (ja) | メモリアドレス拡張方式 | |
| JPH0628258A (ja) | マイクロプロセッサ | |
| JP2001222382A (ja) | ディスク装置 | |
| JP3472357B2 (ja) | 情報処理装置 | |
| JP2502406B2 (ja) | 記憶制御方式およびデ―タ処理装置 | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JPS59111558A (ja) | デイスクキヤツシユ装置 | |
| JP2856623B2 (ja) | バッファ制御装置 | |
| JPH08263217A (ja) | 情報処理装置におけるデータバッファ制御方法及び装置 | |
| JPS61235960A (ja) | キヤツシユメモリの制御方法 | |
| JPH05143524A (ja) | カウンタ制御方式 | |
| JPH04111030A (ja) | 情報記録装置 | |
| JPH05158782A (ja) | 記憶装置 | |
| JPS63120349A (ja) | フアイル多重制御方式 | |
| JPS58127260A (ja) | デイスクキヤツシユ制御装置 |