JPH06231072A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータに内蔵された各種周辺
装置を指定して動作させるための情報が設定される周辺
装置制御レジスタ23のアドレスを CPUからの命令により
任意に設定可能とすることにより、たとえば DMA制御装
置を使用して周辺装置制御レジスタ領域内のレジスタ群
に値を設定することが可能な範囲を拡大することを目的
とする。 【構成】 各周辺装置制御レジスタ23に周辺装置制御レ
ジスタ用アドレスレジスタ22を追加することにより、周
辺装置制御レジスタ23のアドレスを命令によって任意に
設定し得るように構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に内蔵周辺機能を制御するレジスタのアドレス
を任意に設定してそれらのレジスタの内容を容易に書き
換えることが可能なマイクロコンピュータに関する。

【０００２】

【従来の技術】図８は従来のマイクロコンピュータの一
般的な構成を示すブロック図であり、参照符号１はアド
レスバスを、２はデータバスを、３は中央演算処理装置
(CPU)を、５はROM ，RAM 等にて構成されるメモリを、
６は A/D変換器，UART, タイマ等の周辺機能を、７はI/
O(入出力) ポートをそれぞれ示している。

【０００３】また、参照符号４はDMA(Direct Memory Ac
cess) 制御装置であり、メモリ５からメモリ５へ、メモ
リ５から I/Oポート７へ、あるいは I/Oポート７からメ
モリ５へのデータ転送をCPU3の制御を介在することなし
に高速で実行するための装置である。これらのCPU3,DMA
制御装置４，メモリ５，周辺機能６,I/Oポート７はアド
レスバス１及びデータバス２を介して相互に接続されて
いる。

【０００４】マイクロコンピュータに内蔵されたタイ
マ， A/D変換器等の周辺機能６,I/Oポート７等の周辺装
置を動作させる場合、そのための情報を各種レジスタ
（周辺装置制御レジスタ）に設定する必要がある。これ
らの周辺装置は、周辺装置制御レジスタの内容によって
制御される。ところで、周辺装置制御レジスタは図９の
模式図に示されているように、メモリ５のメモリ空間50
内の固定した番地を周辺装置制御レジスタ領域11として
割り付けることにより具体的に構成されている。この図
９の模式図に示されている例では、周辺装置制御レジス
タ領域11はメモリ５のメモリ空間50の”000000”番地か
ら”0000FF”番地までの間に配置されている。

【０００５】周辺装置制御レジスタ領域11内の特にタイ
マ関係のレジスタの配置を図10の模式図に示す。この図
10に示されている例では、タイマA0, A1及びタイマA2の
３本のタイマを有する場合の構成が示されている。”00
0040”番地〜”000045”番地までのタイマA0レジスタ,
タイマA1レジスタ, タイマA2レジスタはそれぞれのタイ
マのカウントソースのカウントを制御するためのレジス
タである。

【０００６】”000046”番地〜”000048”番地までのタ
イマA0モードレジスタ, タイマA1モードレジスタ, タイ
マA2モードレジスタはそれぞれのタイマのタイマの動作
モード, カウントソース及び機能の選択を制御するため
のレジスタである。”000049”番地〜”00004B”番地ま
でのタイマA0スタートビット, タイマA1スタートビッ
ト, タイマA2スタートビットはそれぞれのタイマのカウ
ント動作の開始及び停止を制御するためのレジスタであ
る。”00004C”番地〜”00004E”番地までのタイマA0割
込み制御レジスタ, タイマA1割込み制御レジスタ, タイ
マA2割込み制御レジスタはそれぞれのタイマに対する割
込み要求の有無及びそれぞれのタイマの割込みの優先レ
ベルの選択を制御する。

【０００７】このような各種タイマ関係レジスタは、周
辺装置制御レジスタ領域11の”000040”番地から”0000
4E”番地までの間のタイマ制御レジスタ領域110 に配置
されている。これらの各種タイマ関係レジスタそれぞれ
の内容は、CPU3から与えられる命令によって設定された
り、内容を書き換えたりすることが出来る他、マイクロ
コンピュータ内蔵の DMA制御装置４を使用してそれらの
レジスタ群に値を設定することも可能である。DMA制御
装置４を使用する場合は、あるメモリ領域に予め設定し
ておいたデータをCPU3を介さずにまとめて周辺装置制御
レジスタ内のタイマ関係レジスタに転送する。特に、外
部あるいは内部の割込み要求により一時的にタイマ等の
周辺装置を使用する場合には、 DMA制御装置４を用いて
周辺装置制御レジスタに値を設定して周辺装置を動作さ
せる。

【０００８】この場合の DMA制御装置４とメモリ５との
間のデータの授受を図11に示されているブロック図を用
いて説明する。図11において、参照符号1, 2, 4 及び５
はそれぞれ図８に示されているアドレスバス，データバ
ス， DMA制御装置, メモリである。メモリ５内の参照符
号5aは第１メモリ領域であり、周辺装置制御レジスタの
内容を示すデータを格納した転送元のメモリ領域であ
る。また、参照符号5bは第２メモリ領域であり、データ
の転送先となる。即ち、上述の第１メモリ領域5aからデ
ータが転送されて設定されるべき周辺装置制御レジスタ
領域11内のメモリ領域がこの第２メモリ領域5bになる。

【０００９】DMA制御装置４内の参照符号4aは DMAデー
タラッチであり、メモリ５との間でデータの転送を行う
場合に、メモリ５の第１メモリ領域5aから一旦この DMA
データラッチ4aにデータが格納される。そして、 DMAデ
ータラッチ4aは転送先のメモリ領域、即ち第２メモリ領
域5bの番地をアドレスバス１に出力すると共に、 DMAデ
ータラッチ4aに格納されているデータをデータバス２へ
出力する。これにより、 DMA制御装置４内の DMAデータ
ラッチ4aに格納されていたデータが転送先の第２メモリ
領域5bに書き込まれる。

【００１０】以上のように従来のマイクロコンピュータ
では、外部あるいは内部割込み要求が発生した場合、マ
イクロコンピュータ内蔵の DMA制御装置４を起動させれ
ば、周辺装置制御レジスタ内の必要なレジスタ群にCPU3
を介さずに高速にデータを転送して値を書込むことも可
能である。

【００１１】

【発明が解決しようとする課題】ところで上述のような
従来技術では、 DMA制御装置を使用して周辺装置制御レ
ジスタ領域11内のレジスタ群に値を設定する場合、その
使用方法によってはレジスタ群のアドレス配置が不都合
な場合がある。たとえば割込み要求に応じて、タイマA0
レジスタ, タイマA1レジスタ, タイマA2レジスタの内容
を変更した上でタイマA0, タイマA1, タイマA2を使用し
たい場合には、タイマA0レジスタ (下位バイト, 上位バ
イト),タイマA1レジスタ (下位バイト, 上位バイト),タ
イマA2レジスタ (下位バイト, 上位バイト) の内容のみ
を変更すればよい。この際、内容が変更されるレジスタ
は上述の６個のレジスタであるから、これらの６個のレ
ジスタに書込むべきデータを別のメモリ領域の連続した
６個のアドレス領域に予め格納しておき、これらの連続
した６個のアドレス領域から DMA制御装置を使用して周
辺装置制御レジスタの連続した６個のアドレス領域に配
置されているレジスタ群（タイマA0レジスタ, タイマA1
レジスタ,タイマA2レジスタ）にデータを転送すれば、
高速且つ簡単に上記レジスタの内容を設定することが出
来る。

【００１２】上述の場合は、データの転送先である周辺
装置制御レジスタのアドレスが連続しているため DMA制
御装置によるデータ転送は容易に可能である。これに対
して、割込み要求に応じてタイマA0の設定を変更してタ
イマA0のみを使用したい場合には、タイマ関係のレジス
タの内のタイマA0レジスタ (下位バイト, 上位バイト),
タイマA0モードレジスタ, タイマA0スタートビット, タ
イマA0割込み制御レジスタのみを変更すればよい。しか
しこの際には、上述の各レジスタのアドレスは連続して
いないため、 DMA制御装置を用いたメモリ間のデータ転
送により上述の各レジスタを書き換えたのでは無駄が多
くなる。

【００１３】このため従来は、内容を書き換えるべき周
辺装置制御レジスタのアドレスが連続していない場合は
DMA制御装置は使用せずに、 CPUにLDM(Load immediate
Memory)命令あるいはSTA(Stor Access in Mmory) 命令
等の命令を実行させることにより、書き換えるべき周辺
装置制御レジスタのアドレスと新たに格納すべきデータ
とを指定して CPUの制御によりそれらのレジスタの内容
を書き換えていた。このため、 DMA制御装置を用いて連
続したアドレスに格納したデータを転送する場合に比し
て操作が複雑になり且つ時間を要する等の問題があっ
た。

【００１４】本発明はこのような事情に鑑みてなされた
ものであり、マイクロコンピュータ内蔵の DMA制御装置
を使用して周辺装置制御レジスタ領域内のレジスタ群に
値を設定することが可能な範囲を拡大したマイクロコン
ピュータの提供を目的とする。

【００１５】

【課題を解決するための手段】本発明に係るマイクロコ
ンピュータは、各周辺装置制御レジスタにアドレスレジ
スタを追加することにより、周辺装置制御レジスタの番
地を命令によって任意に設定し得るように構成されてい
る。

【００１６】

【作用】本発明に係るマイクロコンピュータでは、各周
辺装置制御レジスタの番地を周辺機能の用途に応じて任
意に設定出来るので、内容が変更されるべき周辺装置制
御レジスタの番地が不連続である場合にも、それらのレ
ジスタの番地を連続した番地に変更しておけば、 DMA制
御装置を用いてそれらのレジスタ群の内容を変更出来
る。

【００１７】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。なお、本発明のマイクロコンピュータの
基本的な構成は図８のブロック図に従来例として示され
ている構成と同様であり、アドレスバス１，データバス
２、中央演算処理装置(CPU)3， DMA制御装置４, ROM, R
AM等にて構成されるメモリ５，A/D変換器，UART, タイ
マ等の周辺機能６，I/O(入出力) ポート７にて構成され
ている。そして、これらのCPU3,DMA制御装置４，メモリ
５，周辺機能６,I/Oポート７はアドレスバス１及びデー
タバス２を介して相互に接続されていることも従来例と
同様である。

【００１８】図２は本発明のマイクロコンピュータのメ
モリ５のメモリ空間50の配置状態を示す模式図であ
り、”000000”番地〜”0000FF”番地までが周辺装置制
御レジスタ領域11に、”000100”番地〜”0001FF”番地
までが周辺装置制御レジスタ用アドレスレジスタ領域12
にそれぞれ割り付けられている。周辺装置制御レジスタ
用アドレスレジスタは具体的には周辺装置制御レジスタ
用アドレスレジスタ領域12の各番地で構成され、各周辺
装置制御レジスタにそれぞれその番地を示すためのアド
レスレジスタであり、CPU3から与えられる命令によりそ
れぞれに対応した周辺装置制御レジスタの番地が書込ま
れる。また、周辺装置制御レジスタも具体的には周辺装
置制御レジスタ領域11の各番地で構成されている。

【００１９】図３の模式図に、周辺装置制御レジスタ用
アドレスレジスタのメモリ配置の状態、即ち周辺装置制
御レジスタ用アドレスレジスタ領域12の割付けを示す。
周辺装置制御レジスタ領域11の番地は周辺装置制御レジ
スタ用アドレスレジスタの内容によって自由に配置する
ことが出来るのに対して、周辺装置制御レジスタ用アド
レスレジスタ領域12の番地は図３に示されている状態に
固定されている。

【００２０】また、周辺装置制御レジスタ領域11の番地
が図２に示されているように”000000”番地〜”0000F
F”番地までに配置されており、更に図４に示されてい
るように、タイマ関係のレジスタがタイマ制御レジスタ
領域110 として周辺装置制御レジスタ領域11内の”0000
40”番地〜”00004E”番地の間に集中して配置されてい
るので、番地の上位20ビットでタイマ関係レジスタを示
すことが出来る。このため、タイマ制御レジスタ領域11
0 内で番地を再配置する場合はアドレスの下位４ビット
を書き換えるのみでよい。

【００２１】図１のブロック図に周辺装置制御レジスタ
用アドレスレジスタを用いて周辺装置制御レジスタの番
地を配置換えするための構成を示す。図１において、参
照符号1, 2はそれぞれアドレスバス, データバスであ
る。

【００２２】メモリ５内には、周辺装置制御レジスタ領
域11に配置されている個々の周辺装置制御レジスタ23そ
れぞれについて、周辺装置制御レジスタ用アドレスレジ
スタ領域12に配置されている周辺装置制御レジスタ用ア
ドレスレジスタ22と、周辺装置制御レジスタ23のための
第１アドレスデコーダ21と、周辺装置制御レジスタ用ア
ドレスレジスタ22のための第２アドレスデコーダ20とが
各一個ずつ備えられている。第２アドレスデコーダ20及
び第１アドレスデコーダ21は共にアドレスバス１と接続
されており、周辺装置制御レジスタ用アドレスレジスタ
22及び周辺装置制御レジスタ23は共にデータバス２と接
続されている。

【００２３】いまたとえば、本発明のマイクロコンピュ
ータのリセット時に周辺装置制御レジスタ23のアドレス
配置が前述の従来例の説明で参照した図10に示されてい
るようになっているとし、この状態から図４に示されて
いるようなアドレス配置に変更する場合について説明す
る。特に、図10に示されているように”000046”番地に
格納されているタイマA0モードレジスタの番地を図４に
示されているように”000040”に変更する場合につい
て、その際の図１の構成の動作状態を示す図５のブロッ
ク図を参照して説明する。なお図１では、タイマA0モー
ドレジスタを23a で、タイマA0第１アドレスデコーダを
21a で、タイマA0モードレジスタ用アドレスレジスタを
22a で、タイマA0第２アドレスデコーダを20a でそれぞ
れ示している。

【００２４】まず、周辺装置制御レジスタ用アドレスレ
ジスタ22内のタイマA0モードレジスタ用アドレスレジス
タ22a の番地がアドレスバス１から第２アドレスデコー
ダ20a へ送られる。これにより、第２アドレスデコーダ
20a はタイマA0モードレジスタ用アドレスレジスタ22a
を選択する。次に、タイマA0モードレジスタ23a が再配
置されるべき番地 (下位４ビット）がデータバス２から
タイマA0モードレジスタ用アドレスレジスタ22a へ送ら
れて格納される。

【００２５】以上の操作により、タイマA0モードレジス
タ用アドレスレジスタ22a に格納されている内容は”01
10”番地〜”0000”に変更される。他のタイマ制御レジ
スタ用アドレスレジスタの内容も同様にして書き換えら
れる。次に、周辺装置制御レジスタの内容を読み出す場
合、特にタイマA0モードレジスタの内容を読み出す場合
について説明する。

【００２６】アドレスバス１上へタイマA0モードレジス
タ23a の番地( ”000040”) が送られ、これが各周辺装
置制御レジスタの第１アドレスデコーダ23に入力される
と、各第１アドレスデコーダ23はそれぞれに対応した各
周辺装置制御レジスタ用アドレスレジスタに格納されて
いる４ビットのアドレス情報と、アドレスバス１から入
力されたタイマA0モードレジスタ23a の番地( ”00004
0”) の下位４ビットとを比較する。そして、この比較
結果が一致すれば、タイマA0モードレジスタ23aにリー
ド信号が与えられ、タイマA0モードレジスタ23a に格納
されている内容がデータバス２へ出力される。

【００２７】この際、各周辺装置制御レジスタ23に一つ
ずつ設けられている第１アドレスデコーダ21において比
較結果が一致するのは”0000”が格納されているタイマ
A0モードレジスタ用アドレスレジスタ22a の場合のみで
あるため、その他の第１アドレスデコーダ21がタイマA0
モードレジスタ23a 以外の各周辺装置制御レジスタに対
してリード信号を出力することはない。他の周辺装置制
御レジスタの内容を読出す場合も同様の動作をする。

【００２８】上述のようにして、周辺装置制御レジスタ
の番地を任意に設定できるようにすれば、周辺装置制御
レジスタのメモリ配置が前述の図10に示されているよう
になっていて、外部あるいは内部からの割込み要求によ
ってタイマA0関係レジスタの設定を変更してタイマA0の
み使用したい場合等にも簡単にその内容を変更出来る。

【００２９】図10に示されているようなメモリ配置で
は、タイマA0関係のレジスタ (タイマA0レジスタ (上位
ビット, 下位ビット),タイマA0モードレジスタ, タイマ
A0割込み制御レジスタ) の内容を変更する場合には、 D
MA制御装置４を用いて他の連続したメモリ番地に格納さ
れている変更すべきデータを転送する際に、タイマA0関
係のレジスタの番地が連続していないため、 DMA制御装
置４を用いたメモリ間のデータ転送は無駄が多くなる。
しかし、周辺装置制御レジスタ用アドレスレジスタの内
容を書き換えることにより、周辺装置制御レジスタのメ
モリ配置を図４に示されているように変更すれば、タイ
マA0関係のレジスタのみの内容を変更した場合に、 DMA
制御装置４を用いて図６の模式図に示されているように
(A) 〜（Ｅ）で示されているデータを各タイマ関係制御
レジスタに転送してそれぞれの内容を変更することが可
能になる。

【００３０】また、上記実施例では、タイマA0用アドレ
スレジスタは、下位４ビットのみを使用して周辺装置制
御レジスタの番地の下位４ビットを格納したが、図７に
示されているように、周辺装置制御レジスタ用アドレス
レジスタのビット４(b4)及びビット５(b5)を周辺装置制
御レジスタへのリードあるいはライト等を制御するため
のコントロールビットとして設定してもよい。この場
合、ビット０(b0)〜ビット３(b3)の下位４ビットは周辺
装置制御レジスタの下位４ビットを格納し、ビット６(b
6)及びビット７(b7)は使用しない。

【００３１】コントロールビットb1, b2の内容が”00”
である場合は、周辺装置制御レジスタへのアクセスを禁
止するようにして、プログラムの暴走等により周辺装置
制御レジスタの内容が容易に書き換えられることを防止
する。これは、周辺装置制御レジスタの内容がプログラ
ムの暴走等で書き換えられてしまうと、マイクロコンピ
ュータは重大なトラブルに陥る可能性が高いが、コント
ロールビットをアクセス禁止状態に設定しておくことに
より、周辺装置制御レジスタの内容を保護することが可
能になるからである。

【００３２】また、周辺装置制御レジスタにアクセスす
る際には、コントロールビットb1,b2の内容を”01”,
”10”, ”11”に設定する。この場合の周辺装置制御
レジスタへのアクセスはそれぞれリード許可, ライト許
可, リード及びライト許可となる。

【００３３】

【発明の効果】以上に詳述したように本発明によれば、
周辺装置を指定すると共にその動作させるための情報が
設定される周辺装置制御レジスタのアドレスを周辺装置
制御レジスタ用アドレスレジスタに任意に設定可能に構
成したので、周辺装置制御レジスタの内容を書き換える
場合に、必要なレジスタのアドレスを連続するように変
更した上でそれらの内容を書き換えれば、容易且つ高速
に処理可能になる。

【図面の簡単な説明】

【図１】本発明のマイクロコンピュータにおいて、周辺
装置制御レジスタ用アドレスレジスタを用いて周辺装置
制御レジスタの番地を配置換えするための構成を示す模
式図である。

【図２】本発明のマイクロコンピュータのメモリのメモ
リ空間の配置状態を示す模式図である。

【図３】周辺装置制御レジスタ用アドレスレジスタのメ
モリ配置の状態を示す模式図である。

【図４】タイマ関係のレジスタのメモリ配置の状態を示
す模式図である。

【図５】周辺装置制御レジスタ用アドレスレジスタを用
いて周辺装置制御レジスタの番地を配置換えするための
より具体的な構成を示す模式図である。

【図６】周辺装置制御レジスタ用アドレスレジスタを用
いて周辺装置制御レジスタの番地を配置換えする場合の
メモリ空間でのレジスタの内容の転送状態を示す模式図
である。

【図７】本発明のマイクロコンピュータの周辺装置制御
レジスタ用アドレスレジスタ領域の具体的実施例を示す
模式図である。

【図８】従来のマイクロコンピュータの一般的な構成を
示すブロック図である。

【図９】従来のマイクロコンピュータの周辺装置制御レ
ジスタの構成例を示す模式図である。

【図１０】従来のマイクロコンピュータの周辺装置制御
レジスタ領域の特にタイマ関係のレジスタの配置状態を
示す模式図である。

【図１１】従来のマイクロコンピュータにおいて、 DMA
制御装置とメモリとの間のデータの授受の状態を説明す
るためのブロック図である。

【符号の説明】

５ メモリ 20 第２アドレスデコーダ 21 第１アドレスデコーダ 22 周辺装置制御レジスタ用アドレスレジスタ 23 周辺装置制御レジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 中央演算処理装置と、 複数の周辺装置と、 これらの複数の周辺装置それぞれに対応しており、それ
   ぞれに対応している周辺装置を動作させるための情報が
   前記中央演算処理装置から設定されると共に、予めそれ
   ぞれにアドレスが割り付けられた複数のレジスタとを有
   するマイクロコンピュータにおいて、 前記中央演算処理装置から与えられたアドレス信号に対
   応する前記複数のレジスタの内の一つをアクセスするの
   複数の第１のアドレスデコーダと、 前記中央演算処理装置の命令により前記複数のレジスタ
   それぞれのアドレスをデータとして任意に設定できる複
   数のアドレスレジスタと、 前記中央演算処理装置から与えられたアドレス信号に対
   応する前記複数のアドレスレジスタの内の一つをアクセ
   スするの複数の第２のアドレスデコーダとを備えたこと
   を特徴とするマイクロコンピュータ。