JPH0378049A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータに関するもので、ＣＰ
Ｕが外部メモリをアクセスする場合において、特１ζソ
フトウェアの処理能力の向上を図りだマイクロコンピュ
ータに関するものである。

〔従来の技術〕

第４図は、従来のマイクロコンピュータの構成を示すブ
ロック図、第５図は第４図のマイクロコンピュータにお
いてＣＰＵが外部メモリをアクセスする時の手順を示す
ブロック図である。図において、（１）はＣＰ　Ｕ　、
　（２）はＲＡＭ、（ａ）はＲＯＭ、（４）＋！Ｉ／Ｏ
．（５）はプロセッサモードレジスタ、（７）はインタ
ーフェイス装置、（８）はアドレスバス、（９）はデー
タバス、Ｑ［）はマイクロコンピュータ、０ｇはメモリ
、（２）は外部メモリ、（至）はインターフェイスであ
る。マイクロコンピュータＱＱはＣＰ　Ｕ　（ｔ）とメ
モリＱηとインターフェイス族［（７）で構成されてい
る。

メモリ（ロ）の内部は、ＲＡ　Ｍ　（２）、ＲＯＭ　（
３）、ｌ／Ｏ（４）より構成されている。ＲＡ　Ｍ　（
２）はデータの読み書きが自由にできるメモリでプログ
ラムエリアに使用される。ＲＯＭ　（３）は、データの
読み出ししかできないメモリで、マイクロコンピュータ
ａｄを起動するのに必要な情報が書き込まれている。ｌ
／Ｏ（４）はＣＰ　Ｕ　（１）と周辺装置との間でデー
タのやり取りを行なうために割り当てられているメモリ
である。つまり、Ｉ　／　Ｏ（４）の領域には周辺装置
ごとにアドレスが割り当てられており、ＣＰＵ（１）が
周辺装置とデータのやり取りを行なう場合、ＣＰｔＪ（
１）がｌ／Ｏ（４）の領域のアドレスを指定することで
、特定の周辺装置との間でデータのやり取りを行なうこ
とが可能になる。次に、ＣＰ　Ｕ　（１）とメモリ（ロ
）を結んでいるバスについて説明する。アドレスバス（
８）は、ＣＰＵ（１）からメモリ（ロ）への片方向バス
で、ＣＰ　Ｕ　（１）がメモリ（ロ）からデータを読み
出したり、書き込んだりするときにメモリ（財）のどの
番地からデータを読み出したり、書き込んだりするのか
を指示するバスである。つまり、アドレス専用のバスで
ある。データバス（９）は、ＣＰＵ（１）からメモリ（
ロ）、メモリ（ロ）からＣＰ　Ｕ　（１）への双方向バ
スで、アドレスバス（９）によって指定された番地にデ
ータを書き込んだり、データを読み出したりする時に使
用するバスである。つまり、データ専用のバスである。

インターフェイス（至）は、周辺装置とマイクロコンピ
ュータ００間でデータのやり取りを行なうためのバスで
ある。

次に、動作について説明する。

ここでは、ＣＰＵ（１）が外部メモリ（２）をアクセス
する場合について説明する。第５図に示すごとくＣＰ　
Ｕ　（１）が外部メモリ（２）をアクセスするためには
、■ＣＰ　Ｕ　（１）は、Ｉ　／　Ｏ（４）の領域内で
外部メモリ（２）をアクセスするために割り当てられて
いるアドレスをアドレスバス（８）ｆζ出力させる。外
部メモリ（２）をアクセスするために割り当てられてい
るアドレスの名前をプロセッサモードレジスタ（５）と
いい、Ｉ　／　Ｏ（４）の領域では００００５Ｅ（Ｉｌ
ｌ）番地に位置する。

０次に、プロセッサモードレジスタ（５）の内容がデー
タバス（９）を通ってＣＰ　Ｕ　（１）に送られる。■
ＣＰＵ（１）はデータバス（９）を通って送られてきた
データを解読し、インターフェイス装置（７）にＣＰ　
Ｕ　（１）と外部メモリ（２）との間でデータのやり取
りを行ってもよいかどうかの命令を与える。プロセッサ
モードレジスタ（５）の構成を第６図に示す。プロセッ
サモードレジスタ（５）の中で外部メモリ（２）とのデ
ータのやり取りに関係するビットは、２ビツト目のウェ
イトビットである。このビットがＩｔＯ”の時、ＣＰ　
Ｕ　（１）は外部メモリ＠とのデータのやり取りを可能
とみなし、■インターフェイス装置（７）に命令を与え
、■外部メモリ（２）とデータのやり取りを行なう。ウ
ェイトビットの制御はソフトウェアによって行なわれる
。

〔発明が解決しようとする課題〕

従来のマイクロコンピュータは以上のように構成されて
いるので、外部メモリをアクセスする場合、プロセッサ
モードレジスタのウェイトビットをソフトウェアでｔ＠
Ｏ”にしなければならない。

このため、外部メモリのアクセスを頻繁に行なう場合、
ソフトウェアの処理能力が低下してしまう可能性がある
。この発明は上記の問題点を解消するために行われたも
ので、ソフトウェアの処理能率の向上を図るマイクロコ
ンピュータを得ることを目的とする。

〔課題を解決するための手段〕

仁の発明に係るマイクロコンピュータは、ＣＰＵ、メモ
リ、インターフェイス装置で構成されている。メモリ内
部は、ＲＡＭ、ＲＯＭ、Ｉ／Ｏで構成され、Ｉ／Ｏ領域
内に外部メモリ専用レジスダを備えている。外部メモリ
専用レジスタは、ＣＰＵが外部メモリをアクセスする時
に使用されるレジスタである。

〔作用〕

この発明に係るマイクロコンピュータは、Ｉ／Ｏ領域内
に外部メモリ専用レジスタを備えている。

このため、ＣＰＵが外部メモリをアクセスしようとする
場合、ソフトウェアによらず、ＣＰＵは直接、外部メモ
リ専用レジスタをアクセスできるため、ソフトウェアの
処理能率が向上する。

〔実施例〕

以下、この発明の一実施例を図面を用いて説明する。第
１図は、マイクロコンピュータの構成を示すブロック図
、第２図は第１図のマイクロコンピュータにおけるＣＰ
Ｕが外部メモリをアクセスする場合の手順を示すブロッ
ク図、第３図は第１図に示す外部メモリ専用レジスタの
構成図である。

図において（１）〜（５）、　（７）〜（至）は第４図
の従来例に示したものと同等であるので説明を省略する
。（６）は外部メモリ（２）専用の外部メモリ専用レジ
スタである。マイクロコンピュータＱＯはＣＰ　Ｕ　（
１）　、メモリａヤ、インターフェイス装置（７）から
構成されている。

メモリ（ロ）の内部は、ＲＡ　Ｍ　（２）、ＲＯＭ　（
３）、Ｉ／Ｏ（４）より構成されており、メモリＱηの
内部のｌ／Ｏ（４）の領域に、外部メモリ専用レジスタ
（６）を設ける。

ＣＰ　Ｕ　（１）　トメモリ（ロ）間は、アドレスバス
（８）とデータバス（９）で結ばれている。マイクロコ
ンピュータ０１と外部メモリυはインターフェイス（至
）によって結ばれており、機能は従来のマイクロコンピ
ュータの機能と変わらない。

次に動作について説明する。ここでは、ＣＰＵ（１）が
外部メモリ（２）をアクセスする場合について説明する
。第２図に示すごとく、まず最初に、ＣＰＵ　（１）が
外部メモリ四をアクセスしようとすると、■ＣＰ　Ｕ　
（１）はアドレスバス（８）にＯＯＯＯＸＸ（ｔｓ）と
いうデータを出力する。この０ＯＯＯＸＸ（１６）とい
うデータは、Ｉ　／　Ｏ（４）の領域内に配置されてい
る外部メモリ専用レジスタ（６）のアドレスである。メ
モリ（ロ）は外部メモリ専用レジスタ（６）のデータを
データバス（９）に出力する。外部メモリ専用レジスタ
（６）の構成を第３図に示す。外部メモリ専用レジスタ
（６）は８ビツトで構成され、２ビツト目のウェイトビ
ットはｎ　Ｏｔｔに固定されている。こうすることによ
り、■ＣＰ　Ｕ　（１）は、データバス（９）から受は
取ったデータを解読し、■インターフェイス装置（７）
に命令を与え、■外部メモリ（２）とデータのやり取り
を行なうことが可能になる。

〔発明の効果〕

以上のようにこの発明によれば、メモリ内のＩ／Ｏ領域
に外部メモリアクセス専用の外部メモリ専用レジスタを
新設することにより、ＣＰＵが外部メモリをアクセスす
る場合、ソフトウェアでウェイトビットを”０”にする
必要がなくなったので、ソフトウェアの処理能率の向上
が図られる。

【図面の簡単な説明】 第１図はこの発明の一実施例によるマイクロコンピュー
タの構成を示すブロック図、第２図は第１図のマイクロ
コンピュータが外部メモリをアクセスする手順を示すブ
ロック図、第３図は第１図に示す外部メモリ専用レジス
タの構成図、第４図は従来のマイクロコンピュータの構
成を示すブロック図、第５図は第４図のマイクロコンピ
ュータが外部メモリをアクセスする手順を示すブロック
図、第６図は第４図に示すプロセッサモードレジスタの
構成図である。図において、（１）はＣＰＵ。 （２）はＲＡＭ、（３）はＲＯＭ、（４）はＩ／Ｏ、（
５）はプロセッサモードレジスタ、（６）は外部メモリ
専用レジスタ、（７）はインターフェイス装置、（８）
はアドレスバス、（９）はデータバス、αＱはマイクロ
コンピュータ、（ロ）はメモリ、（２）は外部メモリ、
（２）はインターフェイスである。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　マイクロコンピュータを構成するＣＰＵ、メモリ、イ
   ンターフェイス装置、メモリ内部のＲＡＭ、ＲＯＭ、Ｉ
   ／Ｏ及びソフトウェアの処理能力を向上させるために、
   Ｉ／Ｏ領域内に外部メモリ専用レジスタを設けたことを
   特徴とするマイクロコンピュータ。