JPS6385851A - Ｄｍａ転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＤＭＡ転送制御方式に関し、特に電子計算機
システムにおいて、複数のメモリブロックを有するバン
クメモリ装置へのデータのＤＭＡ転送制御方式に関する
。

〔従来の技術〕

従来、バンクメモリ装置については１日経バイト１９８
５年Ｎｏ１３．の第１０９頁から第１２０頁ｒＭＳＸの
スロット仕様と使い方」において論じられている。同文
献に示されているように、バンクメモリとは複数のメモ
リブロックを持ち、中央処理装置からの選択により、任
意のメモリブロックを中央処理装置のアドレス空間にマ
ツプし、中央処理装置の持つアドレス空間より多くのメ
モリを使用可能とする装置である。

このようなバンクメモリ装置を有する電子計算機システ
ムにおいては、中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ
　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）が自アドレス空間
にマツプしたメモリブロックに対してのみ、入出力制御
装置からのデータのＤ　Ｍ　Ａ　（Ｄ　１ｒｅｃｔ　Ｍ
ｅｎｏｒｙ　Ａ　ｃｃｅｓｓ　）転送が許容される。

【発明が解決しようとする問題点〕

上記従来技術は、マルチタスク環境への適用について配
慮されておらず、ＣＰＵが自アドレス空間にマツプして
いないメモリブロックに対する入出力制御装置からのデ
ータのＤＭＡ転送ができないという問題があった。すな
わち、マルチタスク環境において、成るメモリブロック
に割り当てられたタスクがＯＳ　（Ｏｐｅｒａｔｉｎｇ
　Ｓ　ｙｓｔｅｍ）に対して入出力要求を行なうと、Ｏ
５は入出力制御装置を起動する。この場合、Ｏ５が別タ
スクをスケジューリングするために、バンクメモリを上
記別タスクのメモリブロックに切替えると、既に起動さ
れている入出力制御装置がデータを転送しようとしても
、転送先のアドレス空間には上記側のメモリブロックが
マツプされているため、要求元タスクのメモリエリアに
対してデータを転送できない状態となってしまう。

本発明の目的は、このような従来の問題を解決し、バン
クメモリ装置を有する電子計算機システムにおいて、マ
ルチタスク環境下で人出力制御装置からのデータのＤＭ
Ａ転送を可能とするＤＭＡ転送制御方式を提供すること
にある。

〔問題点を解決するための手段〕

上記問題点を解決するため、本発明では、アドレス・バ
ス上の所定のアドレス空間に対して複数のメモリブロッ
クのうちの１つを選択的に割当てるバンクメモリ装置と
、ＣＰＵから指定されたアドレス空間に対してデータを
ＤＭＡ転送する入出力制御装置とを備えた電子計算機シ
ステムにおいて、上記バンクメモリ装置内の１つのメモ
リブロックに上記入出力制御装置との間でのＤＭＡ転送
要求が生じた時、上記メモリブロックを特定するだめの
情報と該メモリブロック内のＤＭＡ転送先を示す数値を
記憶し、上記入出力制御装置に対して上記バンクメモリ
装置のアドレス空間以外の特定のアドレス空間（以下、
バンクメモリウィンドウという）をＤＭＡ転送アドレス
として指定し、上記アドレス・バス上に上記特定のアド
レス空間のアドレスが生じた時、上記バンクメモリ装置
に対して、上記記憶されたメモリブロックを選択させる
と共に、該アドレス・バス上のアドレスを上記記憶数値
に基づいて変換して得たアドレスを与えるようにしたこ
とに特徴がある。

〔作用〕

本発明においては、成るユーザタスクが、入出力制御装
置からのデータを自タスクが所有するバンク・メモリブ
ロックにＤＭＡ転送することを要求すると、Ｏ３は該メ
モリブロックの番号と、データ転送すべきメモリブロッ
ク内のアドレス値をアドレス変換回路に設定する。また
人出力制御装置に対しては、バンクメモリウィンドウ宛
にデータ転送するようにアドレス設定した後、同装置を
起動する。入出力制御装置を起動すると、Ｏ８はバンク
・メモリを切替え、他のメモリブロックをアドレス空間
にマツピングし、当該メモリブロックに割り当てられた
別のタスクを起動する。この状態で、上記入出力制御装
置がバンク・メモリウィンドウに対してデータのＤＭＡ
転送を開始すると、アドレス変換回路が前記設定値に従
ってアドレス変換動作とメモリブロックの切替動作を行
ない、入出力制御装置からの転送データを所定のメモリ
ブロックに対して書込む０以上のように、入出力制御装
置からのデータのＤＭＡ転送は、ＣＰＵが選択している
バンクメモリのメモリブロックとは無関係に行われるの
で、マルチタスク環境下においてもバンクメモリのメモ
リブロックへデータのＤＭＡ転送を行うことが可能とな
る。

〔実施例〕

以下、本発明の一実施例を、図面により詳細に説明する
。

第２図は、本発明を適用した電子計算機システムの全体
構成を示す図であり、ＣＰＵＩ、入出力制御装置２．バ
ンクメモリ装置３．メモリユニット４．システムバス５
および入出力機器６から構成される。

メモリユニット４はバンクメモリ以外のアドレス空間に
配置され、Ｏ５のプログラムとデータを格納する。シス
テムバス５にはアドレス信号、データ信号、メモリのリ
ード／ライト等を示す制御信号が含まれ、ＣＰＵ１およ
び入出力制御装置２は、システムバス５を介してバンク
メモリ機構３およびメモリユニット４にアクセスする。

また、システムバス５にはバスの調停イ言号が含まれ、
ＣＰＵ１と入出力制御装置２が同時にシステムバス５を
使用するのを防いでいる。システムバス５の調停機能は
ＣＰＵＩに含まれ、入出力制御装置２はバンクメモリ装
置３あるいはメモリユニット４をアクセスする際、シス
テムバス５の調停信号を通してＣＰＵＩにシステムバス
５の使用要求を出す。ＣＰＵＩは自分がシステムバス５
を使用中であれば使用後に、使用中でなければ直ちに、
使用許可をシステムバス５の調停信号を通して人出力制
御装置２に送る。入出力制御装置２は、システムバス５
の使用を終わると、システムバス５の調停信号を通して
その旨ｃｐｕｉに通知する。

第１図は第２図のバンクメモリ装置３の構成を示す図で
、アドレス比較器１０．アドレス変換器１１、メモリブ
ロック切替器１２およびメモリブロック１３〜１５から
構成される。ここで、特徴的なものは、メモリブロック
切替器１２の前段にアドレス比較器１０とアドレス変換
器１１を設けた点である。本図における各種信号線、ア
ドレス比較器１０およびアドレス変換器１１等について
の動作は後述する本実施例の動作の中で詳述する。

第３図はアドレス空間を示す図であり、メモリユニット
４に割り当てられる固定空間３０．バンクメモリに割り
当てられるバンク空間３１〜３３゜バンクメモリウィン
ドウに割り当てられるウィンドウ空間３４、アドレス変
換器１１への変換データの設定等に用いる制御空間３５
から構成される。

バンク空間３１〜３３はそれぞれメモリブロック１３〜
１５に対応し、同時にはｃｐｕｉによって選択されたメ
モリブロック１３〜１５のうちの１つに対応する空間し
か存在しない。

第４図はプログラムの構成を示す図であり、０５４０の
もとでユーザタスク４１とユーザタスク４２が動作して
おり、ユーザタスク４１のプログラムとデータはバンク
空間３１．すなわちメモリブロック１３に存在し、ユー
ザタスク４２のプログラムとデータはバンク空間３２．
すなわちメモリブロック１４に存在し、０８４０のプロ
グラムとデータは固定空間３０に存在する。

第５図は第１図のアドレス変換器１１内のアドレス変換
テーブル５０〜５２の構成を示す図であり、１つのアド
レス変換テーブルは、メモリブロック番号部５４とアド
レス部５５かも構成されている。ここでは、バンクメモ
リウィンドウの４にバイト毎にアドレス変換テーブルを
対応させ、アドレス部５５には４にバイト分に相当する
アドレスの下位１２ビツトは設定していない。この場合
、アドレス変換テーブルのアドレス部５５に設定される
転送先アドレスは１回のＤＭＡ転送のみ有効となる。ま
た、このように複数のアドレス変換テーブルを設けたの
は、同時に複数の入出力制御装置からのＤＭＡ転送を可
能にするためである。

上記構成のもとで、今、ＣＰＵのメモリ空間にバンク空
間３１がマツピングされ、ユーザタスク４１が実行され
ている状態で、タスク４１が○Ｓ４０に対し入出力要求
システムコールを発行した場合を例にとり、本実施例の
動作を説明する。

ユーザタスク４１が、入出力要求システムコールを発行
すると、○Ｓ４０は制御空間３５にマツプされるアドレ
ス変換器１１内のアドレス変換テーブル５０に、ユーザ
タスク４１が存在しているメモリブロックの番号と転送
先アドレスとを書き込む。これは、アドレス比較器１０
がアドレス変換テーブル５０のアドレスを検出し、アド
レス変換器１１にアドレス設定信号２６を出力し、アド
レス変換器１１がその時のデータ信号Ｉａ２１の内容を
取り込み、アドレス変換テーブル５０に書くというシー
ケンスで設定される。

次に、０５４０は、入出力制御装置２に対し、データ転
送先アドレスとしてバンクウィンドウ空間３４のアドレ
スを指定し、入出力動作の起動をかける。ここで、ユー
ザタスク４１は入出力完了待ちとなるため、Ｏ５４０は
別の実行可能なユーザタスク４２をスケジューリングし
、メモリブロック切替器１２に対してメモリブロック１
４への切替えを指示する。これは、アドレス比較器１０
がメモリブロック切替器１２にマツプされたアドレスを
検出してメモリブロック切替信号線２７をオンにし、メ
モリブロック切替器１２が、その時点でデータ信号線２
１にあるメモリブロック番号を取り込み、現在出力して
いるメモリブロック１３セレクト信号ｌｌＡ２９をオフ
にし、メモリブロック１４をセレクトする信号線３０を
オンにすることにより行われる。そして、０５４０はユ
ーザタスク４２に制御を移す。

入出力制御装置２は、データを入出力機器６から取り込
むと、ＣＰＵＩの動作とは独立に指定されたバンクウィ
ンドウ空間３４のアドレスに対し、該データのライト動
作を行う、バンクウィンドウ空間３４に対するアクセス
は、アドレス比較器１０によって検出される。このとき
、アドレス比較器１０は、アドレス変換器１１およびメ
モリブロック切替器１２に対するアドレス変換信号線２
５をオンにする。アドレス変換器１１は、アドレス変換
信号ＨＡ２５がオフの間は、システムバス５からのアド
レス信号線２０をメモリブロック１３〜１５へのアドレ
ス信号線２３に素通りさせているが、アドレス変換信号
線２５がオンになると、システムバス５からのアドレス
信号ｔａ２０に現われるアドレスに対応して、アドレス
変換テーブル５０のアドレス部５５の内容を、アドレス
信号！２３に出力する。また、これと同時に、同テーブ
ルのメモリブロック番号部５４の内容を、メモリブロッ
ク番号線２４に出力する。メモリブロック切替器１２は
、アドレス変換信号線２５がオフの間は、ＣＰＵＩによ
り指定されたメモリブロック１４に対するセレクト信号
＠３０のみをオンにしているが、アドレス変換信号線２
５がオンになると、メモリブロック番号綿２４の内容（
メモリブロック１３の番号）に対応するセレクト信号線
２９のみをオンとする。メモリブロック１３〜１５は、
対応するセレクト線２９〜３１がオンのときのみ動作す
る。従って、この場合はメモリブロック１３がセレクト
され、アドレス信号ｉｔ！１２３に現われるアドレス位
置にデータ信号線２１の内容が書き込まれる。尚、ｃｐ
ｕｔがバンク空間３３をアクセスすると、アドレス変換
信号線２５はオフとなり、セレクト信号線３０のみが再
びオンとなり、メモリブロック１４がアクセスされる。

このように１本実施例においては、複数のアドレス変換
テーブルを設けることにより、ＤＭＡ転送を行う複数の
入出力制御装置の起動が可能になる。

〔発明の効果〕− 以上説明したように、本発明によれば、バンクメモリ機
構を有する電子計算機システムにおいて。

マルチタスク環境下における入出力制御装置からのデー
タをＤＭＡにより転送可能になる。

【図面の簡単な説明】

第１図は本発明の主要部を示すバンクメモリ機構の構成
を示す図、第２図は本発明を適用した電子計算機システ
ムの全体構成を示す図、第３図は″アドレス空間の構成
を示す図、第４図はプログラムの構成を示す図、第５図
は第１図のアドレス変換器内のアドレス変換テーブルの
構成を示す図である。 １：ＣＰＵ、２：入出力制御装置、３：バンクメモリ装
置、４：メモリユニット、５ニジステムバス、６：入出
力機器、ｌＯニアドレス比較器、１１ニアドレス変換器
、１２：メモリブロック切替器、１３〜１５ニメモリブ
ロツク、３〇二固定空間、３１〜３３：バンク空間、３
４：バンクウインドウ空間、３５：制御空間、４０：０
５．４１゜４２：ユーザタスク、５０〜５２ニアドレス
変換テーブル、５４：メモリブロック番号部、５５ニア
ドレス部。 第　　　　　１　　　　　図 第　　　　２　　　　図 第　　　　　３　　　　　図

Claims (1)

【特許請求の範囲】
1. １、アドレス・バス上の所定のアドレス空間に対して複
   数のメモリブロックのうちの１つを選択的に割当てるバ
   ンクメモリ装置と、ＣＰＵから指定されたアドレス空間
   に対してデータをＤＭＡ転送する入出力制御装置とを備
   えた電子計算機システムにおいて、上記バンクメモリ装
   置内の１つのメモリブロックに上記入出力制御装置との
   間でのＤＭＡ転送要求が生じた時、上記メモリブロック
   を特定するための情報と該メモリブロック内のＤＭＡ転
   送先を示す数値を記憶し上記入出力制御装置に対して上
   記バンクメモリ装置のアドレス空間以外の特定のアドレ
   ス空間をＤＭＡ転送アドレスとして指定し、上記アドレ
   ス・バス上に上記特定のアドレス空間のアドレスが生じ
   た時、上記バンクメモリ装置に対して、上記記憶された
   メモリブロックを選択させると共に、該アドレス・バス
   上のアドレスを上記記憶数値に基づいて変換して得たア
   ドレスを与えるようにしたことを特徴とするＤＭＡ転送
   制御方式。