KR100362061B1 - 로칼 버스 제어 장치 - Google Patents
로칼 버스 제어 장치 Download PDFInfo
- Publication number
- KR100362061B1 KR100362061B1 KR1019960012934A KR19960012934A KR100362061B1 KR 100362061 B1 KR100362061 B1 KR 100362061B1 KR 1019960012934 A KR1019960012934 A KR 1019960012934A KR 19960012934 A KR19960012934 A KR 19960012934A KR 100362061 B1 KR100362061 B1 KR 100362061B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- vme
- digital signal
- local bus
- master
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0044—Versatile modular eurobus [VME]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
본 발명은 로칼 버스 제어 장치에 관한 것으로서, 특히 VME(Versa Module Euro Card)버스를 이용하는 시스템에서 병렬로 여러장의 보드를 동시에 사용 할 때 디지탈 신호 프로세서가 VME 버스와는 독립적으로 동작 할 수있도록 하는 제어 장치에 관한 것이다.
본 발명의 목적을 위하여 디지탈 신호를 처리하는 디지탈 신호 처리기(DSP)가 마스터-슬레이브 구조인 VME 버스를 제어하는 장치에 있어서, VME 버스를 제어하는 VME 버스 제어부, 디지탈 신호 처리기가 마스터로 동작 할 때 마스터 동작을 제어하여 VME 버스를 엑세스하게하는 마스터 제어부, 디지탈 신호 처리기가 슬레이브로 동작할 때 슬레이브 동작을 제어하는 슬레이브 제어부, 디지탈 신호 처리기와 VME 버스 제어부의 로칼 버스 사용에 대한 요청 및 승인을 제어하는 로칼 버스 조정부를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 디지탈 신호 처리기가 VME 버스와 독립적으로 동작하여 속도와 호환성을 향상 시킬 수있다.
Description
본 발명은 로칼 버스 제어 장치에 관한 것으로서, 특히 VME(Versa Module Euro Card)버스를 이용하는 시스템에서 병렬로 여러장의 보드를 동시에 사용 할 때 디지탈 신호 프로세서가 VME 버스와는 독립적으로 동작 할 수있도록 하는 제어 장치에 관한 것이다.
일반적으로 공장 자동화 및 교환기둥에서 많이 이용되고 있는 VME(Versa Module Euro Card)버스는 컴퓨터 아키텍쳐의 일종으로 국제 통신 규격의 버스 명칭이다.
이 구조의 주요 기능은 어드레스와 데이타 버스가 64비트 까지 확장 가능하고 멀티프로세싱 수용과 7개 레벨의 인터럽트 프로토콜이며, 80 M바이트/s의 데이타 전송을 제어 할 수있다.
VME 버스는 마스터-슬레이브 구조를 사용하며, 멀티프로세싱시에는 21개 까지의 프로세서가 버스상에 공존 할 수있다. VME 버스는 비동기 구조를 사용하며 여러개의 마스터가 버스상에 존재 할 수있다.
제1도는 종래와 VME 버스를 이용한 시스템의 블럭도를 도시한 것이다.
제1도는 프로세서부(110), 메모리부(140), 버퍼부(150), VME버스부(130), 상기 VME 버스부(130)를 제어하는 VME 버스 제어부(120)로 구성된다.
제1도에서 프로세서(110)가 VME 버스를 제어 할 수도 있으나, 프로세서(110)가 계산과 제어의 두 가지 일을 병행하게 되므로 속도가 느려지고 원래의 기능을 발휘 할 수가 없게된다. 여기서 VME 버스(130)를 자체적으로 제어 할 수있는 제어기가 필요하게 된다. 그리고 VME 버스(130)와 프로세서(110)가 취급하는 메모리는 서로 분리하기 위하여 버퍼 (150)를 둔다.
따라서 제1도는 VME 버스를 사용하는 시스템에서 여러장의 보드를 병렬로 연결해서 사용된다.
제2도는 종래의 VMES 버스를 통해 여러개의 보드가 연결 되어 있을때 제어 장치를 도시한 블럭도이다.
제2도는 VME 버스부(210), 상기 VME 버스부(210)에 병렬로 연결된 마스터 보드들(220, 230, 240,250)로 구성된다.
제2도에 도시한 바와 같이 VME 버스(210)를 통해 여러개의 보드가 연결되어 있을 때 그중 하나만을 마스터로 사용하고 나머지를 슬레이브로 사용 할 수 있으며, 그 반대로 여러개의 보드를 마스터로 사용 할 수도있다.
이때 한 보드가 버스를 사용하고 있다면 다른 보드는 버스를 사용하지는 않지만 프로세서에 의해서 독자적으로 일을 수행 할 수 있어야 하며, 또한 마스터 보드가 다른 보드를 엑세스 할 때 프로세서가 중지되지 않고 동작을 해야한다.
제3도는 종래의 제1도 및 제2도를 결합한 로칼 버스 제어 장치를 보이는 블럭도이다.
제3도는 프로세서(310), 로칼(Local) 버스 제어부(320), VME 버스부(340), 상기 VME 버스부(340)를 제어하는 VME 버스 제어부(330), 상기 프로세서(310) 및 로칼(Local) 버스 제어기(320)사이에 데이타를 저장하는 제1버퍼부(350), 상기 VME 버스부(340) 및 VME 버스 제어부(330)사이에 데이타를 저장하는 제2버퍼부(360), 제1 및 제2메모리부(370,380)으로 구성된다.
제3도에 도시한 바와 같이 프로세서(310)와 VME 버스 제어기(320)사이에 로칼 버스를 두고 이를 제어 할 수있는 로칼(Local) 버스 제어부(320)를 사용하면 프로세서(310)가 VME 버스와는 완전히 분리되기 때문에 제1도 및 제2도의 문제점을 해결 할 수있다.
일반적으로 VME 버스 제어부(330)는 모토롤라 계열의 프로세서를 기준으로 설계된 VIC068A가 가장 널리 이용되고 있다. 그러나 더 빠른 속도를 얻기 위해 다른 회사의 프로세서를 사용한다면 VIC068A와 함께 사용하기가 어려워지는 문제점이있으며, 또한 VIC068A를 편리하게 쓸 수 있도록 보조하는 VAC068A도 다른 회사의 프로세서를 사용 할 때는 적용하기가 어려운 문제점이 있었다.
따라서 본 발명의 목적은 VME(Versa Module Euro Card)버스를 이용하는 시스템에서 병렬로 여러장의 보드를 동시에 사용 할 때 로칼 버스 조정 및 DSP 슬레이브 제어를 사용함으로서 디지탈 신호 프로세서가 VME 버스와는 독립적으로 동작 할 수있도록 하는 제어 장치를 제공하는 데있다.
본 발명의 목적을 달성하기 위하여 본 발명은 디지탈 신호를 처리하는 디지탈 신호 처리기(DSP)가 마스터-슬레이브 구조인 VME 버스를 제어하는 장치에 있어서,
상기 VME 버스를 제어하는 VME 버스 제어부;
상기 디지탈 신호 처리기가 마스터로 동작 할 때 마스터 동작을 제어하여 상기 VME 버스를 엑세스 하게하는 마스터 제어부;
상기 디지탈 신호 처리기가 슬레이브로 동작할 때 슬레이브 동작을 제어하는 슬레이브 제어부;
상기 디지탈 신호 처리기와 상기 VME 버스 제어부의 로칼 버스 사용에 대한 요청 및 승인을 제어하는 로칼 버스 조정부를 포함하는 것을 특징으로 하는 로칼 버스 제어 장치이다.
이하에서 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
제4도는 본 발명에 의한 로칼 버스 제어 장치의 구성을 보이는 블럭도이다.
제4도는 플래그 0 및 플래그1 상태에 따라 데이타를 출력하고 어레이 구성된 디지탈 신호 프로세서부(410)와, 상기 디지탈 신호 프로세서(410)의 데이타 버스의 어드레스를 디코더하는 데이타 버스 어드레스 디코더부(420)와, DSP 마스터 제어기(432), 로칼 버스 조정기(434), DSP 슬레이브 제어기(432)를 구비하여 로칼 버스를 제어하는 로칼 버스 제어부(430)와, VME 버스(450)를 제어하는 VME 버스 제어부(440)와, VME 버스부(450)로 구성된다.
제4도에 도시한 바와 같이 디지탈 신호 프로세서부(410)는 어레이(Array)로 구성되며, 로칼 버스를 통하여 VME 버스 제어부(440)를 초기화하고, 1개의 로칼 메모리(보조 메모리)를 쓰게 된다.
로칼 버스 제어부(430)의 로칼 버스 조정기(434)는 로칼 버스의 사용권을 조절해 준다. 로칼 버스(Local Bus)로의 모든 엑세스는 로칼 버스 제어부(430)의 로칼 버스 조정기(434)를 통한 로칼 버스 승인을 받은 후에 행한다. 그러므로 디지탈 신호 프로세서(410)는 VME 버스 제어부(440)를 통해 VME 버스부(450)로 접근 할 때 로칼 버스 조정기(434)를 통하여 로칼 버스를 승인 받고 VME 버스 마스터 역할을 수행한다. 로칼 버스 제어부(430)의 DSP 마스터 제어기(432)는 디지탈 신호 프로세서(410)가 마스터로 동작 할 때 마스터 동작을 제어하여 VME 버스를 엑세스하게 한다.
마스터 제어시 데이타 버스 어드레스 디코더(420)는 셀엎 VME 레지스터(도시안됨)에 설정된 값에 따라 메모리 섹터 정보를 로칼 버스 조정기(434)에 주게 된다.
어레이로 구성된 디지탈 신호 프로세서(410)에서는 플래그0, 플래그1을 각각 로칼 버스 요청, 로칼 버스 승인 신호로 사용한다. 따라서 디지탈 신호 프로세서(410)의 플래그0, 플래그1을 각각 출력, 입력으로 설정하여 놓고 레지스터를 통하여 이 값을 쓰고 읽어서 로칼 버스를 요청하며, 또한 레지스터 값에 의해 로칼 버스가 승인 되었는지를 확인한다.
일단 어레이로 구성된 디지탈 신호 프로세서(410)에서 플래그1을 통해 로칼 버스가 승인되면 계속 로칼 버스를 사용하게 되며, 디지탈 신호 프로세서(410)는 VME 버스 제어부(440)를 통해 VME 버스부(450)로 부터의 엑세스가 있을 경우에 대비하여 항상 승인 신호의 유무를 검사해야 한다.
VME 엑세스가 시작되면 로칼 버스 제어부(430)의 로칼 버스 조정기(434)는 현재 디지탈 신호 프로세서(410)가 실행하는 사이클 까지만 허가를 하고, 그 다음 부터는 승인을 끝내고 VME 버스 제어부(440)에 로칼 버스 승인을 해준다.
VME 버스부(450)로 부터의 엑세스는 VME 버스부(450)가 VME 버스 제어부 (440)에게로 로칼 버스 승인을 주어서 시작되며, DSP 슬레이브 제어기(436)에 의하여 디지탈 신호 프로세서(410)가 슬레이브로 역할을 수행하게 된다. 즉 VME 버스 제어기(440)가 로칼 버스 제어부(430)의 DSP 슬레이브 제어기(436)에 신호를 인가하면 DSP 슬레이브 제어기(436)는 로칼 버스 조정기(434)는 로칼 버스 승인을 받고 디지탈 신호 프로세서(410)를 슬레이브로 동작하게 한다.
슬레이브 제어시 데이타 버스 어드레스 디코더(420)는 VME 버스 제어부(440)가 로칼 버스를 신청하는 경우 맵에 따른 메모리 섹터 정보를 로칼 버스 조정기(434)에 주게되고 프로세서(410)가 신청을 할 경우는 셀엎 VME 레지스터(도시 안됨)에 설정된 값에 따라 메모리 섹터 정보를 로칼 버스 조정기(434)에 주게 된다.
상술한 바와 같이 본 발명에 의하면, 디지탈 신호 처리기가 VME 버스와 독립적으로 동작하여 속도와 호환성을 향상 시킬 수있다.
제1도는 종래의 VME 버스를 이용한 시스템의 블럭도를 도시한 것이다.
제2도는 종래의 VMES 버스를 통해 여러개의 보드가 연결 되어 있을 때 제어 장치를 도시한 블럭도이다.
제3도는 종래의 제1도 및 제2도를 결합한 로칼 버스 제어 장치를 보이는 블럭도이다.
제4도는 본 발명에 의한 로칼 버스 제어 장치의 구성을 보이는 블럭도이다.
Claims (2)
- 디지탈 신호를 처리하는 디지탈 신호 처리기(DSP)가 마스터-슬레이브 구조인 VME 버스를 제어하는 장치에 있어서,상기 VME 버스를 제어하는VME 버스 제어부;상기 디지탈 신호 처리기가 마스터로 동작 할 때 마스터 동작을 제어하여 상기 VME 버스를 엑세스 하게하는 마스터 제어부;상기 디지탈 신호 처리기가 슬레이브로 동작할 때 슬레이브 동작을 제어하는 슬레이브 제어부;상기 디지탈 신호 처리기와 상기 VME 버스 제어부의 로칼 버스 사용에 대한 요청 및 승인을 제어하는 로칼 버스 조정부를 포함하는 것을 특징으로 하는 로칼 버스 제어 장치.
- 제1항에 있어서, 상기 마스터 제어부 및 상기 슬레이브 제어부에서의 각각의 제어에 따라 상기 디지탈 신호 처리기 내부의 메모리 및 로칼 메모리의 선택 정보를 해독하는 해독부를 부가로 구비함을 특징으로하는 로칼 버스 제어 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012934A KR100362061B1 (ko) | 1996-04-25 | 1996-04-25 | 로칼 버스 제어 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012934A KR100362061B1 (ko) | 1996-04-25 | 1996-04-25 | 로칼 버스 제어 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970071310A KR970071310A (ko) | 1997-11-07 |
KR100362061B1 true KR100362061B1 (ko) | 2003-03-03 |
Family
ID=37490706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960012934A KR100362061B1 (ko) | 1996-04-25 | 1996-04-25 | 로칼 버스 제어 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100362061B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100528443B1 (ko) * | 1997-09-23 | 2006-01-27 | 삼성전자주식회사 | 디지털 신호 처리기의 데이터 전송 회로 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100572945B1 (ko) * | 1998-02-04 | 2006-04-24 | 텍사스 인스트루먼츠 인코포레이티드 | 효율적으로 접속 가능한 하드웨어 보조 처리기를 구비하는디지탈 신호 처리기 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910012967A (ko) * | 1989-12-26 | 1991-08-08 | 경상현 | 로컬 버스 사이클 콘트롤러 |
KR940018236U (ko) * | 1992-12-30 | 1994-07-30 | 엘지정보통신주식회사 | 브이엠이 버스 전송회로 |
KR950009460A (ko) * | 1993-09-28 | 1995-04-24 | 김연수 | 컴퓨터시스템의 모듈 분리 및 장착장치 |
JPH0836543A (ja) * | 1994-07-22 | 1996-02-06 | Sharp Corp | スレーブボード検出方法及びその装置 |
JPH0877101A (ja) * | 1994-09-08 | 1996-03-22 | Mitsubishi Electric Corp | バスコントローラおよび信号処理装置 |
-
1996
- 1996-04-25 KR KR1019960012934A patent/KR100362061B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910012967A (ko) * | 1989-12-26 | 1991-08-08 | 경상현 | 로컬 버스 사이클 콘트롤러 |
KR940018236U (ko) * | 1992-12-30 | 1994-07-30 | 엘지정보통신주식회사 | 브이엠이 버스 전송회로 |
KR950009460A (ko) * | 1993-09-28 | 1995-04-24 | 김연수 | 컴퓨터시스템의 모듈 분리 및 장착장치 |
JPH0836543A (ja) * | 1994-07-22 | 1996-02-06 | Sharp Corp | スレーブボード検出方法及びその装置 |
JPH0877101A (ja) * | 1994-09-08 | 1996-03-22 | Mitsubishi Electric Corp | バスコントローラおよび信号処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100528443B1 (ko) * | 1997-09-23 | 2006-01-27 | 삼성전자주식회사 | 디지털 신호 처리기의 데이터 전송 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR970071310A (ko) | 1997-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100344132B1 (ko) | 컴퓨터 메모리 인터페이스용 장치와, 휴대용 이동 컴퓨터와 그 컴퓨터에서의 프로그램 명령 페치 및 데이타 기록/판독 요청 수행 방법 | |
JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
KR100362061B1 (ko) | 로칼 버스 제어 장치 | |
US5708815A (en) | DMA emulation via interrupt muxing | |
KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 | |
JP3531368B2 (ja) | コンピュータシステム及びバス間制御回路 | |
JPH0227696B2 (ja) | Johoshorisochi | |
JPH0954748A (ja) | コンピュータシステムおよびこのシステムに設けられるdmaコントローラ | |
JPH0348305A (ja) | ロボット制御装置 | |
KR100252084B1 (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
JP2973227B2 (ja) | 排他制御命令実行方法 | |
Hughes et al. | Multi-processor systems | |
KR19990031220A (ko) | 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치 | |
JPS61234447A (ja) | バス獲得制御装置 | |
JPH11102340A (ja) | プロセッサシステム及びそのバスアクセス方法 | |
JPH06332851A (ja) | データ転送方式 | |
JPH0232432A (ja) | デュアルポートメモリの制御方式 | |
JPS61168059A (ja) | アドレス変換バツフアのアクセス方式 | |
JPH01154272A (ja) | マルチプロセッサ装置 | |
JPS6224347A (ja) | バス制御装置 | |
JPS62127962A (ja) | マイクロコンピユ−タ | |
JPH0471048A (ja) | コンピュータシステム | |
JPH01145752A (ja) | バス制御方式 | |
KR19990048634A (ko) | 마이크로컴퓨터의 시스템버스를 이용한 주변 입출력기기 접속장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131029 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20141028 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20151026 Year of fee payment: 14 |
|
EXPY | Expiration of term |