JPH06332851A - データ転送方式 - Google Patents

Abstract

(57)【要約】 【目的】 相対的なアドレス指定や不連続なアドレスに
対する転送を可能とするデータ転送方式を提供すること
にある。 【構成】 （１）はアドレス情報とデータ情報が共通バ
ス上にマルチプレクスされて出てくる場合のタイミング
チャートであり、１回のデータ転送シーケンスは６サイ
クルに分かれており、データ転送対象デバイスの基準ア
ドレスを示す基準アドレス情報１を与えるサイクルと、
データ転送対象デバイスのアドレスの前記基準アドレス
情報１との相対値を示す相対アドレス情報３を与えるサ
イクルと、転送対象テバイスに入出力される４つのデー
タ情報２０，２１，２２，２３を与える４つのサイクル
とで構成される。（２）はアドレスバスとデータバスが
独立している場合であり、データバスによって相対アド
レス情報３と４つのデータ情報２０，２１，２２，２３
が転送される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータのデータ入
出力制御デバイスと、データ入出力デバイスとの間のデ
ータ転送方式に関するものである。

【０００２】

【従来の技術】従来のデータ入出力デバイス間のデータ
転送は、特開昭６２−３２５６０号に記載のように、デ
ータ転送制御情報の他に、図２に示すように基準アドレ
ス情報１とデータ情報２を与える方式であった。また、
モトローラ社のＭＣ６８０４０ ＵＳＥＲ’Ｓ ＭＡＮ
ＵＡＬには、図３に示すようにデータ転送制御情報の他
に、１つの基準アドレス情報１と複数（４つ）のデータ
情報２とを与えることによって、１回のデータ転送シー
ケンスでデータバス幅より大きいバイト数のデータ情報
を転送できる転送（Ｌｉｎｅ Ｔｒａｎｓｆｅｒ）方式
が示されている。

【０００３】

【発明が解決しようとする課題】上記従来技術では、１
回のデータ転送シーケンスで図４に示すような連続した
アドレス空間でのみ転送が可能であり、図５に示すよう
な不連続なアドレスに対する転送はできないので、この
ような不連続なアドレスに対する転送は各データ情報に
対してそれぞれ独立にデータ転送シーケンスを行わなけ
ればならず、複数回のデータ転送シーケンスが必要とな
り時間がかかった。本発明の目的は、上述のような問題
点を解消するため、相対的なアドレス指定や不連続なア
ドレスに対する転送を可能とするデータ転送方式を提供
することにある。

【０００４】

【課題を解決するための手段】少なくとも１つのマスタ
デバイスと、マスタデバイスとバス接続されたスレーブ
デバイスコントロール部を有する少なくとも１つのスレ
ーブデバイスとの間で１つ以上の連続したデータ情報を
転送するデータ転送方式において、マスタデバイスは、
データ転送制御情報と、スレーブデバイスにおける基準
アドレスを示す基準アドレス情報と、スレーブデバイス
におけるアドレスの前記基準アドレスとの相対値を示す
相対アドレス情報をスレーブデバイスコントロール部に
送出し、スレーブデバイスコントロール部は、基準アド
レス情報と相対アドレス情報に基づき、マスタデバイス
からスレーブデバイスへ又はスレーブデバイスからマス
タデバイスに転送される転送データのスレーブデバイス
におけるアドレスを指定し、前記データ転送制御情報に
基づきスレーブデバイスに対する転送データの書き込
み、読み出しを制御するようにしている。また、前記相
対アドレス情報は、複数の転送データの数に分割され、
該分割された情報は各転送データに対応するアドレスの
前記基準アドレスとの相対値からなるようにしている。
また、前記相対アドレス情報を複数個設け、該各相対ア
ドレス情報は複数の転送データの数に分割され、該分割
された情報は各転送データに対応するアドレスの前記基
準アドレスとの相対値からなるようにしている。さら
に、前記バスにＤＭＡコントローラを接続し、該ＤＭＡ
コントローラは、マスタデバイスから予めＤＭＡ用基準
アドレス情報とＤＭＡ用相対アドレス情報を設定され、
マスタデバイスからＤＭＡ転送要求を受けたとき、該Ｄ
ＭＡ転送要求で指定された２つのスレーブデバイスコン
トロール部を有するスレーブデバイス間で前記ＤＭＡ用
基準アドレス情報とＤＭＡ用相対アドレス情報に基づき
データ転送を行なうようにしている。

【０００５】

【作用】本発明によればデータ転送要求時に、基準アド
レス情報に加え、相対アドレス情報を与えることによっ
て、相対的なアドレス指定によるデータ転送が可能にな
り、データ転送要求デバイスに絶対アドレス算出の手段
を持つ必要がなくなる。また、複数のデータ情報を与え
る転送で、この相対アドレス情報を各データ情報ごとに
与えることにより、１回のデータ転送シーケンスで不連
続なアドレスに対する転送が可能になり、データ転送を
高速にできる。

【０００６】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の一実施例（第１の実施例）のデー
タ転送のタイミングチャートである。本実施例は４つの
データ情報２を１回のデータ転送シーケンスで転送する
場合の例である。

【０００７】図１の（１）はアドレス情報とデータ情報
が共通バス上にマルチプレクスされて出てくる場合のタ
イミングチャートである。１回のデータ転送シーケンス
は６サイクルに分かれており、データ転送対象デバイス
の基準アドレスを示す基準アドレス情報１を与えるサイ
クルと、データ転送対象デバイスのアドレスの前記基準
アドレス情報１との相対値を示す相対アドレス情報３を
与えるサイクルと、転送対象テバイスに入出力される４
つのデータ情報２０，２１，２２，２３を与える４つの
サイクルとで構成される。図１の（１）の例では基準ア
ドレス情報１の後に相対アドレス情報３のサイクルがあ
るが、相対アドレス情報３が基準アドレス情報１より先
にくるサイクル構成の方式も考えられる。

【０００８】図１の（２）はアドレスバスとデータバス
が独立している場合のタイミングチャートである。１回
のデータ転送シーケンスは５サイクルに分かれており、
データ転送対象デバイスの基準アドレスを示す基準アド
レス情報１との相対値を示す相対アドレス情報３を与え
るサイクルと、転送対象テバイスに入出力される４つの
データ情報２０，２１，２２，２３とを与える４つのサ
イクルで構成される。データバスでは、これらの各サイ
クルでそれぞれ相対アドレス情報３，データ情報２０，
２１，２２，２３が有効となる。アドレスバスでは、デ
ータ転送シーケンス中（この５サイクルの間）データ転
送対象デバイスの基準アドレスを示す基準アドレス情報
１が有効となっている。図１の（２）の例では相対アド
レス情報３はデータバス上に現れるようになっている
が、アドレスバス上に現れるようにする方式も考えられ
る。

【０００９】相対アドレス情報３は、情報内部で同じビ
ット長に４分割されており、それぞれが４つのデータ情
報２０，２１，２２，２３の相対アドレス情報を示す。
これらの相対アドレス情報は、図５に示すような基準ア
ドレス情報１に対する各データ情報のアドレスの相対値
情報であり、図５のデータの様にその絶対アドレスが
相対アドレスの基準点となる基準アドレス情報１の値よ
り小さいとき（相対アドレス値が負の値）の指定も可能
なように、その相対アドレス値は２の補数表示とする。

【００１０】図６は本実施例図１の（２）のデータ転送
方式を用いた装置の構成例である。図６中、４はデータ
転送を要求するＣＰＵなどのマスタデバイス、５はデー
タ転送要求を受けてデータ情報の入出力を行うメモリな
どのスレーブデバイスである。データ転送はマスタデバ
イス４とスレーブデバイス５の間で行なわれる。６はデ
ータ転送要求の各種信号を入力して、スレーブデバイス
５のデータ情報の出力，入力を制御するスレーブデバイ
スコントロール部である。また、スレーブデバイスコン
トロール部６は、マスタデバイス４からのデータ転送制
御情報から各制御信号を作るコントローラ６１と、相対
アドレス情報３を一時的に保持する相対アドレスレジス
タ６２と、相対アドレスレジスタ６２から使用する相対
アドレス情報を出力する相対アドレスセレクタ６３と、
相対アドレスセレクタ６３の出力と基準アドレス情報１
とを加算する加算器６４とから成る。

【００１１】マスタデバイス４は、バスを通じて接続さ
れているスレーブデバイス５に、データ情報の入出力の
要求をするため図１の（２）に示したタイミングで基準
アドレス情報１、相対アドレス情報３、データ情報２
０，２１，２２，２３を出力する（データ情報はライト
転送の時はマスタデバイス４からスレーブデバイス５へ
出力し、リード転送の時はスレーブデバイス５からマス
タデバイス４へ入力する）と同時に、データ転送制御情
報である転送モード７１や、リードクロック７２や、ラ
イトクロック７３を出力する。転送モード７１は、デー
タ転送のデータ情報のバイトサイズや相対アドレス情報
３が付加されているかなどを示す。リードクロック７２
は、スレーブデバイス５にデータ出力を要求するときに
出力されるクロックであり、ライトクロック７３は、ス
レーブデバイス５にデータ入力を要求するときに出力さ
れるクロックである。

【００１２】マスタデバイス４からのデータ転送要求
は、スレーブテバイスコントロール部６に入力され、コ
ントローラ６１で転送モード７１をチェックする。転送
モード７１が相対アドレス情報３未付加転送であること
を示していれば、相対アドレスセレクタ６３に値０をセ
レクトさせ、マスタデバイス４の出力する基準アドレス
情報１が、そのままスレーブデバイス５に転送対象アド
レスとして与えられ、リードクロック７２，ライトクロ
ック７３の状態によって、コントローラ６１からリード
イネーブル７６又はライトイネーブル７７が、スレーブ
デバイス５に与えられる。スレーブデバイス５は、リー
ドイネーブル７６又はライトイネーブル７７が与えられ
ると、そのとき与えられている転送対象アドレス（ここ
では、マスタデバイス４の出力する基準アドレス情報１
と同じ）のデータ情報の出力又は入力を行う。

【００１３】転送モード７１が相対アドレス情報３付加
転送であることを示していれば、コントローラ６１は、
リードクロック７２，ライトクロック７３の状態をチェ
ックする。リードクロック７２又はライトクロック７３
が、データバスに相対アドレス情報３が出力されている
ことを示すサイクルでは、コントローラ６１から相対ア
ドレスラッチイネーブル７４が出力され、そのデータが
相対アドレスレジスタ６２に一時保存される。その後の
各データ情報サイクルでは、コントローラ６１からその
データ情報に合う相対アドレスセレクト７５が出力さ
れ、相対アドレスセレクタ６３でそのデータ情報に対応
する相対アドレス情報が選択出力され、加算器６４でマ
スタデバイス４の出力する基準アドレス情報１と加算さ
れて、転送対象アドレスとしてスレーブデバイス５に与
えられる。マスタデバイス４より出力される相対アドレ
ス情報３は前記したように、それぞれの相対アドレス値
が２の補数表示となっているが、それぞれの情報のビッ
ト長（データ長）は相対アドレス情報３を４分割してい
るので、基準アドレス情報１に比べて短い。このため転
送対象アドレス作成のための基準アドレス情報１と相対
アドレス値との加算演算は、相対アドレス値のビット長
が基準アドレス情報１のビット長と同じになるように、
相対アドレス値の最上位ビット値と同じ値（１なら１，
０なら０）を図９に示すように、それ以上のすべてのビ
ットに設定して（例えば基準アドレス情報１のビット長
が１６ビットで、各データ情報についての相対アドレス
情報のビット長が４ビットの時、相対アドレス情報が１
０１１ｂつまり−５なら１１１１１１１１１１１１１０
１１ｂとし、０１０１ｂつまり＋５なら０００００００
００００００１０１ｂとする。なお、‘ｂ’はビット信
号であることを示す。）行う。また、各データ転送サイ
クルでは、コントローラ６１からリードクロック７２又
はライトクロック７３の状態に対応するリードイネーブ
ル７６又はライトイネーブル７７が、スレーブデバイス
５に出力される。スレーブデバイス５は、相対アドレス
情報３未付加転送のときと同様に、リードイネーブル７
６又はライトイネーブル７７が与えられると、そのとき
与えられている転送対象アドレス（ここでは、基準アド
レス情報１に各データ情報に対応した相対アドレス情報
が加算された値）のデータ情報の出力又は入力を行う。
本実施例では４つのデータ情報２を１回のデータ転送シ
ーケンスで転送する転送方式となっているが、１つのデ
ータ情報２を転送する転送方式でも同様の装置構成で制
御できる。

【００１４】一方、１回のデータ転送シーケンスのデー
タ情報２の個数が本実施例よりも多い場合など、１つの
相対アドレス情報３では全てのデータ情報についての相
対アドレス情報を与えることができない場合も想定でき
る。このような場合、相対アドレス情報３を複数個にし
た方式で対応できる。以下、１回のデータ転送シーケン
スで２つの相対アドレス情報３を与えるデータ転送方式
について、第２の実施例として説明する。

【００１５】図７は本発明の第２の実施例のデータ転送
のタイミングチャートである。本実施例はアドレス情報
とデータ情報が共通バス上にマルチプレクスされて出て
くる場合の例であり、１回のデータ転送シーケンスで複
数個の相対アドレス情報３と複数個のデータ情報２を与
える場合の例である。図７中、ライトクロック７３，リ
ードクロック７２，転送モード７１，バス７０がデータ
転送方式の本実施例を示す信号であり、それ以外の信号
は、図８に示す本実施例のデータ転送方式を用いた装置
構成の動作を説明するためのものである。１回のデータ
転送シーケンスは１つの基準アドレス情報１を与えるサ
イクルと、複数個（本例では２つ）の相対アドレス情報
３を与える複数個（本例では２つ）のサイクルと、複数
個（本例では８つ）のデータ情報２を与える複数個（本
例では８つ）のサイクルで構成される。複数個のデータ
情報２のそれぞれのデータ情報についての相対アドレス
情報は、決められたビット長になっており、それをつな
ぎ合わせて相対アドレス情報３とする。この相対アドレ
ス情報３を複数個に分割して与える。

【００１６】図８は、本実施例のデータ転送方式を用い
た装置の構成例である。図８において、図６と同一回路
ブロック及び同一信号には同一符号を付してある。図
中、６５は基準アドレス情報１を一時的に保持するアド
レスレジスタである。この装置は、第１の実施例の装置
（図６）のデータバスとアドレスバスを１つのバスにし
て、アドレスレジスタ６５を追加し、相対アドレスレジ
スタ６２を２つにしたもので、基本的な動作は第１の実
施例の装置と同じである。この装置の動作で第１の実施
例の装置と異なるのは、スレーブデバイス５へ与える転
送対象アドレスの作成処理である。その処理を以下に示
す。マスタデバイス４は、図７に示すようなデータ転送
要求をする。この転送要求はスレーブテバイスコントロ
ール部６に入力され、コントローラ６１で転送モード７
１，リードクロック７２，ライトクロック７３の状態を
チェックする。基準アドレス情報１が出力されているサ
イクルでは、コントローラ６１からアドレスラッチイネ
ーブル８１が出力され、そのデータがアドレスレジスタ
６５に一時保持される。相対アドレス情報３が出力され
る２つのサイクルでは、コントローラ６１からそれぞれ
相対アドレスラッチイネーブル８２，８３が出力され、
それらのデータがそれぞれの相対アドレスレジスタ６２
に一時保持される。その後の各データ情報サイクルで
は、コントローラ６１からそのデータ情報に合う相対ア
ドレスセレクト７５が出力され、相対アドレスセレクタ
６３でそのデータ情報に対応する相対アドレス情報が選
択出力され、加算器６４でアドレスレジスタ６５の出力
する基準アドレス情報１と加算されて、転送対象アドレ
スとしてスレーブデバイス５に与えられる。

【００１７】上記実施例では、マスタデバイス（ＣＰ
Ｕ）４とスレーブデバイス（メモリ）５間のデータ転送
について示したが、バスマスタがデータ転送のデータ入
出力デバイスとならないＤＭＡ転送も可能である。以
下、２つのスレーブデバイス間でデータを転送するＤＭ
Ａデータ転送方式について、第３の実施例として説明す
る。図１０は、第３の実施例であるＤＭＡデータ転送方
式を用いた装置の構成例である。図１０において、図
６、図８と同一回路ブロックおよび同一信号には同一符
号を付してある。図中、９は、ＤＭＡ用基準アドレス情
報を保持するＤＭＡ基準アドレスレジスタ９１とＤＭＡ
用相対アドレス情報を保持するＤＭＡ相対アドレスレジ
スタ９２およびＤＭＡ転送を制御するコマンド発生部９
０から成るＤＭＡコントローラである。また、８はＤＭ
Ａ転送でマスタデバイスの代わりにデータ転送の対象と
なる第２のスレーブデバイス（Ｉ／Ｏデバイス）であ
る。

【００１８】ＤＭＡ転送を要求するデバイス（ＣＰＵ４
など）は、予めＤＭＡ基準アドレスレジスタ９１とＤＭ
Ａ相対アドレスレジスタ９２にＤＭＡ用基準アドレス情
報とＤＭＡ相対アドレス情報を与えておき、ＤＭＡコン
トローラ９にＤＭＡ転送要求をする。ＤＭＡコントロー
ラ９は、ＤＭＡ要求を受けるとバスリクエスト９５を出
し、バスの制御権を要求すると共にバス制御権が与えら
れたことを示すバスアクノリッジ９６が入力されるのを
待つ。バスアクノリッジ９６が与えられると、ＤＭＡ基
準アドレスレジスタ９１とＤＭＡ相対アドレスレジスタ
９２の情報を用いて、第１の実施例や第２の実施例のマ
スタデバイスと同様な動作を行ない、第１の実施例や第
２の実施例のスレーブデバイスに相当する第１のスレー
ブデバイス５にデータ情報の入出力を要求する。このと
き同時に、マスタデバイスの代わりにデータ転送の対象
となる第２のスレーブデバイス８にデータ情報の入出力
を要求するため、ＤＭＡアクノリッジ８４を出力する。
第１のスレーブデバイス５および第１のスレーブデバイ
スコントロール部６は、第１の実施例や第２の実施例の
スレーブデバイスと同様の動作を行ない、データ情報を
入出力する。一方、第２のスレーブでバイス８はＤＭＡ
アクノリッジ８４をチェックすることで、ＤＭＡ転送対
象デバイスとなっているか判断し、対象となっている場
合は、さらに転送モード７１、リードクロック７２、ラ
イトクロック７３の状態をチェックし、その状態にあっ
たデータ情報の入出力を行なう。

【００１９】本実施例では、ＤＭＡ用基準アドレス情報
とＤＭＡ相対アドレス情報をＤＭＡ基準アドレスレジス
タ９１とＤＭＡ相対アドレスレジスタ９２に与えること
によって、それらの情報をＤＭＡコントローラ９に与え
ているが、それらの情報は既定値（固定値）としてＤＭ
Ａコントローラ９内にプログラムしておくようにしても
よい。

【００２０】なお、ここで述べた実施例では相対アドレ
ス情報の相対アドレス値に２の補数表示を用いている
が、絶対値表示など整数を表現できる表現方法であれば
良い。このように、ここで述べた実施例のデータ転送方
式によれば、基準アドレス情報に加え、相対アドレス情
報を与えることができるので、相対的なアドレス指定に
よるデータ転送が可能になる。また、この相対アドレス
情報をデータ情報ごとに与えることができるので、１回
のデータ転送シーケンスで不連続なアドレスに対する転
送が可能になる。特に、表示メモリ（ＶＲＡＭ）やＩ／
Ｏデバイスなどへの高速なデータ転送が実現できる。

【００２１】

【発明の効果】本発明によれば、データ転送時に基準ア
ドレス情報に加え、相対アドレス情報を与えられるの
で、相対的なアドレス指定によるデータ転送が可能にな
り、また、１回のデータ転送シーケンスで不連続なアド
レスに対する転送が可能になり、より柔軟なアドレス指
定のデータ転送が行うことができ、データ転送の高速化
に効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例のデータ転送方式におけ
るデータ転送のタイミングチャートを示す図である。

【図２】従来のデータ転送方式におけるデータ転送のタ
イミングチャートを示す図である。

【図３】従来のデータ転送方式におけるデータ転送の他
のタイミングチャートを示す図である。

【図４】図３で示した従来のデータ転送方式においてア
クセスできる転送エリア例を示す図である。

【図５】本発明の実施例のデータ転送方式においてアク
セスできる転送エリア例を示す図である。

【図６】本発明の第１の実施例のデータ転送方式を用い
た装置の構成を示す図である。

【図７】本発明の第２の実施例のデータ転送方式におけ
るデータ転送のタイミングチャートを示す図である。

【図８】本発明の第２の実施例のデータ転送方式を用い
た装置の構成を示す図である。

【図９】本発明の実施例の相対アドレス情報の２の補数
表示値のビット拡張処理の図解を示す図である。

【図１０】本発明の第３の実施例であるＤＭＡデータ転
送方式を用いた装置の構成を示す図である。

【符号の説明】

１ 基準アドレス情報 ２ データ情報 ３ 相対アドレス情報 ４ マスタデバイス（ＣＰＵなど） ５ スレーブデバイス（メモリなど） ６ スレーブデバイスコントロール部 ８ Ｉ／Ｏデバイス ９ ＤＭＡコントローラ ６１ コントローラ ６２ 相対アドレスレジスタ ６３ 相対アドレスセレクタ ６４ 加算器 ６５ アドレスレジスタ ７０ バス ９０ ＤＭＡコマンド発生部 ９１ ＤＭＡ基準アドレスレジスタ ９２ ＤＭＡ相対アドレスレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 光洋 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 大橋 俊明 愛知県尾張旭市晴丘町池上１番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 竹内 政志 愛知県尾張旭市晴丘町池上１番地 株式会 社日立製作所オフィスシステム事業部内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 少なくとも１つのマスタデバイスと、該
   マスタデバイスとバス接続されたスレーブデバイスコン
   トロール部を有する少なくとも１つのスレーブデバイス
   との間で１つ以上の連続したデータ情報を転送するデー
   タ転送方式において、 前記マスタデバイスは、データ転送制御情報と、前記ス
   レーブデバイスにおける基準アドレスを示す基準アドレ
   ス情報と、前記スレーブデバイスにおけるアドレスの前
   記基準アドレスとの相対値を示す相対アドレス情報を前
   記スレーブデバイスコントロール部に送出し、 前記スレーブデバイスコントロール部は、前記基準アド
   レス情報と相対アドレス情報に基づき、前記マスタデバ
   イスから前記スレーブデバイスへ又は前記スレーブデバ
   イスから前記マスタデバイスに転送される転送データの
   前記スレーブデバイスにおけるアドレスを指定し、前記
   データ転送制御情報に基づき前記スレーブデバイスに対
   する転送データの書き込み、読み出しを制御するように
   したことを特徴とするデータ転送方式。
2. 【請求項２】 請求項１記載のデータ転送方式におい
   て、 前記相対アドレス情報は前記複数の転送データの数に分
   割され、該分割された情報は各転送データに対応するア
   ドレスの前記基準アドレスとの相対値からなることを特
   徴とするデータ転送方式。
3. 【請求項３】 請求項１記載のデータ転送方式におい
   て、 前記相対アドレス情報を複数個設け、該各相対アドレス
   情報は前記複数の転送データの数に分割され、該分割さ
   れた情報は各転送データに対応するアドレスの前記基準
   アドレスとの相対値からなることを特徴とするデータ転
   送方式。
4. 【請求項４】 請求項１記載のデータ転送方式におい
   て、 前記バスにＤＭＡコントローラを接続し、該ＤＭＡコン
   トローラは、前記マスタデバイスから予めＤＭＡ用基準
   アドレス情報とＤＭＡ用相対アドレス情報を設定され、
   前記マスタデバイスからＤＭＡ転送要求を受けたとき、
   該ＤＭＡ転送要求で指定された２つのスレーブデバイス
   コントロール部を有するスレーブデバイス間で前記ＤＭ
   Ａ用基準アドレス情報とＤＭＡ用相対アドレス情報に基
   づきデータ転送を行なうようにしたことを特徴とするデ
   ータ転送方式。