KR100528443B1 - 디지털 신호 처리기의 데이터 전송 회로 - Google Patents

디지털 신호 처리기의 데이터 전송 회로 Download PDF

Info

Publication number
KR100528443B1
KR100528443B1 KR1019970048292A KR19970048292A KR100528443B1 KR 100528443 B1 KR100528443 B1 KR 100528443B1 KR 1019970048292 A KR1019970048292 A KR 1019970048292A KR 19970048292 A KR19970048292 A KR 19970048292A KR 100528443 B1 KR100528443 B1 KR 100528443B1
Authority
KR
South Korea
Prior art keywords
bus
data
global
digital signal
signal processor
Prior art date
Application number
KR1019970048292A
Other languages
English (en)
Other versions
KR19990026238A (ko
Inventor
구용근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970048292A priority Critical patent/KR100528443B1/ko
Publication of KR19990026238A publication Critical patent/KR19990026238A/ko
Application granted granted Critical
Publication of KR100528443B1 publication Critical patent/KR100528443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 디지털 신호 처리기(Digital Signal Processor;DSP)에 관한 것으로서, 구체적으로는 디지털 신호 처리기의 데이터 전송 회로에 관한 것으로, 디지털 신호 처리기에 구성되는 지역 버스상에 지역버스 스위치가 구성되고, 전역버스상에 전역버스 스위치와 버스데이터홀더가 각각 구성되어 디지털 신호 처리기내의 각 블록간의 데이터 전송, 외부와의 데이터 입출력 및 주 연산 동작 시에 실제 사용되는 블록들간에 연계되는 버스만을 사용하게 되므로 버스상의 불필요한 데이터 이동을 방지하고, 전역버스를 이용한 데이터 전송 동작시 관련된 블록들 사이에서만 데이터 전달이 수행되어 효율적으로 데이터를 처리할 수 있게 된다. 그러므로 종래와 같은 미사용 버스에서 발생되는 불필요한 전력의 소모를 방지하게 된다. 그리고 버스 사용을 효율적으로 극대화시킴으로서 다중 버스 구조에 따른 칩 사이즈의 증가를 줄일 수가 있다. 또한 실시간 데이터 처리시에 각 버스상에서 필요에 따라 데이터를 홀딩 할 수 있음으로 각 블록간의 인터페이스 시에 요구되는 레지스터 로직을 줄일 수 있을 뿐만 아니라, 실시간 동작(Real Time Operation)이 가능하다.

Description

디지털 신호 처리기의 데이터 전송 회로{DATA TRANSMISSION CIRCUIT OF DIGITAL SIGNAL PROCESSOR}
본 발명은 디지털 신호 처리기(Digital Signal Processor;DSP)에 관한 것으로서, 구체적으로는 디지털 신호 처리기의 데이터 전송 회로에 관한 것이다.
디지털 신호 처리기는 최근 집적회로 기술의 급속한 발전과 더불어 응용분야가 확대되고 있다. 특히, 메모리 소자와 논리소자의 대규모 집적화, 고속화, 생산성 향상에 기인한 저가격화 및 디지털 신호 처리기의 이용 가능성이 높아 군사용으로부터 공업용, 소비자용 등으로 그 응용분야가 확대되고 있다.
디지털 신호 처리기의 가장 중요한 역할중의 하나는 데이터를 실시간(Real Time)으로 처리하는 것이다. 실시간 데이터 처리는 많은 수치계산이 요구되며, 디지털 신호 처리기는 이 문제를 해결하는데 널리 이용되고 있다. 디지털 신호 처리기는 데이터를 입력받아 승산하고 누산하는 연산을 수행하며 가능한 빠르게 데이터를 디지털 신호 처리기의 외부로 출력한다.
도 1은 일반적인 디지털 신호 처리기의 구성과 전역버스 및 지역버스의 구성을 개략적으로 보여주는 도면이다.
도 1에 도시된바와 같이, 일반적인 디지털 신호 처리기는 디지털 신호 계산에 필요한 수치 데이터나 명령 등의 정보가 저장되는 메모리(Memory)(110)와, 데이터 또는 명령들을 일시 저장하는 레지스터(Register)(120), 입력된 변수들의 승산을 수행하는 승산기(Multiplier)(130)와, 논리 연산을 수행하는 산술논리연산기(ALU; Arithmetic Logic Unit)(140) 그리고 각 블록들의 제어 및 디지털 신호 처리기의 전반의 제어를 수행하는 제어부(Control Unit)(150)로 구성된다. 그리고 버스로서 전역버스(Main BUS)(160)와 지역버스(Local BUS)(170∼178)가 구성된다. 이상과 같은 구성을 갖는 하나 이상의 디지털 신호 처리기들이 인터페이스 장치에 의해 접속되어 입력된 신호를 병렬처리하거나 데이터를 홀딩(Holding)함으로써 고속의 데이터 처리가 가능하도록 구성되어 있는 경우도 있다,
그런데 종래의 디지털 신호 처리기는 데이터 기입 및 판독 동작의 수행시에, 데이터는 버스를 통하여 모든 블록으로 전달되거나 모든 블록으로부터 출력 될 수 있다. 그러므로 종래의 디지털 신호 처리기는 데이터 전달 통로가 단절된 블록에 대한 데이터 교환은 수행되지 않을 지라도, 각 블록에 연결된 전역버스와 지역버스 모두에 데이터 전송이 있게 된다. 즉, 짧은 거리에 데이터의 전송이 수행되는 경우에 불필요한 전력의 낭비를 초래한다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 디지털 신호 처리기에 구비된 버스에 의해 발생되는 전력의 소비를 절감 시킬 수 있는 데이터 전송 회로를 제공하는데 있다.
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 메모리와, 레지스터와, 승산기와, 산술논리연산부와, 내부의 전반적인 제어를 수행하는 제어부를 포함하여, 디지털 신호의 처리를 수행하며, 디지털 신호의 처리시에 데이터 전송이 이루어지는 전역버스와 상기 전역버스와 상기 회로블록들간에 연결되는 지역버스를 구비하고 있는 디지털 신호 처리기는: 상기 지역버스 상에 구성되어 상기 전역버스로 데이터가 입력/출력되는 것을 스위칭하는 하나 이상의 지역버스 스위칭수단과; 상기 전역버스상에 구성되어 상기 전역버스를 특정 구역으로 분리/연결하는 하나 이상의 전역버스 스위칭수단 및; 상기 전역버스상에 구성되어 상기 전역버스에 로드되는 데이터를 홀딩하는 하나 이상의 버스데이터홀딩수단을 포함하여, 상기 지역버스 스위칭수단과 상기 전역버스 스위칭수단의 스위칭 제어는 상기 제어부에 의해 제어가 수행되며, 상기 회로블록들간에 데이터 전송시 상기 지역버스 스위칭수단과 상기 전역버스 스위칭수단의 스위칭에 의해 상기 데이터 전송이 발생된 회로블록들에 연결된 지역버스들과 이에 연결되는 전역버스를 통하여 데이터 전송이 이루어지며, 이때 상기 버스데이터홀딩수단에 의해 해당 데이터가 홀딩 된다.
이 실시예에 있어서, 상기 전역버스 스위칭수단과 상기 지역버스 스위칭수단은 복수개의 트랜지스터로 구성된다.
이 실시예에 있어서, 상기 전역버스 스위칭수단과 상기 지역버스 스위칭수단은 복수개의 삼상버퍼로 구성된다.
이 실시예에 있어서, 상기 버스데이터홀딩수단은 양방향버퍼로 구성된다.
이상과 같은 본 발명에 의하면, 데이터의 불필요한 이동을 방지하고, 전역버스를 이용한 데이터 전송 동작시 관련된 블록들 사이에서만 데이터 전달이 수행되어 효율적으로 데이터를 처리할 수 있게 된다. 그리고 실시간 데이터 처리시에 각 버스상에서 데이터를 홀딩함으로 각 블록간의 인터페이스시에 레지스터 로직을 줄일 수 있을 뿐만 아니라, 데이터 처리시의 버스 제어 신호에 의하여 실시간 동작(Real Time Operation)이 가능하다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 디지털 신호 처리기의 데이터 전송 회로의 상세 회로도이다.
도 2에 도시된바와 같이, 본 발명의 신규한 디지털 신호 처리기의 데이터 전송 회로는 크게 하나 이상의 지역버스 스위치(230_1, 230_2,...230_n)와, 하나 이상의 전역버스 스위치(240_1, 240_2,...240_n)와, 하나 이상의 버스데이터홀더(BUS data Holder)(250_1, 250_2,...250_n)로 구성된다. 상기 지역버스 스위치(230)와 상기 전역버스 스위치(250)는 CMOS 트랜지스터나 삼상버퍼로 구성이 가능하며, 상기 버스데이터홀더(250)는 양방향버퍼로 구성이 가능하다.
상기 지역버스 스위치(230_1, 230_2,...230_n)는 지역버스 상에 구현되고, 상기 전역버스 스위치(240_1, 240_2,...240_n)는 전역버스상에 구현되어 디지털 신호 처리기에 구비되는 각 회로 블록들(210_1, 210_2,...210_n)의 데이터의 입출력시에 해당되는 스위칭 동작을 수행하여 버스상으로 데이터를 입출력하게 된다. 즉, 상기 전역버스는 상기 전역버스 스위치(240_1, 240_2,...240_n)에 의해 각각 블록별로 분리된다. 그러므로 데이터 전송에 필요한 해당 버스들을 제어할 수 있다.
그리고 상기 버스데이터홀더(250_1, 250_2,...250_n)는 상기 전역버스상에 구현되어 버스상으로 출력된 데이터를 홀딩하게 된다. 즉, 상기 버스데이터홀더(250_1, 250_2,...250_n)에 의해 버스상의 데이터를 안정적으로 유지할 수 있으며 해당 데이터를 홀딩 할 수 있다. 데이터의 홀딩은 상기 전역버스 스위치(240_1, 240_2,...240_n)와 상기 지역버스 스위치(230_1, 230_2,...230_n)의 스위칭 제어에 의해 가능하며, 데이터를 홀딩하여 필요한 블록으로 로딩 할 수 있으며, 출력된 데이터를 홀딩 할 수 있다.
이와 같이, 상기 전역버스 스위치(240_1, 240_2,...240_n)와 지역버스 스위치(230_1, 230_2,...230_n)의 스위칭에 의하여 각 블록들 사이에서 데이터의 전송이 발생하게 되면 해당 데이터를 필요로 하는 블록과의 연결관계를 형성 할 뿐만 아니라, 연산된 결과(출력 데이터)를 외부로 전송이 가능하다. 이외의 동작상에서 불필요한 블록들과의 연결 통로를 상기 전역버스상에서 차단하므로 각각의 버스라인에 실린 데이터를 홀딩 또는 다른 블록으로 이동시킬 수가 있다.
다시, 이상과 같은 데이터 전송 회로가 디지털 신호 처리기의 버스상에 구현되면 어떠한 블록내의 데이터를 다른 블록으로 이동시키거나, 어떠한 두 블록내의 데이터를 받아서 이들 데이터를 계산하는 등의 연산 동작을 수행할 경우 상기 전역버스 스위치(240_1, 240_2,...240_n)와, 상기 지역버스 스위치(230_1, 230_2,...230_n)를 사용하여 관련된 버스만을 사용하도록 한다. 또한 상기 버스데이터홀더(250_1, 250_2,...250_n)를 이용하여 다음에 수행될 데이터를 해당 전역버스상에서 일시 저장할 수 있어 디지털 신호 처리기의 동작성능, 다중동작(Multi Operation) 및 버스 사용을 극대화하게 된다.
예를 들면, 도 1에 도시된바와 같이, 전역버스(160)를 크게 제 1 내지 제 3 전역버스(160a, 160b, 160c)를 3개 부분으로 구분하는 경우 레지스터(120) 내의 정보를 메모리(110)로 이동할 때, 전역버스(160)의 제 1 전역버스(160a)만 사용하면 된다. 그리고 상기 메모리(110)에 데이터 로드(load) 및 연산 수행된 결과를 외부로 전송하는 동시명령의 수행시에도 간단하게 수행할 수 있다. 그리고 이러한 동작의 제어는 제어부(150)로부터 제공되는 복수의 제어신호(SL1∼SLn, SM1∼SMn)에 의해 제어된다.
그리고 다중동작시에는 2개 이상의 전역버스가 필요하지만, 본 발명에 의하면 현재의 버스구조로서 충분히 조정이 가능하며, 단일동작(One Operation)시에는 전역버스 중에서 해당되지 않는 버스구간은 사용하지 않도록 되므로 불필요한 데이터 전송을 방지하여 전력소모를 방지할 수 있게 된다.
이상과 같은 본 발명에 의하면, 디지털 신호 처리기내의 각 블록간의 데이터 전송, 외부와의 데이터 입출력 및 주 연산 동작시에 실제 동작이 이루어지는 블록들간에 연계되는 버스만을 사용하게 되므로 데이터의 불필요한 이동을 방지하고, 전역버스를 이용한 데이터 전송 동작시 관련된 블록들 사이에서만 데이터 전달이 수행되어 효율적으로 버스를 사용할 수 있게 된다. 그러므로 종래와 같은 미사용 버스에서 발생되는 불필요한 전력의 소모를 방지하게 된다. 그리고 버스 사용의 효율을 극대화시킴으로서 다중 버스 구조에 따른 칩 사이즈의 증가를 줄일 수가 있다. 또한 실시간 데이터 처리시에 각 버스상에서 데이터를 홀딩 함으로 각 블록간의 인터페이스를 구성하기 위해 필요한 레지스터 로직을 줄일 수 있을 뿐만 아니라, 실시간 동작(Real Time Operation)이 가능하다.
도 1은 일반적인 디지털 신호 처리기의 구성과 전역버스 및 지역버스의 구성을 개략적으로 보여주는 도면; 그리고
도 2는 본 발명의 실시예에 따른 디지털 신호 처리기의 데이터 전송회로의 상세 회로도이다.
*도면의 주요 부분에 대한 부호의 설명*
110 : 메모리 120 : 레지스터
130 : 승산기 140 : 논리연산부
150 : 제어부 160 : 전역버스
172∼178 : 지역버스 230 : 지역버스 스위치
240 : 전역버스 스위치 250 : 버스데이터홀더

Claims (4)

  1. 메모리와, 레지스터와, 승산기와, 산술논리연산부와, 내부의 전반적인 제어를 수행하는 제어부를 포함하여, 디지털 신호의 처리를 수행하며, 디지털 신호의 처리시에 데이터 전송이 이루어지는 전역버스와 상기 전역버스와 상기 회로블록들간에 연결되는 지역버스를 구비하고 있는 디지털 신호 처리기에 있어서:
    상기 지역버스 상에 구성되어 상기 전역버스로 데이터가 입력/출력되는 것을 스위칭하는 하나 이상의 지역버스 스위칭수단과;
    상기 전역버스상에 구성되어 상기 전역버스를 특정 구역으로 분리/연결하는 하나 이상의 전역버스 스위칭수단 및;
    상기 전역버스상에 구성되어 상기 전역버스에 로드되는 데이터를 홀딩하는 하나 이상의 버스데이터홀딩수단을 포함하여,
    상기 지역버스 스위칭수단과 상기 전역버스 스위칭수단의 스위칭 제어는 상기 제어부에 의해 제어가 수행되며, 상기 회로블록들간에 데이터 전송시 상기 지역버스 스위칭수단과 상기 전역버스 스위칭수단의 스위칭에 의해 상기 데이터 전송이 발생된 회로블록들에 연결된 지역버스들과 이에 연결되는 전역버스를 통하여 데이터 전송이 이루어지며, 이때 상기 버스데이터홀딩수단에 의해 해당 데이터가 홀딩되어 는 것을 특징으로 하는 디지털 신호 처리기.
  2. 제 1 항에 있어서,
    상기 전역버스 스위칭수단과 상기 지역버스 스위칭수단은 복수개의 트랜지스터로 구성되는 것을 특징으로 하는 디지털 신호 처리기.
  3. 제 1 항에 있어서,
    상기 전역버스 스위칭수단과 상기 지역버스 스위칭수단은 복수개의 삼상버퍼로 구성되는 것을 특징으로 하는 디지털 신호 처리기.
  4. 제 1 항에 있어서,
    상기 버스데이터홀딩수단은 양방향버퍼로 구성되는 것을 특징으로 하는 디지털 신호 처리기.
KR1019970048292A 1997-09-23 1997-09-23 디지털 신호 처리기의 데이터 전송 회로 KR100528443B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048292A KR100528443B1 (ko) 1997-09-23 1997-09-23 디지털 신호 처리기의 데이터 전송 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048292A KR100528443B1 (ko) 1997-09-23 1997-09-23 디지털 신호 처리기의 데이터 전송 회로

Publications (2)

Publication Number Publication Date
KR19990026238A KR19990026238A (ko) 1999-04-15
KR100528443B1 true KR100528443B1 (ko) 2006-01-27

Family

ID=37178420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048292A KR100528443B1 (ko) 1997-09-23 1997-09-23 디지털 신호 처리기의 데이터 전송 회로

Country Status (1)

Country Link
KR (1) KR100528443B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100903792B1 (ko) * 2002-11-28 2009-06-19 삼성전자주식회사 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668055A (ja) * 1991-07-02 1994-03-11 Toshiba Corp ディジタル信号処理装置
KR950012306A (ko) * 1993-10-08 1995-05-16 김주용 차량 자동 항법 장치의 최단 거리 표시 방법
US5577215A (en) * 1993-03-25 1996-11-19 Samsung Electronics Co., Ltd. Data transmission circuit for digital signal processor chip and method therefor
KR0159437B1 (ko) * 1995-12-26 1998-12-15 김광호 데이타 전송 인터페이스 회로
KR100362061B1 (ko) * 1996-04-25 2003-03-03 삼성탈레스 주식회사 로칼 버스 제어 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668055A (ja) * 1991-07-02 1994-03-11 Toshiba Corp ディジタル信号処理装置
US5577215A (en) * 1993-03-25 1996-11-19 Samsung Electronics Co., Ltd. Data transmission circuit for digital signal processor chip and method therefor
KR950012306A (ko) * 1993-10-08 1995-05-16 김주용 차량 자동 항법 장치의 최단 거리 표시 방법
KR0159437B1 (ko) * 1995-12-26 1998-12-15 김광호 데이타 전송 인터페이스 회로
KR100362061B1 (ko) * 1996-04-25 2003-03-03 삼성탈레스 주식회사 로칼 버스 제어 장치

Also Published As

Publication number Publication date
KR19990026238A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US6292888B1 (en) Register transfer unit for electronic processor
JPS61110256A (ja) 複数の演算部を有するプロセツサ
US20080024163A1 (en) Programmable logic device
JPH11212786A (ja) レジスタベースデータ処理のためのデータパスおよび方法
KR950012306B1 (ko) 디지탈 정보전달 버스구조 및 디지탈 정보전달방법
KR100528443B1 (ko) 디지털 신호 처리기의 데이터 전송 회로
JP2005150201A (ja) 半導体集積回路装置
US6175912B1 (en) Accumulator read port arbitration logic
US20050289328A1 (en) Reconfigurable processor and semiconductor device
US20090019268A1 (en) Processor
JPH11306073A (ja) 情報処理装置
JP3119618B2 (ja) データ処理装置
EP0976055B1 (en) Data-path architecture for speed
JPH11306074A (ja) 情報処理装置
WO2013136857A1 (ja) データ処理システム、半導体集積回路およびその制御方法
KR100244885B1 (ko) 다중인터럽트통신회로
JP2003140888A (ja) マイクロプロセッサおよびコプロセッサ並びにそれらを備えた演算処理システム
KR950010449B1 (ko) 밀결합 다중 프로세서 시스템의 입출력 처리시스템
JP2003067323A (ja) プロセッサシステム
JPH07234858A (ja) 通信機能付きプロセッサ
KR19980026275A (ko) 저소비전력형cpu
JPH02297222A (ja) 中央処理装置
JP2005063183A (ja) 半導体集積回路、半導体集積回路ブロック、データ転送システム
JPS61259358A (ja) Ｄｍａ回路
KR19980074437A (ko) 리스크/디에스피 원칩 프로세서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee