JPH07234858A

JPH07234858A - 通信機能付きプロセッサ

Info

Publication number: JPH07234858A
Application number: JP6026655A
Authority: JP
Inventors: Toshiyuki Okamura; 俊幸岡村; Daisaku Yamane; 大作山根
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 1994-02-24
Filing date: 1994-02-24
Publication date: 1995-09-05

Abstract

(57)【要約】【目的】プロセッサにおいて外部回路と効率的に通信
を行うことができるようにする。【構成】プロセッサ１１内には動作モード切替回路１
７が備えられており、動作モード切替回路はＨａｌｔ信
号に応じてプロセッサ１１を通信モードとしてプロセッ
サ１１内のメモリ部１５等の内部回路を通信バス２０に
よって外部回路１９と接続する。さらに、動作モード切
替回路は資源選択信号に応じて内部回路内の特定の資源
を通信バスと接続する。これによって、特定の資源と外
部回路との直接通信を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセッサに関し、特
に、通信機能を有する汎用機器用のプロセッサに関す
る。

【０００２】

【従来の技術】一般にプロセッサには制御部、演算部、
レジスタ部、及びメモリ部が備えられており、演算部、
レジスタ部、及びメモリ部は制御部の制御下で動作す
る。このようなプロセッサが外部回路と通信を行う際に
は、シリアル入出力ポートを介して通信を行っている。
例えば、メモリ部内のデータを外部回路に送る際には、
制御部では外部回路から与えられる指令に応じてメモリ
部からデータを読み出してシリアル入出力ポートを介し
てデータを外部回路を送っている。

【０００３】上述のようにプロセッサが外部回路と通信
を行う際には、外部回路からプロセッサに対して所謂ホ
ールト信号（Ｈａｌｔ信号）が与えられ、これによっ
て、プロセッサは通常動作モードを停止する。その後、
プロセッサは外部回路とシリアル入出力ポートを介して
通信を行うことになる。

【０００４】

【発明が解決しようとする課題】上述のように、従来の
プロセッサでは外部回路によって直接的にメモリ部及び
資源（レジスタ部、演算部、及び制御部）等と通信を行
うことができず、制御部の制御下でシリアル入出力ポー
トを介して低速通信が行えるだけであって、外部回路に
対して直接メモリ部及び資源の内容を開放できず、その
結果、効率的に外部回路と通信できないという問題点が
ある。

【０００５】本発明の目的は外部回路と効率的に通信を
行うことのできる通信機能付きプロセッサを提供するこ
とにある。

【０００６】

【課題を解決するための手段】本発明によれば、複数の
内部回路を有し該内部回路が内部バスで接続されたプロ
セッサにおいて、前記内部回路と外部回路との通信を行
う通信バスと、予め定められた第１の指令に応じて前記
内部バス及び前記通信バスのいずれか一方を選択的に使
用状態とするバス選択手段とを有することを特徴とする
通信機能付きプロセッサが得られる。さらに、本発明で
は、通信バスが使用状態とされた際、予め定められた第
２の指令に応じて前記複数の内部回路のうちいずれかを
選択内部回路として選択して前記通信バスと接続する内
部回路選択手段を有している。

【０００７】

【作用】本発明では、通信バスによって直接的にプロセ
ッサうちの内部回路が外部と通信するようにしたから、
プロセッサは外部回路と効率的に通信を行うことのでき
る。

【０００８】

【実施例】以下本発明について実施例によって説明す
る。

【０００９】図１を参照して、図示のプロセッサ１１は
制御部１２、演算部１３、レジスタ部１４、及びメモリ
部１５を備えている。そして、これら制御部１２、演算
部１３、レジスタ部１４、及びメモリ部１５は内部バス
１６によって互いに接続されており、演算部１３、レジ
スタ部１４、及びメモリ部１５は制御部１２の制御下で
動作する。例えば、メモリ部１５は複数のメモリブロッ
クに分かれており、プログラムを格納するプログラムメ
モリとデータを格納するデータメモリが備えられてい
る。同様に、レジスタ部１４も複数のレジスタを有して
いる。演算部１３は算術論理演算装置（ＡＬＵ）、加減
算器、乗算器等を備えている。制御部１２は命令のフェ
ッチ及びデコード等を行い、さらにプログラムカウンタ
（図示せず）を有している。

【００１０】プロセッサ１１はさらに動作モード切替回
路１７を備えており、この動作モード切替回路１７は動
作モード信号線１８によって制御部１２、演算部１３、
レジスタ部１４、及びメモリ部１５に接続されている。
動作モード切替回路１７にはホールト（Ｈａｌｔ）信号
端１７ａ、ライト（Ｗｒｉｔｅ）信号（ＷＲ信号）端１
７ｂ、リード（Ｒｅａｄ）信号（ＲＤ信号）端１７ｃ、
及び資源選択信号端１７ｄを有しており、これらＨａｌ
ｔ信号端１７ａ、ＷＲ信号端１７ｂ、ＲＤ信号端１７
ｃ、及び資源選択信号端１７ｄによってそれぞれ外部回
路１９から与えられるＨａｌｔ信号、ＷＲ信号、ＲＤ信
号、及び資源選択信号を受信する。

【００１１】プロセッサ１１内には通信バス２０が配設
されるとともにメモリアドレス端２１が備えられてお
り、この通信バス２０は制御部１２、演算部１３、レジ
スタ部１４、及びメモリ部１５に接続されている。ま
た、メモリアドレス端２１はメモリ部１５に接続され
る。そして、これら通信バス２０及びメモリアドレス端
子によってプロセッサ１１は外部回路１９に接続される
ことになる。

【００１２】外部回路１９ではプロセッサ１１と通信を
行う際、まずＨａｌｔ信号をロウ（Ｌｏｗ）レベルに固
定する。これによって、動作モード切替回路１７ではプ
ロセッサ１１の動作モードを切り替えるべく動作モード
信号線１８に動作モード切替信号を送出する。これによ
って、プロセッサ１１、つまり、制御部１２、演算部１
３、及びレジスタ部１４、及びメモリ部１５は通常動作
モードから通信モードへと移行する。つまり、Ｈａｌｔ
信号がロウレベルとなると、プロセッサ１１はその動作
を停止する。例えば、制御部１２内のプログラムカウン
タを停止させ、これによって、プロセッサ１１はその時
点で実行していたプログラムの実行を停止する。そし
て、プロセッサ１１はその内部回路の状態を現在実行中
の命令が完了した状態に保持する。

【００１３】一般にプロセッサでは、多数の内部資源を
有しており、このため、内部資源を特定するためには８
ビット必要となる。従って、動作モード切替回路１７で
は外部回路１９から８ビット資源選択信号（以下単に資
源選択信号と呼ぶ）を受ける。動作モード切り替え回路
１７は、この資源選択信号に応答して内部資源の１つを
選択資源として選択する。つまり、動作モード切替回路
１７は選択資源に対して選択信号を与える。

【００１４】選択資源にデータを書込む際には、外部回
路１９ではＷＲ信号をロウレベルとして動作モード切替
回路１７に与える。これによって、動作モード切替回路
１７は選択資源に対してＷＲ信号を送出して、外部回路
１９から通信バス２０を介して選択資源に与えられたデ
ータが書き込まれることになる。一方、選択資源からデ
ータを読出す際には、外部回路１９ではＲＤ信号をロウ
レベルとして動作モード切替回路１７に与える。これに
よって、動作モード切替回路１７では選択資源に対して
ＲＤ信号を送出し、選択資源からデータが読み出されて
通信バス２０を介して外部回路１９に読出データが送ら
れる。

【００１５】なお、資源選択信号によってメモリ部１５
が選択された際には、外部回路１９はメモリアドレス端
２１を介してメモリ部１５のアドレスを直接指定するこ
とができる。

【００１６】上述のように、動作モード切替回路１７で
はＨａｌｔ信号、ＷＲ信号、ＲＤ信号、及び資源選択信
号に基づいて制御部１２、演算部１３、レジスタ部１
４、及びメモリ部１５各部の資源に対して通信バス２０
ヘのデータの入出力を制御することになる。

【００１７】ここで、図２及び図３も参照して、外部回
路１９がメモリ部１５と直接データの送受を行う例につ
いて説明する。

【００１８】図示の例では、メモリ部１５は、第１乃至
第Ｎ（Ｎは２以上の整数）のメモリ１５１乃至１５Ｎを
備えるとともに入力選択回路１５ａ、出力選択回路１５
ｂ、及び出力制御回路１５ｃを備えている。

【００１９】入力選択回路１５ａは通信バス２０及び内
部バス１６に接続されるとともに第１乃至第Ｎのメモリ
１５１乃至１５Ｎに接続されている。そして、入力選択
回路１５ａには動作モード切替回路１７から動作モード
信号線１８を介して動作モード切替信号が供給される。
出力選択回路１５ｂは第１乃至第Ｎのメモリ１２１乃至
１２Ｎに接続されるとともに出力制御回路１５ｃに接続
されている。この出力選択回路１５ｂには動作モード切
替回路１７から動作モード信号線１８を介して資源選択
信号がが与えられる。さらに、出力制御回路１５ｃは通
信バス２０及び内部バス１６に接続され、動作モード切
替回路１７から動作モード信号線１８を介して動作モー
ド切替信号が供給される。

【００２０】いま、図３に示すようにＨａｌｔ信号がロ
ウレベルであると、前述のように動作モード切替回路１
７は動作モード切替信号を送出する。これによって、プ
ロセッサ１１は通常動作モードから通信モードに切り替
わることになる。上記の動作モード切替信号は入力選択
回路１５ａ及び出力制御回路１５ｃに与えられ、これに
よって、入力選択回路１５ａでは内部バス１６を切り離
して通信バス２０を選択する。同様にして、出力制御回
路１５ｃでは内部バス１６を切り離して通信バス２０と
出力選択回路１５ｂとを接続する。

【００２１】Ｈａｌｔ信号がロウレベルに保持された状
態で動作モード切替回路１７に第１のメモリ１５１を選
択する旨の資源選択信号が与えられると、動作モード切
替回路１７は第１のメモリ１５１を選択する旨を示す第
１のメモリ選択信号を送出する。そして、この第１のメ
モリ選択信号は入力選択回路１５ａ及び出力選択回路１
５ｂに与えられる。入力選択回路１５ａでは第１のメモ
リ選択信号に応答して第１のメモリ１５１のみを通信バ
ス２０と接続する。また、出力選択回路１５ｂでは第１
のメモリ選択信号に応答して第１のメモリ１５１と出力
制御回路１５ｂとを接続する。

【００２２】この状態において、外部回路１９から、例
えば、図３に示すように、ＲＤ信号が送出されたとす
る。さらに、外部回路１９では通信バス２０上にデータ
を送出するとともにメモリアドレス端２１にメモリアド
レスを与える。図２に示すように、メモリアドレスは全
てのメモリ１５１乃至１５Ｎに与えられており、一方、
図示はしないが、ＲＤ信号も全てのメモリ１５１乃至１
５Ｎに与えられている。

【００２３】前述のように、入力選択回路１５ａによっ
て通信バス２０と第１のメモリ１５１とが接続された状
態であるから、ＲＤ信号によって第１のメモリ１５１は
書込み状態となって、通信バス２０上に送出されたデー
タは、第１のメモリ１５１にメモリアドレスで指定され
る番地で書き込みデータとして書き込まれることにな
る。

【００２４】続いて、Ｈａｌｔ信号がロウレベルに保持
された状態で動作モード切替回路１７に第２のメモリ１
５１を選択する旨の資源選択信号が与えられると、動作
モード切替回路１７は第２のメモリ１５２を選択する旨
を示す第２のメモリ選択信号を送出する。そして、この
第２のメモリ選択信号は入力選択回路１５ａ及び出力選
択回路１５ｂに与えられる。入力選択回路１５ａでは第
２のメモリ選択信号に応答して第２のメモリ１５２のみ
を通信バス２０と接続する。また、出力選択回路１５ｂ
では第２のメモリ選択信号に応答して第２のメモリ１５
２と出力制御回路１５ｂとを接続する。

【００２５】この状態において、外部回路１９から、例
えば、図３に示すように、ＷＲ信号が送出されたとす
る。さらに、外部回路１９ではメモリアドレス端２１に
メモリアドレスを与える。なお、図示はしないが、ＷＲ
信号は全てのメモリ１５１乃至１５Ｎに与えられてい
る。

【００２６】前述のように、入力選択回路１５ａによっ
て通信バス２０と第２のメモリ１５２とが接続された状
態であるから、ＷＲによって第２のメモリ１５２は読出
状態となって、第２のメモリ１５２からはメモリアドレ
スで指定された番地からデータが読出データとして読み
出されることになる。

【００２７】この読出データは出力制御回路１５ｃによ
って通信バス２０上に送出され、外部回路１９に与えら
れる。

【００２８】第２のメモリ１５２からのデータ読出が終
了した時点で、Ｈａｌｔ信号がハイ（Ｈｉｇｈ）レベル
にされると、動作モード切替回路１７は動作モード切替
信号の送出を停止する。これによって、プロセッサ１１
は通信モードから通常動作モードにに切り替わる。動作
モード信号の送出停止によって、メモリ部１５では、入
力選択回路１５ａでは通信バス２０を切り離して内部バ
ス１６を選択する。同様にして、出力制御回路１５ｃで
は通信バス２０を切り離して内部バス１６と出力選択回
路１５ｂとを接続する。なお、この状態においては資源
選択信号（第１乃至第Ｎのメモリ選択信号）は送出され
ていない状態であるから、入力選択回路１５ａ及び出力
選択回路１５ｂはすべてのメモリ１５１乃至１５Ｎをそ
れぞれ内部バス１６及び出力制御回路１５ｃに接続する
状態となっている。そして、通常動作モードにおいて
は、従来から知られているように、制御部１２からの指
令に応じて入力選択回路１５ａ及び１５ｂはそれぞれメ
モリ１５１乃至１５Ｎを選択的に内部バス１６及び出力
制御回路１５ｃに接続することになる。

【００２９】図２では、メモリ部１５を例にあげて本発
明の動作について説明したが、制御部１２、演算部１
３、及びレジスタ部１４においても上述の動作と同様の
動作によって通信バス２０によって外部回路１９と通信
を行う。なお、メモリアドレスはメモリ部１５にのみ与
えられることはいうまでもない。

【００３０】

【発明の効果】以上説明したように本発明では、外部回
路は通信バスを介してプロセッサの各資源と直接通信を
行うことができ、つまり、直接的に外部に対してその資
源を開放することができ、外部回路と効率的に通信を行
うことのできるという効果がある。

【図面の簡単な説明】

【図１】本発明による通信機能付きプロセッサの一実施
例を示し、通信機能付きプロセッサ構成が外部回路と接
続された状態で示すブロック図である。

【図２】図１に示す通信機能付きプロセッサにおいてメ
モリ部の構成を示すブロック図である。

【図３】図１に示す通信機能付きプロセッサにおいて外
部回路がメモリ部と直接通信を行う際の動作を説明する
ためのタイムチャートである。

【符号の説明】

１１通信機能付きプロセッサ１２制御部１３演算部１４レジスタ部１５メモリ部１６内部バス１７動作モード切替回路１８動作モード信号線１９外部回路２０通信バス２１メモリアドレス端

Claims

【特許請求の範囲】

【請求項１】複数の内部回路を有し該内部回路が内部
バスで接続されたプロセッサにおいて、前記内部回路と
外部回路との通信を行う通信バスと、予め定められた第
１の指令に応じて前記内部バス及び前記通信バスのいず
れか一方を選択的に使用状態とするバス選択手段とを有
することを特徴とする通信機能付きプロセッサ。
【請求項２】請求項１に記載された通信機能付きプロ
セッサにおいて、前記通信バスが使用状態とされた際、
予め定められた第２の指令に応じて前記複数の内部回路
のうちいずれかを選択内部回路として選択して前記通信
バスと接続する内部回路選択手段を有することを特徴と
する通信機能付きプロセッサ。
【請求項３】請求項２に記載された通信機能付きプロ
セッサにおいて、前記第１及び前記第２の指令は前記外
部回路から与えられるようにしたことを特徴とする通信
機能付きプロセッサ。
【請求項４】請求項２又は３に記載された通信機能付
きプロセッサにおいて、前記内部回路はそれぞれ複数の
資源を備えており、前記第２の指令には該資源を特定す
る特定情報が付加されており、前記内部回路選択手段は
前記第２の指令に応じて前記選択内部回路を選択すると
ともに前記選択内部回路のいずれかの資源を特定資源と
して特定して該特定資源を前記通信バスに接続するよう
にしたことを特徴とする通信機能付きプロセッサ。