JPH05324864A - マイクロコントロールユニット - Google Patents
マイクロコントロールユニットInfo
- Publication number
- JPH05324864A JPH05324864A JP4129216A JP12921692A JPH05324864A JP H05324864 A JPH05324864 A JP H05324864A JP 4129216 A JP4129216 A JP 4129216A JP 12921692 A JP12921692 A JP 12921692A JP H05324864 A JPH05324864 A JP H05324864A
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- user system
- evaluation chip
- connection terminal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 エミュレータからエバチップの内部リソース
またはユーザシステム上のメモリをアクセスする場合の
アクセス手順を簡略にすることができ、したがって、ア
クセスに要する時間を短縮することができ、しかも、上
記のアクセスのスピードをエバチップの動作周波数と無
関係に速めることを可能となすエバチップを提供するこ
とを目的とする。 【構成】 エミュレータ接続端子とユーザシステムメモ
リ部接続端子とを有するマイクロコントロールユニット
（エバチップ）において、このマイクロコントロールユ
ニットは、内部リソースと、ＣＰＵ部と、エミュレータ
からの制御信号にもとづいて前記の内部リソース及び前
記のユーザシステムメモリ部接続端子を前記のＣＰＵ部
または前記のエミュレータ接続端子に接続換えするバス
切り換え手段とを有する。
またはユーザシステム上のメモリをアクセスする場合の
アクセス手順を簡略にすることができ、したがって、ア
クセスに要する時間を短縮することができ、しかも、上
記のアクセスのスピードをエバチップの動作周波数と無
関係に速めることを可能となすエバチップを提供するこ
とを目的とする。 【構成】 エミュレータ接続端子とユーザシステムメモ
リ部接続端子とを有するマイクロコントロールユニット
（エバチップ）において、このマイクロコントロールユ
ニットは、内部リソースと、ＣＰＵ部と、エミュレータ
からの制御信号にもとづいて前記の内部リソース及び前
記のユーザシステムメモリ部接続端子を前記のＣＰＵ部
または前記のエミュレータ接続端子に接続換えするバス
切り換え手段とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、エミュレータ接続端子
とユーザシステムメモリ部接続端子とを有するマイクロ
コントロールユニット（以下、エバチップと云う。）の
改良に関する。特に、エミュレータからエバチップの内
部リソースまたはユーザシステム上のメモリをアクセス
する場合のアクセス手順を簡略にすることができ、した
がって、アクセスに要する時間を短縮することができ、
しかも、上記アクセスのスピードをエバチップの動作周
波数と無関係に速めることを可能となすエバチップを提
供することを目的とする改良に関する。
とユーザシステムメモリ部接続端子とを有するマイクロ
コントロールユニット（以下、エバチップと云う。）の
改良に関する。特に、エミュレータからエバチップの内
部リソースまたはユーザシステム上のメモリをアクセス
する場合のアクセス手順を簡略にすることができ、した
がって、アクセスに要する時間を短縮することができ、
しかも、上記アクセスのスピードをエバチップの動作周
波数と無関係に速めることを可能となすエバチップを提
供することを目的とする改良に関する。
【０００２】
【従来の技術】図３は従来技術に係るエバチップの構成
とエバチップに接続されるエミュレータ及びユーザシス
テムメモリ部とを示す説明図である。
とエバチップに接続されるエミュレータ及びユーザシス
テムメモリ部とを示す説明図である。
【０００３】図３参照 図において、１はエバチップのデータを記憶する内部リ
ソースであり、２はエバチップのＣＰＵ部であり、４は
データバスであり、５はエミュレータ８からエバチップ
のＣＰＵ部２にその動作停止を命令する信号を伝送する
制御信号伝送路である。６はエバチップのエミュレータ
接続端子であり、７はエバチップのユーザシステムメモ
リ部接続端子である。８はエミュレータであり、９はユ
ーザシステムメモリ部である。
ソースであり、２はエバチップのＣＰＵ部であり、４は
データバスであり、５はエミュレータ８からエバチップ
のＣＰＵ部２にその動作停止を命令する信号を伝送する
制御信号伝送路である。６はエバチップのエミュレータ
接続端子であり、７はエバチップのユーザシステムメモ
リ部接続端子である。８はエミュレータであり、９はユ
ーザシステムメモリ部である。
【０００４】つぎに、エミュレータ８からエバチップの
内部リソース１またはユーザシステムメモリ部９をアク
セスする場合の動作をフローチャートにもとづいて説明
する。図４はそのフローチャートである。
内部リソース１またはユーザシステムメモリ部９をアク
セスする場合の動作をフローチャートにもとづいて説明
する。図４はそのフローチャートである。
【０００５】図４参照 まず、エバチップのプログラム実行動作を停止させる命
令（以下、ツールホールド命令と云う。）がエミュレー
タ８からエバチップのＣＰＵ部２に伝送される（ａ）。
令（以下、ツールホールド命令と云う。）がエミュレー
タ８からエバチップのＣＰＵ部２に伝送される（ａ）。
【０００６】このツールホールド命令にもとづきＣＰＵ
部２がプログラム実行動作を停止する（ｂ）。エバチッ
プのレジスタ内容と任意のメモリ空間のデータが一時、
エミュレータに内蔵したメモリ（以下、ワークＲＡＭと
云う。）に退避させられる（ｃ）。
部２がプログラム実行動作を停止する（ｂ）。エバチッ
プのレジスタ内容と任意のメモリ空間のデータが一時、
エミュレータに内蔵したメモリ（以下、ワークＲＡＭと
云う。）に退避させられる（ｃ）。
【０００７】データを退避させて空になったメモリ空間
にアクセス用のプログラムが書き込まれる（ｄ）。書き
込まれたアクセス用プログラムにもとづいてエバチップ
が動作し、エミュレータがアクセスを行う（ｅ）。
にアクセス用のプログラムが書き込まれる（ｄ）。書き
込まれたアクセス用プログラムにもとづいてエバチップ
が動作し、エミュレータがアクセスを行う（ｅ）。
【０００８】アクセスが終了したか判断し、アクセスが
終了していなければ、エバチップの実行動作が継続され
る（ｆ）。アクセスが終了したら、上記のワークＲＡＭ
に一時退避させたエバチップのレジスタ内容と退避した
データが元のメモリ空間に戻され、アクセス前の状態に
復帰する（ｇ）。
終了していなければ、エバチップの実行動作が継続され
る（ｆ）。アクセスが終了したら、上記のワークＲＡＭ
に一時退避させたエバチップのレジスタ内容と退避した
データが元のメモリ空間に戻され、アクセス前の状態に
復帰する（ｇ）。
【０００９】
【発明が解決しようとする課題】上記のように、従来技
術に係るエバチップにおいては、エミュレータからエバ
チップの内部リソースまたはユーザシステムメモリ部を
アクセスする場合に、エバチップのレジスタ等の内容の
退避やアクセス用プログラムの書き込み等を実行しなけ
ればならず、アクセスの手順が繁雑であり、１回のアク
セスに要する時間が長大化すると云う欠点と、エバチッ
プのＣＰＵ部を介してアクセスを行うためにアクセスス
ピードがエバチップのＣＰＵ部の動作周波数に依存し、
仮令、高速のエミュレータを使用してもアクセススピー
ドをエバチップのＣＰＵ部の動作周波数によって定まる
スピードより速くすることができないと云う欠点とが存
在する。
術に係るエバチップにおいては、エミュレータからエバ
チップの内部リソースまたはユーザシステムメモリ部を
アクセスする場合に、エバチップのレジスタ等の内容の
退避やアクセス用プログラムの書き込み等を実行しなけ
ればならず、アクセスの手順が繁雑であり、１回のアク
セスに要する時間が長大化すると云う欠点と、エバチッ
プのＣＰＵ部を介してアクセスを行うためにアクセスス
ピードがエバチップのＣＰＵ部の動作周波数に依存し、
仮令、高速のエミュレータを使用してもアクセススピー
ドをエバチップのＣＰＵ部の動作周波数によって定まる
スピードより速くすることができないと云う欠点とが存
在する。
【００１０】本発明の目的は、これらの欠点を解消する
ことにあり、エミュレータからエバチップの内部リソー
スまたはユーザシステム上のメモリをアクセスする場合
の手順を簡略にすることができ、したがって、アクセス
に要する時間を短縮することができ、しかも、上記のア
クセスのスピードをエバチップの動作周波数と無関係に
速めることを可能となすエバチップを提供することにあ
る。
ことにあり、エミュレータからエバチップの内部リソー
スまたはユーザシステム上のメモリをアクセスする場合
の手順を簡略にすることができ、したがって、アクセス
に要する時間を短縮することができ、しかも、上記のア
クセスのスピードをエバチップの動作周波数と無関係に
速めることを可能となすエバチップを提供することにあ
る。
【００１１】
【課題を解決するための手段】上記の目的は、下記のい
ずれの手段をもっても達成される。第１の手段は、エミ
ュレータ接続端子（６）とユーザシステムメモリ部接続
端子（７）とを有するマイクロコントロールユニットに
おいて、このマイクロコントロールユニットは、内部リ
ソース（１）と、ＣＰＵ部（２）と、エミュレータから
の制御信号にもとづいて前記の内部リソース（１）及び
前記のユーザシステムメモリ部接続端子（７）を前記の
ＣＰＵ部（２）または前記のエミュレータ接続端子
（６）に接続換えするバス切り換え手段（３）とを有す
るマイクロコントロールユニットである。
ずれの手段をもっても達成される。第１の手段は、エミ
ュレータ接続端子（６）とユーザシステムメモリ部接続
端子（７）とを有するマイクロコントロールユニットに
おいて、このマイクロコントロールユニットは、内部リ
ソース（１）と、ＣＰＵ部（２）と、エミュレータから
の制御信号にもとづいて前記の内部リソース（１）及び
前記のユーザシステムメモリ部接続端子（７）を前記の
ＣＰＵ部（２）または前記のエミュレータ接続端子
（６）に接続換えするバス切り換え手段（３）とを有す
るマイクロコントロールユニットである。
【００１２】第２の手段は、エミュレータ（８）にデー
タバス（４）と制御信号伝送路（５）とで接続され、ユ
ーザシステムメモリ部（９）にデータバス（４）で接続
されているマイクロコントロールユニットにおいて、こ
のマイクロコントロールユニットは、内部リソース
（１）と、ＣＰＵ部（２）と、前記のエミュレータ
（８）からの制御信号にもとづいて前記の内部リソース
（１）及び前記のユーザシステムメモリ部（９）を前記
のＣＰＵ部（２）または前記のエミュレータ（８）に接
続換えするバス切り換え手段（３）とを有するマイクロ
コントロールユニットである。
タバス（４）と制御信号伝送路（５）とで接続され、ユ
ーザシステムメモリ部（９）にデータバス（４）で接続
されているマイクロコントロールユニットにおいて、こ
のマイクロコントロールユニットは、内部リソース
（１）と、ＣＰＵ部（２）と、前記のエミュレータ
（８）からの制御信号にもとづいて前記の内部リソース
（１）及び前記のユーザシステムメモリ部（９）を前記
のＣＰＵ部（２）または前記のエミュレータ（８）に接
続換えするバス切り換え手段（３）とを有するマイクロ
コントロールユニットである。
【００１３】
【作用】本発明に係るエバチップにおいては、エミュレ
ータからエバチップの内部リソースまたはユーザシステ
ムメモリ部をアクセスする場合に、エミュレータからエ
バチップのＣＰＵ部へのツールホールド命令にもとづい
て、エバチップの内部リソース及びユーザシステムメモ
リ部が接続されているバスがバス切り換え手段によって
エバチップのＣＰＵ部からエミュレータに接続換えされ
るので、エミュレータがエバチップのＣＰＵ部を介さず
直接、内部リソースまたはユーザシステムメモリ部をア
クセスすることが可能である。したがって、エバチップ
のＣＰＵ部は上記のツールホールド命令を受けて単に動
作を停止するのみで、レジスタ等の内容の退避やアクセ
ス用プログラムの書き込み等は不要となる。よって、本
発明に係るエバチップにおいては、エミュレータからア
クセスする場合のアクセス手順が簡略となりアクセスに
要する時間を短縮することができる。
ータからエバチップの内部リソースまたはユーザシステ
ムメモリ部をアクセスする場合に、エミュレータからエ
バチップのＣＰＵ部へのツールホールド命令にもとづい
て、エバチップの内部リソース及びユーザシステムメモ
リ部が接続されているバスがバス切り換え手段によって
エバチップのＣＰＵ部からエミュレータに接続換えされ
るので、エミュレータがエバチップのＣＰＵ部を介さず
直接、内部リソースまたはユーザシステムメモリ部をア
クセスすることが可能である。したがって、エバチップ
のＣＰＵ部は上記のツールホールド命令を受けて単に動
作を停止するのみで、レジスタ等の内容の退避やアクセ
ス用プログラムの書き込み等は不要となる。よって、本
発明に係るエバチップにおいては、エミュレータからア
クセスする場合のアクセス手順が簡略となりアクセスに
要する時間を短縮することができる。
【００１４】また、エミュレータが直接、内部リソース
またはユーザシステムメモリ部をアクセスするのでアク
セススピードはエバチップのＣＰＵの動作周波数と無関
係となり高速のエミュレータを使用すればアクセススピ
ードを速めることが可能となる。
またはユーザシステムメモリ部をアクセスするのでアク
セススピードはエバチップのＣＰＵの動作周波数と無関
係となり高速のエミュレータを使用すればアクセススピ
ードを速めることが可能となる。
【００１５】
【実施例】以下、図面を参照して、本発明の１実施例に
係るエバチップについて説明する。
係るエバチップについて説明する。
【００１６】図１は、本実施例に係るエバチップの構成
とエバチップに接続されるエミュレータ及びユーザシス
テムメモリ部とを示す説明図である。 図１参照 図において、１はエバチップのデータを記憶する内部リ
ソースであり、２はエバチップのＣＰＵ部である。３
は、本発明の要旨に係るバス切り換え手段であり、エミ
ュレータ８からエバチップのＣＰＵ部２への制御信号に
もとづいて上記の内部リソース１及びユーザシステムメ
モリ部接続端子７を上記のＣＰＵ部２またはエミュレー
タ接続端子６に接続換えする機能を有する。４はデータ
バスであり、５はエミュレータ８からＣＰＵ部２への制
御信号を伝送する制御信号伝送路である。９はユーザシ
ステムメモリ部である。
とエバチップに接続されるエミュレータ及びユーザシス
テムメモリ部とを示す説明図である。 図１参照 図において、１はエバチップのデータを記憶する内部リ
ソースであり、２はエバチップのＣＰＵ部である。３
は、本発明の要旨に係るバス切り換え手段であり、エミ
ュレータ８からエバチップのＣＰＵ部２への制御信号に
もとづいて上記の内部リソース１及びユーザシステムメ
モリ部接続端子７を上記のＣＰＵ部２またはエミュレー
タ接続端子６に接続換えする機能を有する。４はデータ
バスであり、５はエミュレータ８からＣＰＵ部２への制
御信号を伝送する制御信号伝送路である。９はユーザシ
ステムメモリ部である。
【００１７】つぎに、エミュレータ８からエバチップの
内部リソース１またはユーザシステムメモリ部９をアク
セスする場合の動作をフローチャートにもとづいて説明
する。図２はそのフローチャートである。
内部リソース１またはユーザシステムメモリ部９をアク
セスする場合の動作をフローチャートにもとづいて説明
する。図２はそのフローチャートである。
【００１８】図２参照 まず、エミュレータ８からエバチップのＣＰＵ部２へツ
ールホールド命令が伝送される（ａ）。
ールホールド命令が伝送される（ａ）。
【００１９】このツールホールド命令にもとづきＣＰＵ
部２はプログラム実行動作を停止し、バス切り換え手段
３は、ＣＰＵ部２に接続されていた内部リソース１及び
ユーザシステムメモリ部接続端子７をエミュレータ接続
端子６に接続換えする（ｂ）。
部２はプログラム実行動作を停止し、バス切り換え手段
３は、ＣＰＵ部２に接続されていた内部リソース１及び
ユーザシステムメモリ部接続端子７をエミュレータ接続
端子６に接続換えする（ｂ）。
【００２０】エミュレータ８から内部リソース１または
ユーザシステムメモリ部９をアクセスする（ｃ）。
ユーザシステムメモリ部９をアクセスする（ｃ）。
【００２１】
【発明の効果】以上説明したとおり、本発明に係るエバ
チップは、内部リソースと、ＣＰＵ部と、バス切り換え
手段とを有し、エバチップに接続されるエミュレータが
上記の内部リソースまたはユーザシステムメモリ部をア
クセスする場合には、上記のバス切り換え手段がエバチ
ップのＣＰＵ部に接続されていた内部リソース及びユー
ザシステムメモリ部接続端子をエミュレータ接続端子に
接続換えすることゝされているので、アクセスはエバチ
ップのＣＰＵ部を介さず直接、内部リソースまたはユー
ザシステムメモリ部に対して行われるから、従来技術に
おけるエバチップのレジスタ等の内容の一時退避やアク
セス用プログラムの書き込み等が不要となり、また、ア
クセススピードはエバチップのＣＰＵ部の動作周波数に
依存しない。
チップは、内部リソースと、ＣＰＵ部と、バス切り換え
手段とを有し、エバチップに接続されるエミュレータが
上記の内部リソースまたはユーザシステムメモリ部をア
クセスする場合には、上記のバス切り換え手段がエバチ
ップのＣＰＵ部に接続されていた内部リソース及びユー
ザシステムメモリ部接続端子をエミュレータ接続端子に
接続換えすることゝされているので、アクセスはエバチ
ップのＣＰＵ部を介さず直接、内部リソースまたはユー
ザシステムメモリ部に対して行われるから、従来技術に
おけるエバチップのレジスタ等の内容の一時退避やアク
セス用プログラムの書き込み等が不要となり、また、ア
クセススピードはエバチップのＣＰＵ部の動作周波数に
依存しない。
【００２２】したがって、本発明は、エミュレータから
エバチップの内部リソースまたはユーザシステム上のメ
モリをアクセスする場合のアクセス手順を簡略にするこ
とができ、その結果、アクセスに要する時間を短縮する
ことができ、しかも、上記のアクセスのスピードをエバ
チップの動作周波数と無関係に速めることを可能となす
エバチップを提供することができる。
エバチップの内部リソースまたはユーザシステム上のメ
モリをアクセスする場合のアクセス手順を簡略にするこ
とができ、その結果、アクセスに要する時間を短縮する
ことができ、しかも、上記のアクセスのスピードをエバ
チップの動作周波数と無関係に速めることを可能となす
エバチップを提供することができる。
【図１】本発明の１実施例に係るエバチップの構成説明
図である。
図である。
【図２】本発明の１実施例に係るエバチップのアクセス
時フローチャートである。
時フローチャートである。
【図３】従来技術に係るエバチップの構成説明図であ
る。
る。
【図４】従来技術に係るエバチップのアクセス時フロー
チャートである。
チャートである。
【符号の説明】 １ 内部リソース ２ エバチップのＣＰＵ部 ３ バス切り換え手段 ４ データバス ５ 制御信号伝送路 ６ エミュレータ接続端子 ７ ユーザシステムメモリ部接続端子 ８ エミュレータ ９ ユーザシステムメモリ部
Claims (2)
- 【請求項１】 エミュレータ接続端子（６）とユーザシ
ステムメモリ部接続端子（７）とを有するマイクロコン
トロールユニットにおいて、 該マイクロコントロールユニットは、内部リソース
（１）と、ＣＰＵ部（２）と、エミュレータからの制御
信号にもとづいて前記内部リソース（１）及び前記ユー
ザシステムメモリ部接続端子（７）を前記ＣＰＵ部
（２）または前記エミュレータ接続端子（６）に接続換
えするバス切り換え手段（３）とを有することを特徴と
するマイクロコントロールユニット。 - 【請求項２】 エミュレータ（８）にデータバス（４）
と制御信号伝送路（５）とで接続され、ユーザシステム
メモリ部（９）にデータバス（４）で接続されてなるマ
イクロコントロールユニットにおいて、 該マイクロコントロールユニットは、内部リソース
（１）と、ＣＰＵ部（２）と、前記エミュレータ（８）
からの制御信号にもとづいて前記内部リソース（１）及
び前記ユーザシステムメモリ部（９）を前記ＣＰＵ部
（２）または前記エミュレータ（８）に接続換えするバ
ス切り換え手段（３）とを有することを特徴とするマイ
クロコントロールユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4129216A JPH05324864A (ja) | 1992-05-22 | 1992-05-22 | マイクロコントロールユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4129216A JPH05324864A (ja) | 1992-05-22 | 1992-05-22 | マイクロコントロールユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324864A true JPH05324864A (ja) | 1993-12-10 |
Family
ID=15004012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4129216A Withdrawn JPH05324864A (ja) | 1992-05-22 | 1992-05-22 | マイクロコントロールユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324864A (ja) |
-
1992
- 1992-05-22 JP JP4129216A patent/JPH05324864A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970012145A (ko) | 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법 | |
| KR100609623B1 (ko) | 내부 메모리 디바이스간의 직접적 데이터 이동이 가능한 복합 메모리 칩 및 데이터 이동방법 | |
| US5832251A (en) | Emulation device | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| KR900015008A (ko) | 데이터 프로세서 | |
| US4627035A (en) | Switching circuit for memory devices | |
| JPH05324864A (ja) | マイクロコントロールユニット | |
| KR19980065464A (ko) | 직접 메모리 억세스 전송방법에 따른 타이밍 모드 선택장치 | |
| JPS61165170A (ja) | バス制御方式 | |
| US5349564A (en) | Multi-port RAM having means for providing selectable interrupt signals | |
| JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JP3074978B2 (ja) | エミュレーション装置 | |
| JPS5844419Y2 (ja) | デ−タチャネル装置 | |
| JPS588366A (ja) | メモリモジユ−ルシステム | |
| JP2554423Y2 (ja) | メモリ制御装置 | |
| US20020147894A1 (en) | Program-controlled unit | |
| JPH0282377A (ja) | 半導体集積回路 | |
| JPH08147184A (ja) | エミュレータ | |
| JPH04148344A (ja) | Ｒｏｍエミュレータ | |
| JPS62173543A (ja) | エミユレ−タ | |
| JPH01236345A (ja) | シングルチップマイクロコンピュータ | |
| JPS58220542A (ja) | デ−タ通信インタフエ−ス回路 | |
| JPS61147337A (ja) | マイクロプログラム制御方式 | |
| JPH04299752A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |