JPH01236345A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH01236345A JPH01236345A JP63064240A JP6424088A JPH01236345A JP H01236345 A JPH01236345 A JP H01236345A JP 63064240 A JP63064240 A JP 63064240A JP 6424088 A JP6424088 A JP 6424088A JP H01236345 A JPH01236345 A JP H01236345A
- Authority
- JP
- Japan
- Prior art keywords
- level
- reset
- signal
- timing
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 abstract description 20
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、シングルチップマイクロコンピュータに関
するものである。
するものである。
第３図は従来の、内部同期信号として２種類の外部信号
源を持つシングルチップマイクロコンピュータの構成を
示すブロック図である。図において内部回路１はＣＰＵ
、ＲＯＭ、ＲＡＭなどから構成されている。高速用タイ
ミング入力端子２と低速用タイミング入力端子３はタイ
ミング切換回路４に入力され、いずれかのタイミングを
内部同期信号５として内部回路１に与える。制御用フリ
ップフロップ６は出力Ｑに接続されたタイミング制御信
号線７によってタイミング切換回路４をＪ４す御する。
源を持つシングルチップマイクロコンピュータの構成を
示すブロック図である。図において内部回路１はＣＰＵ
、ＲＯＭ、ＲＡＭなどから構成されている。高速用タイ
ミング入力端子２と低速用タイミング入力端子３はタイ
ミング切換回路４に入力され、いずれかのタイミングを
内部同期信号５として内部回路１に与える。制御用フリ
ップフロップ６は出力Ｑに接続されたタイミング制御信
号線７によってタイミング切換回路４をＪ４す御する。
オプション信号線８は製造工程上で常に“Ｈ″レベルた
は“Ｌ ＩＩレベルになるように固定されており、リセ
ット信号線９はリセット時に“ｌ Ｈｌ”レベルとなる
。信号線１０は制御用フリップフロップ６の非同期セッ
ト端子Ｓに入力され、オプション信号線８およびリセッ
ト信号線９が共に“トビルベルの時だけＨ１１レベルと
なる。信号線１１は制御用フリップフロップ６の非同１
ｊリセツト端子Ｒに入力され、オプション信号線８が１
１１１ルベルでかつりヒツト信号１ｉ１９が“Ｈ”レベ
ルの時だけ“Ｈ”レベルとなる。また、データバスの任
意の一本を信号線１２として制御用フリップフロップ６
のデータ端子りに入力する。さらに信号線１２の内容を
制御用フリップフロップ６に書き込むために、ソフトウ
ェアによって発生するパルスを書き込み信号線１３を介
して制御用フリップフロップ６のトグル端子Ｔに入力す
る。
は“Ｌ ＩＩレベルになるように固定されており、リセ
ット信号線９はリセット時に“ｌ Ｈｌ”レベルとなる
。信号線１０は制御用フリップフロップ６の非同期セッ
ト端子Ｓに入力され、オプション信号線８およびリセッ
ト信号線９が共に“トビルベルの時だけＨ１１レベルと
なる。信号線１１は制御用フリップフロップ６の非同１
ｊリセツト端子Ｒに入力され、オプション信号線８が１
１１１ルベルでかつりヒツト信号１ｉ１９が“Ｈ”レベ
ルの時だけ“Ｈ”レベルとなる。また、データバスの任
意の一本を信号線１２として制御用フリップフロップ６
のデータ端子りに入力する。さらに信号線１２の内容を
制御用フリップフロップ６に書き込むために、ソフトウ
ェアによって発生するパルスを書き込み信号線１３を介
して制御用フリップフロップ６のトグル端子Ｔに入力す
る。
次に、動作について述べる。リセット時にはリセット信
号９が“Ｈ”レベルになる。また、オプション信号８は
製造工程で゛°Ｌ″レベルに固定されているとすると、
信号線１１は“Ｈ”レベルとなり制御用フリップフロッ
プ６はリセットされ出力Ｑ１タイミングｉｌ制御信号１
１１７が°“Ｌ“レベルとなる。タイミング切換回路４
は、制御信号線７が“ＨＩＩレベルなら低速用タイミン
グ入力端子３を、“Ｌ″レベルら高速用タイミング入力
端子２を選択するものとする。制御信号線７が“Ｌ ”
レベルなので、内部同期信号５として高速用タイミング
入力端子２が選択され内部回路１に入力される。
号９が“Ｈ”レベルになる。また、オプション信号８は
製造工程で゛°Ｌ″レベルに固定されているとすると、
信号線１１は“Ｈ”レベルとなり制御用フリップフロッ
プ６はリセットされ出力Ｑ１タイミングｉｌ制御信号１
１１７が°“Ｌ“レベルとなる。タイミング切換回路４
は、制御信号線７が“ＨＩＩレベルなら低速用タイミン
グ入力端子３を、“Ｌ″レベルら高速用タイミング入力
端子２を選択するものとする。制御信号線７が“Ｌ ”
レベルなので、内部同期信号５として高速用タイミング
入力端子２が選択され内部回路１に入力される。
内部回路１は高速で動作を始める。
オプション信号８が製造工程上で“Ｈ１１レベルに固定
されている場合は、リセット時に制御用フリップフロッ
プ６はセットされ、以下同様にして、内部回路１は低速
で動作を始める。
されている場合は、リセット時に制御用フリップフロッ
プ６はセットされ、以下同様にして、内部回路１は低速
で動作を始める。
以上のように、製造工程上でオプション信号線８のレベ
ルを指定することによって、リセット時の動作速度を決
定することができる。通常リセット時には、消費電力の
少ない低速動作を選択する。
ルを指定することによって、リセット時の動作速度を決
定することができる。通常リセット時には、消費電力の
少ない低速動作を選択する。
またリセット解除後は、リセット信号９が“Ｌ ”レベ
ルなので信号線１０および信号線１１は共に“Ｌ”レベ
ルであり、制御用フリップ７０ツブ６には、セットもリ
セットもかかっていない。制御用フリップ７０ツブ６は
特定のアドレスを持ち、ＲＯＭあるいは外部プログラム
などのソフトウェアによって、信号線１２を介してデー
タ端子りにＩＩ ＨＩＩまたはＬ″の信号を入力される
。このデータは信号線１３を介してトグル端子下に入力
される書き込みパルスによって７リツプ７０ツブ６の出
力Ｑに書き込まれる。たとえばソフトウェアによってＬ
”レベルがｖＪａｉｌ用フリップ７０ツブ６の出力Ｑに
重き込まれた場合、前述したように内部同期信号５とし
て高速用タイミンク入力端子２が選択され内部回路１は
高速で動作を始める。
ルなので信号線１０および信号線１１は共に“Ｌ”レベ
ルであり、制御用フリップ７０ツブ６には、セットもリ
セットもかかっていない。制御用フリップ７０ツブ６は
特定のアドレスを持ち、ＲＯＭあるいは外部プログラム
などのソフトウェアによって、信号線１２を介してデー
タ端子りにＩＩ ＨＩＩまたはＬ″の信号を入力される
。このデータは信号線１３を介してトグル端子下に入力
される書き込みパルスによって７リツプ７０ツブ６の出
力Ｑに書き込まれる。たとえばソフトウェアによってＬ
”レベルがｖＪａｉｌ用フリップ７０ツブ６の出力Ｑに
重き込まれた場合、前述したように内部同期信号５とし
て高速用タイミンク入力端子２が選択され内部回路１は
高速で動作を始める。
また、制御用フリップフロップ６の出力。に“ＨＩＩレ
ベルを書き込むと同様にして、内部回路１は低速で動作
を始める。
ベルを書き込むと同様にして、内部回路１は低速で動作
を始める。
このようにリセット解除後の動作速度の指定をソフトウ
ェア上で行う必要がある。なお、タイミング入力端子が
３つ以上ある時も同様に、ソウトフェアによって動作速
度を設定できる。
ェア上で行う必要がある。なお、タイミング入力端子が
３つ以上ある時も同様に、ソウトフェアによって動作速
度を設定できる。
従来のシングルチップマイクロコンピュータは以上のよ
うに構成されているので、外部プログラムによって動作
をさせるテストモードなどの場合、リセット後の動作速
度の設定のために余分なプログラムが必要となる。第４
図はリセット後の動作速度の設定手順を示すフローチ１
７−トであり、テストは一般に高速モードで行われる。
うに構成されているので、外部プログラムによって動作
をさせるテストモードなどの場合、リセット後の動作速
度の設定のために余分なプログラムが必要となる。第４
図はリセット後の動作速度の設定手順を示すフローチ１
７−トであり、テストは一般に高速モードで行われる。
テスト時には条件設定をしなおすごとに処理へをくりか
えして動作速度を設定しなければならないので、頻繁に
リセットをかけなければならないテストにおいては、そ
のテストプログラムの構造が複雑で容量が大きくなり、
また、テスト時間も長くなるなどという問題点があった
。またテストモード時以外においても、オプション信号
によって製造工程上でリセット時の動作速度は決定され
ているのでリセット後に動作速度を再設定する必要があ
った。
えして動作速度を設定しなければならないので、頻繁に
リセットをかけなければならないテストにおいては、そ
のテストプログラムの構造が複雑で容量が大きくなり、
また、テスト時間も長くなるなどという問題点があった
。またテストモード時以外においても、オプション信号
によって製造工程上でリセット時の動作速度は決定され
ているのでリセット後に動作速度を再設定する必要があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、テストモード時においては、テストプログラ
ムが簡略かつ小容量にできテスト時間が短縮されたよう
な、またテストモード時以外においても、リセット後の
動作速度を再設定することなく、オプション信号によっ
て指定された動作速度以外の動作速度を設定することが
できるようなシングルチップマイクロコンピュータを得
ることを目的とする。
たもので、テストモード時においては、テストプログラ
ムが簡略かつ小容量にできテスト時間が短縮されたよう
な、またテストモード時以外においても、リセット後の
動作速度を再設定することなく、オプション信号によっ
て指定された動作速度以外の動作速度を設定することが
できるようなシングルチップマイクロコンピュータを得
ることを目的とする。
この発明に係るシングルチップマイクロコンピュータは
、所定モードを指示するモード信号およびリセット信号
を受けて、前記所定モードにおけるリセット時には、複
数のタイミング入力端子に与えられるタイミング入力の
うちの特定のタイミング入力を選択する選択手段を備え
たものである。
、所定モードを指示するモード信号およびリセット信号
を受けて、前記所定モードにおけるリセット時には、複
数のタイミング入力端子に与えられるタイミング入力の
うちの特定のタイミング入力を選択する選択手段を備え
たものである。
（作用）
この発明におけるシングルチップマイクロコンピュータ
は、所定モードにおけるリセット時において複数のタイ
ミング入力の中から特定のタイミングを自動的に選択す
る。
は、所定モードにおけるリセット時において複数のタイ
ミング入力の中から特定のタイミングを自動的に選択す
る。
以下、この発明の一実施例を図について説明する。第１
図は、この発明の一実施例によるシングルチップマイク
ロコンピュータを示すブロック図である。
図は、この発明の一実施例によるシングルチップマイク
ロコンピュータを示すブロック図である。
モード信号１４は通常動作などのシングルチップモード
時に“Ｌ″レベルテストモード時に” Ｈ”レベルとな
る論理入力である。制御用ノリツブフロップ６は、モー
ド信号１４が“Ｌ″レベルあれば前述したような条件で
セット、リセットがかかかる。モード信号１４を“Ｈ”
レベルにすると、オプション信号８のレベルにかかわら
ず、リセット信号９が“Ｈ”レベルになるとリセットが
かかる。その他の構成および動作は第３図に示す従来の
シングルチップマイクロコンピュータと同様である。
時に“Ｌ″レベルテストモード時に” Ｈ”レベルとな
る論理入力である。制御用ノリツブフロップ６は、モー
ド信号１４が“Ｌ″レベルあれば前述したような条件で
セット、リセットがかかかる。モード信号１４を“Ｈ”
レベルにすると、オプション信号８のレベルにかかわら
ず、リセット信号９が“Ｈ”レベルになるとリセットが
かかる。その他の構成および動作は第３図に示す従来の
シングルチップマイクロコンピュータと同様である。
テストモード時の動作について説明する。モード信号１
４を“°Ｈ″レベルにすると、オプション信号８のレベ
ルに関係なく、制御用フリップフロップ６はセットされ
なくなる。リセットがかかりリセット信号９が°゛Ｈ”
レベルになると、制御用フリップフロップ６もリセット
され出力Ｑは゛°Ｌ″レベルになる。この時内部回路１
は高速で動作する。この構成によれば、テストモードに
おいてリセットがかかった時には必ず高速動作が選択さ
れるので、リセット解除後、特に信号線１２．１３で高
速動作を指定しなくても内部回路１は高速で動作を行う
。したがってリセット後の動作速度設定のプログラムが
不要となる。第２図は本実施例による場合のテストモー
ド時のリセット後の動作速度の設定手順を示すフローチ
ャートであり、第４図に示す従来の処理Ａの代りに単に
リセット処理Ａ′を行うだけで済む。
４を“°Ｈ″レベルにすると、オプション信号８のレベ
ルに関係なく、制御用フリップフロップ６はセットされ
なくなる。リセットがかかりリセット信号９が°゛Ｈ”
レベルになると、制御用フリップフロップ６もリセット
され出力Ｑは゛°Ｌ″レベルになる。この時内部回路１
は高速で動作する。この構成によれば、テストモードに
おいてリセットがかかった時には必ず高速動作が選択さ
れるので、リセット解除後、特に信号線１２．１３で高
速動作を指定しなくても内部回路１は高速で動作を行う
。したがってリセット後の動作速度設定のプログラムが
不要となる。第２図は本実施例による場合のテストモー
ド時のリセット後の動作速度の設定手順を示すフローチ
ャートであり、第４図に示す従来の処理Ａの代りに単に
リセット処理Ａ′を行うだけで済む。
以上のように、モード信号１４を“Ｈ”レベルにしてテ
ストモードを指定することにより、オプション信号８の
レベルにかかわらず、リセット時には自動的に高速動作
を選択し、リセット解除後に改めて動作速度を設定しな
くても高速動作となるようにした。このためテストモー
ド時においては、リセット後のプログラムが不要となり
、テストプログラムが簡略になりその容量も小さくなる
。
ストモードを指定することにより、オプション信号８の
レベルにかかわらず、リセット時には自動的に高速動作
を選択し、リセット解除後に改めて動作速度を設定しな
くても高速動作となるようにした。このためテストモー
ド時においては、リセット後のプログラムが不要となり
、テストプログラムが簡略になりその容量も小さくなる
。
またテスト時間も短縮される。
なお、制御用フリップフロップ６のセット、リセットの
条件設定に論理ゲートの組み合わせを用いたがトランジ
スタなどにより構成しても同様の効果を奏する。
条件設定に論理ゲートの組み合わせを用いたがトランジ
スタなどにより構成しても同様の効果を奏する。
またテストモード時以外においてもモード信号１４を“
Ｈ”レベルに設定することにより、リセット時にオプシ
ョン信号で製造工程上指定された動作速度以外の動作速
度を設定することができる。
Ｈ”レベルに設定することにより、リセット時にオプシ
ョン信号で製造工程上指定された動作速度以外の動作速
度を設定することができる。
（発明の効果）
以上のように、この発明によればシングルチップマイク
ロコンピュータにモード信号を設けて、テストモード時
にリセットをかけた場合、特定のタイミングを選択する
ように構成したので、リセット解除後の動作速度の設定
が簡単となる。それによってテストプログラムが簡略か
つ小容量で、テスト時間の短いシングルチップマイクロ
コンピュータを得ることができる。
ロコンピュータにモード信号を設けて、テストモード時
にリセットをかけた場合、特定のタイミングを選択する
ように構成したので、リセット解除後の動作速度の設定
が簡単となる。それによってテストプログラムが簡略か
つ小容量で、テスト時間の短いシングルチップマイクロ
コンピュータを得ることができる。
またテストモード時以外においてもリセット後の動作速
度を再設定することなく、オプション信号によって指定
された動作速度以外の動作速度を設定することができる
。
度を再設定することなく、オプション信号によって指定
された動作速度以外の動作速度を設定することができる
。
第１図はこの発明の一実施例によるシングルチップマイ
クロコンピュータを示すブロック図、第２図はこの発明
によるシングルチップマイクロコンピュータの動作速度
設定のフローチャート、第３図は従来のシングルチップ
マイクロコンピュータを示すブロック図、第１１図は従
来のシングルチップマイクロコンピュータの動作速度設
定のフローチャートである。 図において、１は内部回路、２は高速用タイミング入力
端子、３は低速用タイミング入力端子、４はタイミング
切換回路、５は内部周１１信号、６は制御用ノリツブフ
ロップ、７はタイミング制御信号線、８はオプション信
号、９はリセット信号、１０および１１は信号線、１２
はデータバスの一線、１３は書き込み信号線、１４はモ
ード信号である。 なお、各図中同一符号は同一または相当部分を示す。
クロコンピュータを示すブロック図、第２図はこの発明
によるシングルチップマイクロコンピュータの動作速度
設定のフローチャート、第３図は従来のシングルチップ
マイクロコンピュータを示すブロック図、第１１図は従
来のシングルチップマイクロコンピュータの動作速度設
定のフローチャートである。 図において、１は内部回路、２は高速用タイミング入力
端子、３は低速用タイミング入力端子、４はタイミング
切換回路、５は内部周１１信号、６は制御用ノリツブフ
ロップ、７はタイミング制御信号線、８はオプション信
号、９はリセット信号、１０および１１は信号線、１２
はデータバスの一線、１３は書き込み信号線、１４はモ
ード信号である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）複数のタイミング入力端子と、 前記複数のタイミング入力端子に与えられるタイミング
入力のいずれかを選択する選択手段とを備え、 所定モードを指示するモード信号およびリセット信号を
受けて、前記所定モードにおけるリセット時には、前記
選択手段によつて前記複数のタイミング入力端子に与え
られるタイミング入力のうちの特定のタイミング入力を
選択することを特徴とするシングルチップマイクロコン
ピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064240A JPH01236345A (ja) | 1988-03-16 | 1988-03-16 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064240A JPH01236345A (ja) | 1988-03-16 | 1988-03-16 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01236345A true JPH01236345A (ja) | 1989-09-21 |
Family
ID=13252420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63064240A Pending JPH01236345A (ja) | 1988-03-16 | 1988-03-16 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01236345A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133464A (ja) * | 1984-12-03 | 1986-06-20 | Nec Corp | 集積回路装置 |
| JPS62248021A (ja) * | 1986-04-22 | 1987-10-29 | Oki Electric Ind Co Ltd | １チツププロセツサ |
| JPS62249233A (ja) * | 1986-04-22 | 1987-10-30 | Nippon Denso Co Ltd | マイクロプロセツサ |
-
1988
- 1988-03-16 JP JP63064240A patent/JPH01236345A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133464A (ja) * | 1984-12-03 | 1986-06-20 | Nec Corp | 集積回路装置 |
| JPS62248021A (ja) * | 1986-04-22 | 1987-10-29 | Oki Electric Ind Co Ltd | １チツププロセツサ |
| JPS62249233A (ja) * | 1986-04-22 | 1987-10-30 | Nippon Denso Co Ltd | マイクロプロセツサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4250547A (en) | Information processing apparatus capable of effecting parallel processings by using a divided common bus | |
| JPH01236345A (ja) | シングルチップマイクロコンピュータ | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| JP2003067324A (ja) | インタフェース回路 | |
| JP3357821B2 (ja) | スキャンパス用フリップフロップ回路及びスキャンパステストシステム | |
| JPH04373002A (ja) | プログラマブルコントローラ | |
| JPH06324113A (ja) | 半導体集積回路 | |
| JPS59133627A (ja) | マイクロコンピユ−タの入出力回路 | |
| JPH0423296A (ja) | 集積回路およびその使用方法 | |
| JPS61173513A (ja) | Ｉｃのモ−ド切換方式 | |
| KR0169789B1 (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
| JPS6210389B2 (ja) | ||
| JPH10173515A (ja) | Ｆｐｇａ装置 | |
| JPH05101008A (ja) | ワンチツプマイクロコンピユータ | |
| JPH03171234A (ja) | クロック同期式記憶回路 | |
| JPH0324661A (ja) | マイクロプロセッサのバスアクセス装置 | |
| JPH05324864A (ja) | マイクロコントロールユニット | |
| JPH04330819A (ja) | フリップフロップ装置 | |
| JPH02163840A (ja) | シングルチップマイクロコンピュータ | |
| JPH05158718A (ja) | 集積回路 | |
| JPS6083144A (ja) | 同期ブレイク回路 | |
| JPH04180112A (ja) | マイクロプロセッサ | |
| JPS5851354A (ja) | プログラム制御回路 | |
| JPH0422218A (ja) | 入力回路 | |
| JPH02304481A (ja) | 表示制御装置 |